专利名称：非易失存储器的擦除电压产生电路及方法
技术领域：
本申请涉及半导体存储器技术领域，特别是涉及一种非易失存储器的擦除电压产生电路，一种非易失存储器，以及，一种非易失存储器的擦除电压产生方法。
背景技术：
随着各种电子装置及嵌入式系统的迅速发展和广泛应用，如计算机、个人数字助理、移动电话、数字相机等，大量需要一种能多次编程，容量大，读写、擦除快捷、方便、简单，外围器件少，价格低廉的非易失性(在断电情况下仍能保持所存储的数据信息)的存储器件。非易失性存储器件就是在这种背景需求下应运而生的。一个非易失存储器通常也是一个MOS管,拥有一个源极(source), 一个漏极(drain), 一个栅极(gate),另外还有一个浮动栅极(floating gate)。可见,它的构造和一般的MOS管略有不同，多了一个浮动栅极,该浮动栅极被绝缘体隔绝于其他部分。以闪存(Flash Memory)为例，它是一种基于半导体的非易失存储器，具有系统掉电后仍可保留内部信息、在线擦写等功能特点，闪存通过热电子注入机制实现对器件编程，采用隧道效应(Fower-Nordheim tunneling, FN机制)实现擦除，闪存的擦除是以一个sector (扇区)或者若干个sector为单位进行的。隧道效应是指，在栅极上加一个较高的负电压，在PWELL(P阱，P substrate)上加一个较高的正电压，这样就使得浮动栅极和PWELL之间存在一个很强的电场，该电场可以使能带发生变化，进而给浮动栅极上的电子提供了一条到达PWELL的通路，从而完成对cell (存储单元)的擦除操作。在擦除期间，准备擦除的非易失存储器单元的word-line (字线)电压为一负压(如-8V)，PffELL电压(flash中cell的做法是，首先做一个深N讲，在深N阱里面再做一个P阱，PWELL电压即施加在这个P阱上的电压，最后cell做在这个P阱里)和源极电压一起接正压(如+8V);而未被擦除的非易失存储器单元的word-line电压为电源电压，PWELL电压和源极电压同样接正压。在芯片工作时，电源电压允许变化的范围较大，例如I. 8V的非易失存储器，电源电压允许变化范围是I. 4V至2. 5V。这样，准备擦除的非易失存储器单元的word-line电压和PWELL电压都是确定电压，不会存在问题；但是对于未被擦除的非易失存储器单元，由于word-line随电源电压变化，就会存在PWELL-STRESS问题。具体而言，PWELL-STRESS问题是指，由于flash中cell的擦除是以sector为单位进行的，多个sector构成了一个大的物理block(块)，它们做在同一个P讲里。这样在对某一个sector进行擦除时,施加在该sector上的P讲电压，同样也会施加在其他的sector上，而该条件会对其他sector里的ce 11产生比较弱的擦除效应,最终可能改变用户的存储值，因此必须避免。在电源电压较低的非易失存储器中，例如，在电源电压为I. 8V的产品中，随着电源电压的变化，未被擦除的非易失存储器单元不仅会遭遇PWELL-STRESS问题，而且电源电压越低，PWELL和word-line之间的电压差值越大，PWELL-STRESS的影响也越显著，从而可能导致这些存储器单元的阈值电压发生变化。
因此，目前需要本领域技术人员迫切解决的一个技术问题就是如何能够创新地提出一种非易失存储器的擦除电压产生机制，用以减弱甚至避免未被擦除的非易失存储器单元的PWELL-STRESS问题，并保证被擦除的非易失存储器单元的阈值电压会分布在预期范围内。
发明内容
本申请所要解决的技术问题是提供一种非易失存储器的擦除电压产生的电路及方法，以及一种非易失存储器，用以减弱甚至避免未被擦除的非易失存储器单元的PWELL-STRESS问题，并保证被擦除的非易失存储器单元的阈值电压会分布在预期范围内。为了解决上述技术问题，本申请实施例公开了一种非易失存储器的擦除电压产生电路，包括模数转换单元，用于监测电源电压，并将所述电源电压按预设规则转换为对应的逻辑控制信号；逻辑控制单元，用于在所述逻辑控制信号发生变化时，获取电源电压的变化差值，并依据该差值生成擦除电压调整信号；电压调整单元，用于根据所述擦除电压调整信号，输出相应的调整电压值；电压生成单元，用于根据所述调整电压值输出擦除操作时需要的最终字线电压和P讲电压。优选的，所述电源电压为模拟信号，所述逻辑控制信号为数字信号；所述预设规则为至少两个数值区间的电源电压与至少两个不同逻辑控制信号的一一对应关系。优选的，所述擦除电压调整信号包括基准电压和倍数参数，所述电压调整单元包括电压值生成子单元，用于根据所述基准电压和倍数参数生成相应的调整电压值；电压输出子单元，用于输出所述调整电压值。优选的，所述调整电压值为正电压值或负电压值，所述电压生成单元包括第一调节子单元，用于在所述调整电压值为正电压值时，在初始字线电压和P阱电压的基础上，按照所述调整电压值增加存储单元的字线电压和P阱电压，生成擦除操作时需要的最终字线电压和P阱电压并输出；第二调节子单元，用于在所述调整电压值为负电压值时，在初始字线电压和P阱电压的基础上，按照所述调整电压值减少存储单元的字线电压和P阱电压，生成擦除操作时需要的最终字线电压和P阱电压并输出。优选的，所述模数转换单元为一模数转换器。本申请实施例还公开了一种非易失存储器，所述非易失存储器中包括与存储单元相连的擦除电压产生电路，所述擦除电压产生电路包括模数转换单元，用于监测电源电压，并将所述电源电压按预设规则转换为对应的逻辑控制信号；逻辑控制单元，用于在所述逻辑控制信号发生变化时，获取电源电压的变化差值，并依据该差值生成擦除电压调整信号；电压调整单元，用于根据所述擦除电压调整信号，输出相应的调整电压值；
电压生成单元，用于根据所述调整电压值输出擦除操作时需要的最终字线电压和P讲电压。优选的，所述电源电压为模拟信号，所述逻辑控制信号为数字信号；所述预设规则为至少两个数值区间的电源电压与至少两个不同逻辑控制信号的一一对应关系。优选的，所述擦除电压调整信号包括基准电压和倍数参数，所述电压调整单元包括电压值生成子单元，用于根据所述基准电压和倍数参数生成相应的调整电压值；电压输出子单元，用于输出所述调整电压值。优选的，所述调整电压值为正电压值或负电压值，所述电压生成单元包括
第一调节子单元，用于在所述调整电压值为正电压值时，在初始字线电压和P阱电压的基础上，按照所述调整电压值增加存储单元的字线电压和P阱电压，生成擦除操作时需要的最终字线电压和P阱电压并输出；第二调节子单元，用于在所述调整电压值为负电压值时，在初始字线电压和P阱电压的基础上，按照所述调整电压值减少存储单元的字线电压和P阱电压，生成擦除操作时需要的最终字线电压和P阱电压并输出。本申请实施例还公开了一种非易失存储器的擦除电压产生方法，包括监测电源电压，并将所述电源电压按预设规则转换为对应的逻辑控制信号；在所述逻辑控制信号发生变化时，获取电源电压的变化差值，并依据该差值生成擦除电压调整信号；根据所述擦除电压调整信号输出相应的调整电压值；根据所述调整电压值输出擦除操作时需要的最终字线电压和P阱电压。优选的，所述电源电压为模拟信号，所述逻辑控制信号为数字信号；所述预设规则为至少两个数值区间的电源电压与至少两个不同逻辑控制信号的一一对应关系。优选的，所述电压调整信号包括基准电压和倍数参数，所述根据擦除电压调整信号输出相应的调整电压值的步骤包括根据所述基准电压和倍数参数生成相应的调整电压值；输出所述调整电压值。优选的，所述调整电压值为正电压值或负电压值，所述根据调整电压值输出擦除操作时需要的最终字线电压和P阱电压的步骤包括当所述调整电压值为正电压值时，在初始字线电压和P阱电压的基础上，按照所述调整电压值增加存储单元的字线电压和P阱电压，生成擦除操作时需要的最终字线电压和P讲电压并输出；当所述调整电压值为负电压值时，在初始字线电压和P阱电压的基础上，按照所述调整电压值减少存储单元的字线电压和P阱电压，生成擦除操作时需要的最终字线电压和P讲电压并输出。与现有技术相比，本申请具有以下优点本申请根据电源电压来调节未被擦除的非易失存储器单元的word-line电压和PWELL电压，使得在电源电压变化时，擦除期间的PWELL电压也相应的变化，并且PWELL电压和电源电压的变化方向一致，以确保两者的差值不变，未被擦除的非易失存储器单元的PWELL-STRESS被减弱。同时在擦除期间，被擦除的非易失存储器单元的word-line电压和PWELL电压也需要做相应的调节，它的变化方向与电源电压的方向一致，以保证PWELL电压和word-line电压的差值不变，这样被擦除存储器单元的阈值电压会分布在预期范围内。
再者，在电源电压较高的非易失存储器中，比如在电源电压为3. 3V的非易失存储器芯片中，芯片内部有一个regulator (电压调整器)，可以根据电源电压产生一个略低的稳定电压(约2. 0V)，该电压值基本恒定，不随电源电压的波动而变化，该电压加在擦除期间未被选中的非易失存储器单元的word-line上，因此在电源电压较高的非易失存储器产品可能并不存在严重的PWELL-STRESS问题。然而，在电源电压较低的非易失存储器中，t匕如，在电源电压为I. 8V甚至更低的非易失存储器芯片中，芯片内部集成一个regulator产生2V的稳定电压技术实现复杂，并且会使成本大大提高。采用本申请实施例，可以使得存储单元的字线电压和P阱电压均跟随电源电压的变化，且它们之间的电压差值基本保持不变，从而使得被擦除存储器单元的阈值电压分布在预期范围内，并减弱甚至避免未被擦除的非易失存储器单元的PWELL-STRESS问题。
图I是本申请的一种非易失存储器的擦除电压产生电路实施例的结构框图；图2是本申请的一种模/数转换器的实现电路示例的示意图；图3是本申请的一种非易失存储器的擦除电压产生方法实施例的步骤流程图。
具体实施例方式为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式
对本申请作进一步详细的说明。目前，闪存的擦除操作存在PWELL-STRESS的问题，即对闪存的某一个扇区进行擦除时，需要对栅极加负压，对源极和P阱加一定的正压。所加的电压形成的电场造成了一个电势势垒，它给浮动栅极中的电子提供了一条由浮动栅极到达P阱的通路，从而改变存储单元(cell)的逻辑状态，实现擦除。由于一个存储块(block)内通常包括多个扇区(sector)，然而P阱加的正压会加到存储块内的所有cell上，在这种情况下，所加的电压对于没做擦除操作的其它扇区内的cell会产生干扰，从而影响cell中数据的稳定性和可靠性。防止在对目标扇区进行擦除操作时，对同一存储块中未做擦除的其他扇区所产生的干扰，提高存储单元中数据的稳定性和可靠性。例如，在电源电压为1.8V的非易失存储器中，随着电源电压的变化，未被擦除的存储单元会遭遇PWELL-STRESS问题，且电源电压越低，PffELL和word-1 ine之间的电压差值越大，PWELL-STRESS的影响也越显著，从而可能导致这些存储器单元的阈值电压发生变化。因此，为克服PWELL-STRESS的影响，本专利发明人提出了一种崭新的解决思路即根据电源电压来调节未被擦除的非易失存储器单元的word-line电压和PWELL电压,使得在电源电压变化时，擦除期间的PWELL电压也相应的变化，并且PWELL电压和电源电压的变化方向一致，以确保两者的差值不变，未被擦除的非易失存储器单元的PWELL-STRESS被减弱。同时在擦除期间，被擦除的非易失存储器单元的word-line电压和PWELL电压也需要做相应的调节，它的变化方向与电源电压的方向一致，以保证PWELL电压和word-line电压的差值不变，这样被擦除存储器单元的阈值电压会分布在预期范围内。参考图1，示出了本申请的一种非易失存储器的擦除电压产生电路实施例的结构框图，具体可以包括如下单元模数转换单元101，用于监测电源电压，并将所述电源电压按预设规则转换为对应的逻辑控制信号；逻辑控制单元102，用于在所述逻辑控制信号发生变化时，获取电源电压的变化差值，并依据该差值生成擦除电压调整信号；电压调整单元103，用于根据所述擦除电压调整信号，输出相应的调整电压值；电压生成单元104，用于根据所述调整电压值输出擦除操作时需要的最终字线电压和P讲电压。在具体实现中，所述模数转换单元101可以为一模/数转换器(ADC)，公知的是，模/数转换器是将一个输入模拟信号转换为一个输出的数字信号。在本申请实施例中，所述模/数转换器可以与电压偏置电路(图中未示出)相连，输入是作为模拟信号的电源电压，输出是作为数字信号的逻辑控制信号。在实际应用中，所述模/数转换器将连续监测电源电压VDD的变化，根据不同的电源电压值，产生相应的逻辑控制信号的输出，这些逻辑控制信号实际上代表了不同的电源电压状态。模/数转换一般要经过采样、保持、量化及编码4个过程。在实际电路中，有些过程是合并进行的，如采样和保持，量化和编码在转换过程中是同时实现的。量化是将模拟信号量程分成许多离散量级，并确定输入信号所属的量级。编码是对每一量级分配唯一的数字码，并确定与输入信号相对应的代码。最普通的码制是二进制，它有2的η次方个量级(η为位数)，可依次逐个编号。模数转换的方法很多，从转换原理来分可分为直接法和间接法两大类。直接法是直接将电压转换成数字量。它用数模网络输出的一套基准电压，从高位起逐位与被测电压反复比较，直到二者达到或接近平衡。控制逻辑能实现对分搜索的控制，其比较方法如同天平称重。先使二进位制数的最高位Dn-I = 1，经模数转换后得到一个整个量程一半的模拟电压VS，与输入电压Vin相比较，若Vin > VS，则保留这一位；若Vin < Vs，则Dn-I = O。然后使下一位Dn-2 = I，与上一次的结果一起经模数转换后与Vin相比较，重复这一过程，直到使DO = I，再与Vin相比较，由Vin > VS还是Vin < VS来决定是否保留这一位。经过η次比较后，η位寄存器的状态即为转换后的数据。参考图2所示的是一种模/数转换器的示意图，经电源分压网络(仅示出电阻R0、R1、R2、R3、R4)采集到比较器的输入电压IN，从高位η起与基准电压VREF分别通过比较器IO、11、12进行比较，获得输出信号OUT，在输出逻辑中根据该输出信号OUT进行模/数转换控制，获得最终的数字信号。可以理解的是，在本申请实施例中，所述预设规则即指至少两个数值区间的电源电压与至少两个不同逻辑控制信号的一一对应关系，在实际中，可以通过设置模/数转换器转换的精度来确定。模/数转换器转换的精度，通常用输出的数字信号的位数的多少表示。以2bit为例，对应关系可以如下表所示权利要求
1.一种非易失存储器的擦除电压产生电路，其特征在于，包括 模数转换单元，用于监测电源电压，并将所述电源电压按预设规则转换为对应的逻辑控制信号； 逻辑控制单元，用于在所述逻辑控制信号发生变化时，获取电源电压的变化差值，并依据该差值生成擦除电压调整信号； 电压调整单元，用于根据所述擦除电压调整信号，输出相应的调整电压值； 电压生成单元，用于根据所述调整电压值输出擦除操作时需要的最终字线电压和P阱电压。
2.如权利要求I所述的电路，其特征在于，所述电源电压为模拟信号，所述逻辑控制信号为数字信号；所述预设规则为至少两个数值区间的电源电压与至少两个不同逻辑控制信号的对应关系。
3.如权利要求2所述的电路，其特征在于，所述擦除电压调整信号包括基准电压和倍数参数，所述电压调整单元包括 电压值生成子单元，用于根据所述基准电压和倍数参数生成相应的调整电压值； 电压输出子单元，用于输出所述调整电压值。
4.如权利要求1、2或3所述的电路，其特征在于，所述调整电压值为正电压值或负电压值，所述电压生成单元包括 第一调节子单元，用于在所述调整电压值为正电压值时，在初始字线电压和P阱电压的基础上，按照所述调整电压值增加存储单元的字线电压和P阱电压，生成擦除操作时需要的最终字线电压和P阱电压并输出； 第二调节子单元，用于在所述调整电压值为负电压值时，在初始字线电压和P阱电压的基础上，按照所述调整电压值减少存储单元的字线电压和P阱电压，生成擦除操作时需要的最终字线电压和P阱电压并输出。
5.如权利要求4所述的电路，其特征在于，所述模数转换单元为一模数转换器。
6.一种非易失存储器，其特征在于，所述非易失存储器中包括与存储单元相连的擦除电压产生电路，所述擦除电压产生电路包括 模数转换单元，用于监测电源电压，并将所述电源电压按预设规则转换为对应的逻辑控制信号； 逻辑控制单元，用于在所述逻辑控制信号发生变化时，获取电源电压的变化差值，并依据该差值生成擦除电压调整信号； 电压调整单元，用于根据所述擦除电压调整信号，输出相应的调整电压值； 电压生成单元，用于根据所述调整电压值输出擦除操作时需要的最终字线电压和P阱电压。
7.如权利要求6所述的非易失存储器，其特征在于，所述电源电压为模拟信号，所述逻辑控制信号为数字信号；所述预设规则为至少两个数值区间的电源电压与至少两个不同逻辑控制信号的一一对应关系。
8.如权利要求7所述的非易失存储器，其特征在于，所述擦除电压调整信号包括基准电压和倍数参数，所述电压调整单元包括 电压值生成子单元，用于根据所述基准电压和倍数参数生成相应的调整电压值；电压输出子单元，用于输出所述调整电压值。
9.如权利要求6、7或8所述的非易失存储器，其特征在于，所述调整电压值为正电压值或负电压值，所述电压生成单元包括 第一调节子单元，用于在所述调整电压值为正电压值时，在初始字线电压和P阱电压的基础上，按照所述调整电压值增加存储单元的字线电压和P阱电压，生成擦除操作时需要的最终字线电压和P阱电压并输出； 第二调节子单元，用于在所述调整电压值为负电压值时，在初始字线电压和P阱电压的基础上，按照所述调整电压值减少存储单元的字线电压和P阱电压，生成擦除操作时需要的最终字线电压和P阱电压并输出。
10.一种非易失存储器的擦除电压产生方法，其特征在于，包括 监测电源电压，并将所述电源电压按预设规则转换为对应的逻辑控制信号； 在所述逻辑控制信号发生变化时，获取电源电压的变化差值，并依据该差值生成擦除电压调整信号； 根据所述擦除电压调整信号输出相应的调整电压值； 根据所述调整电压值输出擦除操作时需要的最终字线电压和P阱电压。
11.如权利要求10所述的方法，其特征在于，所述电源电压为模拟信号，所述逻辑控制信号为数字信号；所述预设规则为至少两个数值区间的电源电压与至少两个不同逻辑控制信号的对应关系。
12.如权利要求11所述的方法，其特征在于，所述电压调整信号包括基准电压和倍数参数，所述根据擦除电压调整信号输出相应的调整电压值的步骤包括 根据所述基准电压和倍数参数生成相应的调整电压值； 输出所述调整电压值。
13.如权利要求10、11或12所述的方法，其特征在于，所述调整电压值为正电压值或负电压值，所述根据调整电压值输出擦除操作时需要的最终字线电压和P阱电压的步骤包括 当所述调整电压值为正电压值时，在初始字线电压和P阱电压的基础上，按照所述调整电压值增加存储单元的字线电压和P阱电压，生成擦除操作时需要的最终字线电压和P讲电压并输出； 当所述调整电压值为负电压值时，在初始字线电压和P阱电压的基础上，按照所述调整电压值减少存储单元的字线电压和P阱电压，生成擦除操作时需要的最终字线电压和P讲电压并输出。
全文摘要
本申请公开了一种非易失存储器的擦除电压产生电路及方法，其中，所述非易失存储器的擦除电压产生电路包括模数转换单元，用于监测电源电压，并将所述电源电压按预设规则转换为对应的逻辑控制信号；逻辑控制单元，用于在所述逻辑控制信号发生变化时，获取电源电压的变化差值，并依据该差值生成擦除电压调整信号；电压调整单元，用于根据所述擦除电压调整信号，输出相应的调整电压值；电压生成单元，用于根据所述调整电压值输出擦除操作时需要的最终字线电压和P阱电压。本申请可以减弱甚至避免未被擦除的非易失存储器单元的PWELL-STRESS问题，并保证被擦除的非易失存储器单元的阈值电压会分布在预期范围内。
文档编号G11C16/14GK102623058SQ20121008271
公开日2012年8月1日 申请日期2012年3月26日 优先权日2012年3月26日
发明者刘铭, 张现聚, 舒清明 申请人:北京兆易创新科技有限公司