专利名称：提高存储单元擦除速度的方法以及存储单元擦除方法
技术领域：
本发明涉及半导体制造领域，更具体地说，本发明涉及一种提高存储单元擦除速度的方法以及采用了该提高存储单元擦除速度的方法的存储单元擦除方法及存储单元操作方法。
背景技术：
闪存(Flash Memory)以其便捷，存储密度高，可靠性好等优点成为非挥发性存储器中研究的热点。从二十世纪八十年代第一个闪存产品问世以来，随着技术的发展和各类电子产品对存储的需求，闪存被广泛用于手机，笔记本，掌上电脑和U盘等移动和通讯设备中。
闪存为ー种非易变性存储器，其运作原理是通过改变晶体管或存储单元的临界电压来控制门极通道的开关以达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失，而闪存为电可擦除且可编程的只读存储器的ー种特殊结构。如今闪存已经占据了非挥发性半导体存储器的大部分市场份额，成为发展最快的非挥发性半导体存储器。一般地，存储单元都是利用FN隧穿来进行存储信息的擦除。具体地说，FN隧穿是MOS (金属一绝缘体一半导体)结构在高电场下的ー种基本的隧穿过程，是在高电场下载流子遂穿过绝缘体的禁带到达其导带或价带的过程。因此，在现有技术中，单个存储单元的存储信息的擦除所需要的时间大概是在毫秒(ms，10、)级。但是，随着半导体制造技术的发展以及电子产品的更新换代，毫秒(ms，10_3S)级的存储单元信息擦除速度已经满足不了人们的需求。因此，希望能够提供ー种能够提高存储单元擦除速度的方法。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供ー种能够有效地提高存储单元擦除速度的方法以及采用了该提高存储单元擦除速度的方法的存储单元擦除方法及存储单元操作方法。根据本发明的第一方面，提供了一种提高存储单元擦除速度的方法，其中存储单元是ー个MOS晶体管，其包括布置在衬底中或者衬底中的阱中的漏极和源极、以及布置在衬底上的处于漏极和源极之间的栅极氧化层和栅极多晶硅，所述方法包括在对存储単元进行擦除吋，MOS晶体管的衬底或者衬底中的阱施加第一电压的偏置电压，MOS晶体管的漏极悬空，MOS晶体管的源极施加第二电压的偏置电压，MOS晶体管的栅极多晶硅上施加第三电压的偏置电压；并且，其中第二电压为正电压，第三电压为负电压，并且第一电压的电压值介于第二电压和第三电压之间。优选地，所述提高存储单元擦除速度的方法用于提高闪存单元擦除速度的方法。在所述偏置电压下，器件由于栅极与漏极的高压差产生的高电场，产生衬底价带到漏极导带电荷隧穿，这些隧穿的负电荷被漏端收集，正电荷在栅极负压的吸引下，加速形成热空穴栅极电流，由于产生这些栅极电流在10_6秒量级，该方法擦除速度在10_6秒量级，而普通的存储器件FN隧穿擦除速度在10_3秒，因此根据本发明的第一方面所提供的提高存储单元擦除速度的方法可以用于提高闪存单元擦除速度的方法。由于衬底价带到漏极导带的隧穿电流很小，因而产生所需电压功耗很低，便于芯片面积微型化设计，从而产品更有市场竞争力。优选地，第一电压为0V。优选地，第二电压的电压绝对值和第三电压的电压绝对值相等。优选地,第二电压为6V,第三电压为-6V。根据本发明的第二方面，提供了一种采用了根据本发明第一方面所述的提高存储单元擦除速度的方法的存储单元擦除方法。
根据本发明的第三方面，提供了一种采用了根据本发明第二方面所述的存储单元擦除方法的存储单元操作方法。通过采用根据本发明所述的提高存储单元擦除速度的方法，可以采用GIDL (栅极引起的漏端漏电流)来执行存储单元的信息擦除，而栅极引起的漏端漏电流的产生时间是在微秒(us，10_6S)级，远远小于现有技术采用FN隧穿擦除存储单元信息所花费的时间(ms，10-3s),从而有效地实现了提高存储单元擦除速度的有益效果。并且，通过采用根据本发明所述的提高存储单元擦除速度的方法，不仅可以提高存储单元擦除速度，而且，由于在编程时浮栅注入电子，为负电位，阈值电压较高，而擦除时注入空穴，为正电位，阈值电压较低，这样使得擦除和编程的电位差较大，从而増大了阈值电压窗ロ。由于增加了阈值电压的窗ロ，所以一方面可以提高存储器件的耐久性可靠性能，另ー方面可以降低设计的难度，提高设计的便利性。
结合附图，并通过參考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中图I示意性地示出了根据本发明实施例的提高存储单元擦除速度的方法。图2示意性地示出了根据本发明实施例的提高存储单元擦除速度的方法的ー个具体示例。需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施例方式为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。图I示意性地示出了根据本发明实施例的提高存储单元擦除速度的方法。如图I所示，存储单元是ー个MOS晶体管，其包括布置在衬底中的阱I中的漏极3和源极4、以及布置在衬底上的处于漏极3和源极4之间的栅极氧化层5和栅极多晶硅2。其中，栅极多晶硅2布置在栅极氧化层5上，从而共同形成MOS晶体管的栅极。本领域普通技术人员可以理解的是，MOS晶体管的漏极3和源极4可直接布置在衬底中，而无需布置在衬底中的阱中。在根据本发明实施例的提高存储单元擦除速度的方法中，与现有技术利用FN隧穿来擦除存储单元的信息不同的是，栅极引起的漏端漏电流被用来擦除存储单元的信息。更具体地说，如图I所示，在根据本发明实施例的提高存储单元擦除速度的方法中，在对存储单元进行擦除时，MOS晶体管的衬底或者衬底中的阱施加第一电压Vl的偏置电压，MOS晶体管的漏极3悬空，MOS晶体管的源极4施加第二电压V2的偏置电压，MOS晶体管的栅极多晶硅2上施加第三电压V3的偏置电压。并且，其中第二电压V2为正电压，第三电压V3为负电压，并且第一电压Vl的电压值介于第二电压V2和第三电压V3之间。 优选地，在一个优选不例中，第一电压Vl为0V。 优选地，在本发明的另一个优选示例中，第二电压V2的电压绝对值和第三电压V3的电压绝对值相等。通过采用上述电压偏置方案，在本发明实施例中，可以产生栅极引起的漏端漏电流(如图I和图2中的箭头所示)。具体地说，利用漏端的高电压在栅漏重叠区域长生带间遂穿(Band-to-band tunneling)而产生热空穴，同时，由于栅极低电位，空穴会改变方向从沟道注入栅氧，进入到浮栅介质，实现器件的编程(擦除)。从而，可以采用栅极引起的漏端漏电流来执行存储单元的信息擦除，而栅极引起的漏端漏电流的产生时间是在微秒(us，10_6S)级，远远小于现有技术采用FN隧穿擦除存储单元信息所花费的时间(ms，10-3s),从而有效地实现了提高存储单元擦除速度的有益效果。并且，通过采用根据本发明实施例所述的提高存储单元擦除速度的方法，不仅可以提高存储单元擦除速度，而且，由于在编程时浮栅注入电子，为负电位，阈值电压较高，而擦除时注入空穴，为正电位，阈值电压较低，这样使得擦除和编程的电位差较大，从而増大了阈值电压窗ロ。由于增加了阈值电压的窗ロ，所以一方面可以提高存储器件的耐久性可靠性能，另ー方面可以降低设计的难度，提高设计的便利性。例如，图2示意性地示出了根据本发明实施例的提高存储单元擦除速度的方法的ー个具体示例。如图2所示，MOS晶体管的衬底或者衬底中的阱施加OV的偏置电压，MOS晶体管的漏极3悬空，MOS晶体管的源极4施加-6V的偏置电压，MOS晶体管的栅极多晶硅2上施加6V的偏置电压。本领域普通技术人员可以理解的是，图2所示的“衬底(或者阱)加0V，漏极悬空，栅极加6V电压，源极加-6V电压”的擦除方案是示意示例，本发明并不限于此。实际上，具体的电压值可以使用其它合适的电压偏压方式，具体可以根据产品设计需要所决定，但是电压的极性不会变。优选地，例如，所述提高存储单元擦除速度的方法用于提高闪存单元擦除速度的方法。根据本发明的另ー优选实施例，本发明还提供了ー种有利地采用了根据上述优选实施例所述的提高存储单元擦除速度的方法的存储单元擦除方法。根据本发明的又一优选实施例，本发明还提供了一种存储単元操作方法，其采用了上述存储单元擦除方法。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述掲示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对 以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
权利要求
1.一种提高存储单元擦除速度的方法，其中存储单元是一个MOS晶体管，其包括布置在衬底中或者衬底中的阱中的漏极和源极、以及布置在衬底上的处于漏极和源极之间的栅极氧化层和栅极多晶硅，其特征在于所述方法包括 在对存储单元进行擦除时，MOS晶体管的衬底或者衬底中的阱施加第一电压的偏置电压，MOS晶体管的漏极悬空，MOS晶体管的源极施加第二电压的偏置电压，MOS晶体管的栅极多晶硅上施加第三电压的偏置电压； 并且，其中第二电压为正电压，第三电压为负电压，并且第一电压的电压值介于第二电压和第三电压之间。
2.根据权利要求I所述的提高存储单元擦除速度的方法，其特征在于，在所述偏置电压下，器件由于栅极与漏极的高压差产生的高电场，产生衬底价带到漏极导带电荷隧穿，这些隧穿的负电荷被漏端收集，正电荷在栅极负压的吸引下，加速形成热空穴栅极电流，产生的这些栅极电流在10_6秒量级，该方法擦除速度在10_6秒量级。
3.根据权利要求I或2所述的提高存储单元擦除速度的方法，其特征在于，所述提高存储单元擦除速度的方法用于芯片面积微型化设计。
4.根据权利要求I或2所述的提高存储单元擦除速度的方法，其特征在于，第一电压为OV0
5.根据权利要求I或2所述的提高存储单元擦除速度的方法，其特征在于，第二电压的电压绝对值和第三电压的电压绝对值相等。
6.根据权利要求I或2所述的提高存储单元擦除速度的方法，其特征在于，第二电压为6V，第三电压为-6V。
7.一种存储单元擦除方法，其特征在于采用了根据权利要求I至6之一所述的提高存储单元擦除速度的方法。
8.一种存储单元操作方法，其特征在于采用了根据权利要求7所述的存储单元擦除方法。
全文摘要
本发明提供了一种提高存储单元擦除速度的方法以及存储单元擦除方法。在根据本发明的提高存储单元擦除速度的方法中，存储单元是一个MOS晶体管，其包括布置在衬底中或者衬底中的阱中的漏极和源极、以及布置在衬底上的处于漏极和源极之间的栅极氧化层和栅极多晶硅。根据本发明的提高存储单元擦除速度的方法包括在对存储单元进行擦除时，MOS晶体管的衬底或者衬底中的阱施加第一电压的偏置电压，MOS晶体管的漏极悬空，MOS晶体管的源极施加第二电压的偏置电压，MOS晶体管的栅极多晶硅上施加第三电压的偏置电压；并且，其中第二电压为正电压，第三电压为负电压，并且第一电压的电压值介于第二电压和第三电压之间。
文档编号G11C16/14GK102708921SQ20121019144
公开日2012年10月3日 申请日期2012年6月11日 优先权日2012年6月11日
发明者曹子贵 申请人:上海宏力半导体制造有限公司