专利名称：Eeprom电路、数据读取方法以及非易失性存储器的制作方法
技术领域：
本发明涉及存储器领域，更具体的说，是涉及一种EEPROM电路、数据读取方法以及非易失性存储器。
背景技术：
随着科技的不断发展，存储器得到了广泛的应用。存储器的种类很多，其中，非易失性半导体存储器凭借其数据存储的特性，被广泛使用。请参阅图1，为非易失性半导体存储器中最小存储单元的结构图，该存储单元10包括选择晶体管11以及浮栅隧道氧化层晶体管12。其中，选择晶体管11的栅极连接字线21，漏极或源极连接位线23 ;浮栅隧道氧化层晶体管的控制栅连接擦写端23。现有技术中EEPROM电路如图3所示，包括存储单元阵列20、行译码电路31、列选择晶体管32、列译码器33以及读取电路34。其中，存储单元阵列20是由m行Xn列的存储单元10所组成的矩形阵列。行译码电路31与存储单元阵列20的每一字线21相连接，用于选择需要读取的存储单元10所在的行。同理，列译码电路33用于选择需要读取的存储单元10所在的列，具体为将该列的列选择晶体管32导通，使得该列的列选择晶体管32所加的工作电压VDD传递到该列的所有存储单元10。因此，行译码电路31与列译码电路33共同决定了需要读取的存储单元10所在位置。读取电路34需要将检测到的存储单元的读取电流与一个预设参考电流相比较，通常，该预设参考电流值设置为存储单元的读取电流值的一半。发明人发现，现有技术中，参考电流为固定值，但由于存储单元存在电路结构以及布局的差异，以及线上的寄生参数、工艺偏差等外在环境的影响，导致设定的参考电流的值并不是存储单元的实际读取电流值的一半，不能满足设计要求，往往会造成读出时间变化波动较大，甚至出现误读出现象。
发明内容
有鉴于此，本发明提供了一种EEPROM电路以及非易失性存储器，解决了现有技术中读出时间变化波动大、误读出的问题。为实现上述目的，本发明提供如下技术方案一种EEPROM电路，包括存储单元阵列、擦写电路以及读取电路，所述存储单元阵列的包括参考单元组以及数据单元组，所述参考单元组包括第一参考单元以及第二参考单元，所述数据单元组包括至少一个数据单元；每个所述数据单元均与所述参考单元组连接到预设字线或位线；所述擦写电路与所述存储单元阵列中每列相连，用于在对数据单元进行擦写时，同步地控制所述第一参考单元写入第一预设数据，控制所述第二参考单元写入第二预设数据；
所述读取电路包括参考单元读取电路以及数据单元读取电路，其中，所述参考单元读取电路采集所述第一参考单元的第一读取电流以及所述第二参考单元的第二读取电流，并输出一与所述第一读取电流和所述第二读取电流成预设比例的输出电流，所述数据单元读取电路用于采集每列所述数据单元的读取电流，并比较每列所述数据单元的读取电流与所述参考单元读取电路的输出电流，得到所述数据单元的存储的数据。优选的，所述参考电流读取电路包括第一开关管、第二开关管以及电流镜，所述第一开关管的栅极与所述第二开关管的栅极相连，且公共连接端与外接读出线相连；所述第一开关管的源极与所述第一参考单元中选择晶体管的漏极相连，所述第二开关管的源极与所述第二参考单元中选择晶体管的漏极相连；所述电流镜的输入端分别与所述第一开关管的漏极以及所述第二开关管的漏极相连，输出端与所述数据单元读取电路相连。优选的，所述数据单元读取电路包括第七开关管以及缓冲器；所述第七开关管的栅极与所述第二开关管的栅极相连、漏极分别与所述参考单元读取电路的输出端以及缓冲器的输入端相连，所述缓冲器的输出端作为所述数据单元读取电路的输出端。
优选的，所述电流镜的输出电流为输入电流的二分之一。优选的，所述第一开关管、所述第二开关管以及所述第七开关管均为N型MOS管。优选的，所述第一预设数据为所述第二预设数据的反数据，当所述第一预设数据为0时，所述第二预设数据为I ;当所述第一预设数据为I时，所述第二预设数据为O。优选的，当所述数据单元的读取电流大于所述参考单元读取电路的输出电流时，所述数据单元存储的数据为0 ;当所述数据单元的读取电流小于所述参考单元读取电路的输出电流时，所述数据单元存储的数据为I。一种数据读取方法，应用于EEPROM电路，包括在对数据单元进行擦写时，同步地控制第一参考单元写入第一预设数据，控制第二参考单元写入第二预设数据；采集所述第一参考单元的第一读取电流以及所述第二参考单元的第二读取电流，并输出一与所述第一读取电流和所述第二读取电流成预设比例的输出电流；比较所述数据单元的读取电流与所述输出电流，得到所述数据单元的存储的数据。优选的，所述输出电流为所述第一读取电流与所述第二读取电流之和的二分之
o一种非易失性存储器，包括上述任意一项所述EEPROM电路。经由上述的技术方案可知，与现有技术相比，本发明提供了一种EEPROM电路，包括存储单元阵列、擦写电路以及读取电路，该读取电路包括参考单元读取电路和数据单元读取电路，通过擦写电路控制参考单元写入预设数据，并通过比较每列的数据单元的读取电流与参考单元读取电路的输出电流的大小，得到所述数据单元的存储的数据。采用本发明提供的EEPROM电路，能够有效的消除寄生参数、工艺偏差等外在环境对电源电压的影响，进而避免了读出时间变化的波动以及误读出现象等问题。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为EEPROM电路中存储单元的示意图；图2为现有技术中EEPROM电路的结构示意图；图3为EEPROM电路中存储单元中浮栅隧道氧化层晶体管的结构示意图；图4为本发明提供的一种EEPROM电路的结构示意图；图5为本发明实施例一提供的一种EEPROM电路的具体实现电路图；图6为本发明实施例提供的一种数据读取方法的流程图。
具体实施例方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。本发明提供了一种EEPROM电路，包括存储单元阵列、擦写电路以及读取电路，该读取电路包括参考单元读取电路以及数据单元读取电路，通过擦写电路控制参考单元写入预设数据，并通过比较数据单元的读取电流与参考单元读取电路的输出电流的大小，得到所述数据单元的存储的数据。采用本发明提供的EEPROM电路，能够有效的消除寄生参数、工艺偏差等外在环境对电源电压的影响，进而避免了读出时间变化的波动以及误读出现象等问题。实施例一请参阅附图3，对EEPROM电路中存储单元的结构和工作原理进行简要介绍，其中，浮栅隧道氧化层晶体管12包括源极121、漏极122和两层重叠的多晶硅栅极123a、123b。其中，下层栅极为浮栅123a，与外界绝缘，用于存储电荷。上层栅极为控制栅123b，具有引出线连接擦写端23。在浮栅123a与漏极122之间设置有一层薄的隧穿氧化层124。根据浮栅123a上的电荷情况，可以定义所述存储单元存储数据的类型，如当浮栅123a中无电荷，则定义该存储单元存储的数据为“O”。当浮栅123a中有电荷则表示存储数据为“I”。需要说明的是，不同EEPROM的存储单元对所存储数据的定义可能恰好相反，如当浮栅123a中无电荷，则定义该存储单元存储的数据为“I”。当浮栅123a中有电荷则表示存储数据为“ O ”，在此，并不做过多的限定。所述存储单元的操作类型及原理如下当控制栅123b相对于漏极122加正的高电压(例如+16V)，由于电场力的作用，电子从漏极122穿过隧穿氧化层124到达浮栅123a进行充电，即为擦除操作。当漏极122相对于控制栅123b加正的高电压(例如+16V)，则电子从浮栅123a穿过隧穿氧化层124到达漏极122，使浮栅123a放电，即为编程操作。当控制栅123b相对于漏极122加正的低电压(例如+2V)时，如果浮栅123a中存储有电荷，则源极121和漏极122之间无法导通，漏极122端无电流或电流很小，表示存储数据“I”;如果浮栅123a中未存储电荷，则源极121和漏极122之间导通，漏极122端有较大的电流，表示存储数据“0”，即为读取操作。读取操作时漏极122的电流称为读取电流。现结合图4，为本发明提供的一种EEPROM电路的结构图，包括存储单元阵列、擦写电路103以及读取电路104，其中，存储单元阵列包括参考单元组102以及数据单元组101,其中，数据单元组101包括至少一个数据单元10,所述参考单元组102包括第一参考单元IOa以及第二参考单元10b。这里需要说明的是，在本发明提供的EEPROM电路中，参考单元组可以设置在存储单元阵列的每一行中，即一行对应一个参考单元组，也可以为整个存储单元阵列中只设置一个参考单元组，即多行共用一个参考单元组，还可以为在整个存储单元阵列中设置多个参考单元组，即部分多行对应一个参考单元组，部分一行对应一个参考单元组。现以存储单元阵列中的每一行均设置有一个参考单元组为例，对本发明提供的EEPROM电路中各组成部分的连接关系和功能进行介绍每个数据单元10均与参考单元组102连接到预设字线或位线。这里需要解释说明的是每个数据单元中选择开关管的栅极与同一行的参考单元中选择开关管的栅极相连，且接到同一字线WL，如图5中的连接关系。这里，选择晶体管T3以及浮栅隧道氧化层晶体管T5构成第一参考单元，选择晶体管T4以及浮栅隧道氧化层晶体管T6构成第二参考单元，选择晶体管T8以及浮栅隧道氧化层晶体管T9构成数据单元。擦写电路103与存储单元阵列中每列相连，用于控制在对数据单元进行擦写时，同步地控制所述第一参考单元写入第一预设数据，控制所述第二参考单元写入第二预设数据，其中，所述第一预设数据与所述第二预设数据为互补数据，如，第一预设数据为“O”时，则第二预设数据为“1”，诸如此类。具体实现步骤可以参见下文所述的写入过程的具体操作，但并不局限于该步骤，任何能够实现对参考单元写入数据的操作均可以。所述读取电路与所述存储单元阵列中每列相连，包括参考单元读取电路1041以及数据单元读取电路1042，其中，所述参考单元读取电路1041采集所述第一参考单元1051的第一读取电流IcellJ)以及所述第二参考单元1052的第二读取电流Icell_l，并输出一与所述第一读取电流IcellJ)和所述第二读取电流Icell_l成预设比例的输出电流1_mirror,所述数据单元读取电路1042用于采集所述数据单元的读取电流I_cell_data,通过比较所述数据单元读取电路1042的读取电流与所述参考单元读取电路1041的输出电流，得到所述数据单元的存储的数据。本发明提供了一种优选的实施例，如图5所不,其中，晶体管T5、T6和T9是N型的浮栅晶体管，用于存储数据，晶体管Τ1、Τ2、Τ3、Τ4、Τ7和Τ8为N型场效应管，起到开关的作用，本领域技术人员可知，起到开关作用的晶体管，还可以是其他类型的场效应管。图4中的参考单元读取电路包括第一开关管Tl、第二开关管Τ2、以及电流镜(由开关管TlO和Tll构成)。数据单元读取电路1042包括第七开关管Τ7以及输出缓冲器BUF。其中，该参考单元读取电路的具体连接关系为第一开关管Tl的栅极与第二开关管Τ2的栅极相连，且公共连接端与外接读出线READ相连。所述第一开关管Tl的源极与所述第一参考单元中选择晶体管T3的漏极相连，所述第二开关管T2的源极与所述第二参考单元中选择晶体管T4的漏极相连。所述电流镜的输入端(晶体管TlO的漏极)分别与所述第一开关管Tl的漏极以及所述第二开关管T2的漏极相连，输出端(晶体管Tll的漏极)与数据单元读取电路1042的输入端相连。本数据单元读取电路的具体连接关系为所述第七开关管T7的栅极与所述第二开关管T2的栅极相连，所述第七开关管T7的漏极分别与参考单元读取电路1041的输出端以及输出缓冲器BUF的输入端相连。所述输出缓冲器BUF的输出端作为所述数据单元读取电路1042的输出端。在本实施例中，选择电流镜为输出电流是输入电流二分之一的电流镜，即电流镜中输入端的场效应管的沟道长宽比为输出端的场效应管的沟道长宽比的两倍。结合附图5，对本实施例提供的EEPROM电路的工作原理进行说明。其中，该电路中每行包括一个参考单元组和至少一个数据单元，每个参考单元组包括两个参考单元，为了画图方便，在图5中只画出了一个数据单元106(由选择晶体管T8以及浮栅隧道氧化层晶体管T9构成)，其中，选择晶体管T3以及浮栅隧道氧化层晶体管T5构成第一参考单元1051，选择晶体管T4以及浮栅隧道氧化层晶体管T6构成第二参考单元1052。在本实施例中，晶体管Tl、晶体管T3和晶体管T5组成的参考支路与数以晶体管T2、T4和T6组成的参考支路为互补的两个支路，其中，可以定义晶体管Tl、晶体管T3和晶体管T5组成的参考支路记录数据“ I ”，以晶体管T2、T4和Τ6组成的参考支路记录数据“O”。也可以为晶体管Tl、晶体管Τ3和晶体管Τ5组成的参考支路记录数据“0”，以晶体管Τ2、Τ4和Τ6组成的参考支路记录数据“1”，即只要两条支路形成互补即可。在本实施例中，以第一种记录数据方式的方式为例，结合附图对本实施例提供的EEPROM电路的工作原理进行介绍。其中，晶体管Τ7、Τ8和T9组成的支路用于记录真实数据。由于在本实施例中，设定电流镜中晶体管Tll的沟道宽长比是TlO的一半，则从Tll输出的镜像电流是两个参考支路的电流之和的一半，即Ijnirror= (I_cell_0+I_cell_l) /2。显然地，由于第一参考单元中浮栅晶体管T5和第二参考单元中的浮栅晶体管T6与数据单元中浮栅晶体管T9都连接到相同的栅极控制线CG，而位线BL是相互独立的，则本实施例提供的EEPROM电路在对存储阵列进行写入数据时，只能先进行擦除操作，再执行编程操作。本实施例的EEPROM电路的工作原理如下下面介绍的工作原理分为数据写入(又称“擦写”)过程部分和数据读取过程部分，其中，数据写过过程部分具体为“擦除” + “编程”两个过程。首先，先进行擦除动作控制截止读出晶体管Tl、T2和T7，往读出线READ送入OV低电平；在各个储存单元的位线上送入 OV 低电平，即BL_ref_0=0V，BL_ref_l=0V, BL_data=0V。在字线WL上施加16V高压。这里需要说明的是，实际上，在字线WL上施加5V的高压就能将各个存储单元选中，但是发明人考虑到将存储单元的场效应管T5、T6和T9的漏极电压拉近位线电压，故施加16V高压。
在栅极控制线CG上施加15. 5V高压。并将各个存储单元的源极连接到低电平，即源极信号线GNDF=0V。显然地，这些存储单元可以直接连接到接地信号，或者是分别通过若干开关晶体管后再连接到源极信号线GNDF，本领域技术人员在依据本发明的思想，在具体实施方式
及应用范围上均会有改变之处，但均在本发明的保护范围之内。 擦除过程持续大约1ms，擦除完以后所有存储单元T5、T6和T9的读出电流均为1_cell_lο然后，进行编程动作在读出线READ送入OV低电平，字线WL送入16V高压。栅极控制线CG上施加OV低压，存储单元连接的源极信号线GNDF设置为高阻状态(highimpedance, hi_z)。由于参考单元T6要写入数据“0”，则在位线BL_ref_0上施加15. 5V高压脉冲，而参考单元T5要写入数据“ I ”，则不需要改变擦除后的状态，在位线BL_ref_0上施加OV低压或者设置成高阻态。数据单元根据写入数据的不同在位线上施加不同的电压，当需要写入数据“O”时，则在位线BL_data上施加15. 5V高压脉冲，当需要写入数据“I”时，维持擦除后的状态即可，在位线BL_data上施加OV低压或者设置成高阻态。编程过程持续大约1ms，编程完以后参考单元T6的读出电流为l_cell_0，参考单元T5的读出电流为I_cell_l。数据单元T9的电流则根据写入数据的不同而不同，当写入数据为“O”时，T9的电流为l_cell_0，当写入数据为“I”时，T9的电流为I_cell_l。读取数据的工作原理如下，具体步骤为首先导通晶体管Tl、T2和T7，在读出线READ送入工作电压VDD (例如5V);由于不需要进行擦除和编程操作，位线都设置为高阻态，即BL_ref_0=H1-Z，BL_ref_l=H1-Z，BL_data—Hi_z ο然后，选通要读取的该行，往字线WL也送入工作电压VDD。存储单元的控制栅极CG只需要送入1. 5V的电压，源极信号端GNDF连到接地，GNDF=OV显然地，此时流经T6的电流较大，而流经T5的电流较小，有l_cell_0>l_cell_l。那么，由于TlO和Tll的镜像作用及其尺寸不同，有Ijnirror= (I_cell_0+I_cell_l)/2,当数据单元T9中的数据为“O”时，流经晶体管T9的电流与存储数据“O”的参考单元相同，即1_0611_(1&七&=1_(^11_0，那么在节点？处，流向输出信号端00^'的电流厶1即为Δ I=I_mirror-1_cell_data= (I_cell_0+I_cell_l)/2_I_cell_0= (I_cell_l_I_cell_0)/2〈0,可见电流Λ I的方向是从输出缓冲器BUF的输入端A流向数据单元T9，图5中，在虚线框内画出了一个等效寄生电容C，由于放电的作用，寄生电容C的电压被拉低，输入端A会向输出信号端DOUT输出低电平；相反，当数据单元T9中的数据为“I”时，流经晶体管T9的电流与存储数据“I”的参考单元相同，即I_cell_data=I_cell_l，那么在节点P处，流向输出信号端DOUT的电流Λ I即为Δ 1=1—mirror-1—cell—data
= (I_cell_0+I_cell_l)/2_I_cell_l= (I_cell_0-1_cell_l) /2>0,可见电流的方向是从晶体管Tll流向输出缓冲器BUF的输入端A，由于充电的作用，寄生电容C的电压被抬高，输入端A会向输出信号端DOUT输出高电平。可见，由于在读取数据单元中的数据时，参考电流是由与数据单元的结构相同并同步擦写的一对参考单元产生，该参考电流相对于数据单元的读出电流实时更新，能够跟踪工作电压和电流环境变化，同时也能跟踪数据单元重复擦/写后的阈值漂移，采用本发明提供的EEPROM电路，能够有效的消除寄生参数、工艺偏差等外在环境对电源电压的影响，进而避免了读出时间变化的波动以及误读出现象等问题。上述本发明提供的实施例中详细描述了电路，对于本发明的电路可采用多种形式的方法实现，因此本发明还提供了一种数据读取方法，下面给出具体的实施例进行详细说明。请参见图6，为本发明提供的一种数据读取方法，其应用于EEPROM电路，包括步骤SlOl :在对数据单元进行擦写时，同步地控制第一参考单元写入第一预设数据，控制第二参考单元写入第二预设数据；S102 :采集所述第一参考单元的第一读取电流以及所述第二参考单元的第二读取电流，并输出一与所述第一读取电流和所述第二读取电流成预设比例的输出电流；S103:比较所述数据单元的读取电流与所述输出电流，得到所述数据单元的存储的数据。除此，本发明在提供了一种EPROM电路的基础上，还提供了一种非易失性存储器，封装有上述实施例一中所述的电路。综上所述本发明提供了一种EPROM电路，由于互补的两个参考单元与数据单元共同分布在存储器阵列单元中，消除寄生参数以及由于制作工艺的偏差带了的对电源电压的影响，又由于参考单元与数据单元同步擦除和写入数据，因此，参考单元能够很好的跟踪数据单元由于重复擦写或者数据保持导致的阈值电压漂移，从而提高芯片性能的稳定性、可靠性和耐久性。本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例提供的装置而言，由于其与实施例提供的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。对所提供的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所提供的原理和新颖特点相一致的最宽的范围。
权利要求
1.一种EEPROM电路，其特征在于，包括存储单元阵列、擦写电路以及读取电路，所述存储单元阵列包括参考单元组以及数据单元组，所述参考单元组包括第一参考单元以及第二参考单元，所述数据单元组包括至少一个数据单元；每个所述数据单元均与所述参考单元组连接到预设字线或位线；所述擦写电路与所述存储单元阵列中每列相连，用于在对数据单元进行擦写时，同步地控制所述第一参考单元写入第一预设数据，控制所述第二参考单元写入第二预设数据；所述读取电路包括参考单元读取电路以及数据单元读取电路，其中，所述参考单元读取电路采集所述第一参考单元的第一读取电流以及所述第二参考单元的第二读取电流，并输出一与所述第一读取电流和所述第二读取电流成预设比例的输出电流，所述数据单元读取电路用于采集每列所述数据单元的读取电流，并比较每列所述数据单元的读取电流与所述参考单元读取电路的输出电流，得到所述数据单元的存储的数据。
2.根据权利要求1所述的EEPROM电路，其特征在于，所述参考单元读取电路包括第一开关管、第二开关管以及电流镜，所述第一开关管的栅极与所述第二开关管的栅极相连，且公共连接端与外接读出线相连；所述第一开关管的源极与所述第一参考单元中选择晶体管的漏极相连，所述第二开关管的源极与所述第二参考单元中选择晶体管的漏极相连；所述电流镜的输入端分别与所述第一开关管的漏极以及所述第二开关管的漏极相连，输出端与所述数据单元读取电路相连。
3.根据权利要求2所述的EEPROM电路，其特征在于，所述数据单元读取电路包括 第七开关管以及缓冲器；所述第七开关管的栅极与所述第二开关管的栅极相连，所述第七开关管的漏极分别与所述参考单元读取电路的输出端以及缓冲器的输入端相连，所述缓冲器的输出端作为所述数据单元读取电路的输出端。
4.根据权利要求2所述的EEPROM电路，其特征在于，所述电流镜的输出电流为输入电 流的二分之一。
5.根据权利要求2所述的EEPROM电路，其特征在于，所述第一开关管、所述第二开关管以及所述第七开关管均为N型MOS管。
6.根据权利要求1所述的EEPROM电路，其特征在于，所述第一预设数据为所述第二预设数据的反数据，当所述第一预设数据为O时，所述第二预设数据为I ;当所述第一预设数据为I时，所述第二预设数据为O。
7.根据权利要求1所述的EEPROM电路，其特征在于当所述数据单元的读取电流大于所述参考单元读取电路的输出电流时，所述数据单元存储的数据为O ;当所述数据单元的读取电流小于所述参考单元读取电路的输出电流时，所述数据单元存储的数据为I。
8.一种数据读取方法，应用于EEPROM电路，其特征在于，包括在对数据单元进行擦写时，同步地控制第一参考单元写入第一预设数据，控制第二参考单元写入第二预设数据；采集所述第一参考单元的第一读取电流以及所述第二参考单元的第二读取电流，并输出一与所述第一读取电流和所述第二读取电流成预设比例的输出电流；比较所述数据单元的读取电流与所述输出电流，得到所述数据单元的存储的数据。
9.根据权利要求8所述的数据读取方法，其特征在于，所述输出电流为所述第一读取电流与所述第二读取电流之和的二分之一。
10.一种非易失性存储器，其特征在于，包括如权利要求1-7中任意一项所述EEPROM电路。
全文摘要
本发明提供了一种EEPROM电路，包括存储单元阵列、擦写电路以及读取电路，该读取电路包括参考单元读取电路以及数据单元读取电路，通过擦写电路控制参考单元写入预设数据，并通过比较数据单元的读取电流与参考单元读取电路的输出电流的大小，得到所述数据单元的存储的数据。采用本发明提供的EEPROM电路，能够有效的消除寄生参数、工艺偏差等外在环境对电源电压的影响，进而避免了读出时间变化的波动以及误读出现象等问题。
文档编号G11C16/26GK103035290SQ201210511018
公开日2013年4月10日 申请日期2012年11月30日 优先权日2012年11月30日
发明者王雄伟 申请人:珠海艾派克微电子有限公司