专利名称：数字电视机顶盒用动态存储电路的制作方法
技术领域：
本实用新型涉及数字电视机顶盒领域，尤其涉及一种数字电视机顶盒用动态存储电路。
背景技术：
随着数字电视的应用推广和数字电视节目源的增加，电视用户对数字电视机顶盒的要求越来越高，为满足用户开机瞬播和瞬间换台的需求，要求机顶盒的动态存储器读取数据和写入数据的时间缩短，现有技术中，机顶盒使用的普通动态存储器由于数据处理的时间过长，速度较慢，已不能满足这些要求，因此需要改进现有机顶盒的动态存储器电路，加快读取数据和写入数据的速度，以适应用户的需求。
发明内容本实用新型所要解决的技术问题是提供一种数字电视机顶盒用动态存储电路，提高动态存储器读取数据和写入数据的速度，缩短响应时间。为解决上述技术问题，本实用新型的技术方案是数字电视机顶盒用动态存储电路，包括机顶盒主芯片，所述机顶盒主芯片电连接有动态存储芯片DDRHYOTU561622ETP-5，所述动态存储芯片DDRHYOTU561622ETP-5的地址端和数据端分别电连接至所述机顶盒主芯片的地址段和数据端，所述动态存储芯片DDRHYOTU561622ETP-5的时钟端和读写端分别电连接至机顶盒主芯片的时钟控制端和读写控制端。作为一种改进，所述动态存储芯片DDRHYOTU561622ETP-5还电连接有动态存储芯片H5DU5162ETR-E3C，所述动态存储芯片H5DU5162ETR-E3C的地址端和数据端分别与所述动态存储芯片DDRHYOTU561622ETP-5的地址端和数据端电连接。由于采用了上述技术方案，本实用新型的有益效果是本实用新型中，机顶盒主芯片与动态存储芯片电连接，实现了动态存储器数据的读取和写入，由于采用了动态存储芯片DDRHY5DU561622ETP-5，该动态存储芯片数据读取和写入的时间比普通的动态存储芯片快速，可以在时钟信号的上升沿和下降沿都读取数据，缩短了数据读取和写入的时间，提高了数据处理的速度，满足了用户开机瞬播和瞬间换台等需求。
以下结合附图
和实施例对本实用新型进一步说明。图I是本实用新型实施例的原理框图；图2是本实用新型实施例的电路原理图。
具体实施方式
如图I所示，数字电视机顶盒用动态存储电路，包括机顶盒主芯片，机顶盒主芯片电连接有动态存储芯片DDRHY5DU561622ETP-5，动态存储芯片DDRHYOTU561622ETP-5的地址端和数据端分别电连接至机顶盒主芯片的地址段和数据端，动态存储芯片DDRHY5DU561622ETP-5的时钟端和读写端分别电连接至机顶盒主芯片的时钟控制端和读写控制端。动态存储芯片DDRHYOTU561622ETP-5还电连接有动态存储芯片H5DU5162ETR-E3C，用于增大存储器容量，动态存储芯片H5DU5162ETR-E3C的地址端和数据端分别与动态存储芯片DDRHYOTU561622ETP-5的地址端和数据端电连接。如图2 所示，DDRHY5DU561622ETP-5 的地址端 DDR_A0 至 DDR_A12 和H5DU5162ETR-E3C的地址端AO至A12电连接后，电连接到机顶盒主芯片的相应管脚。DDRHY5DU561622ETP-5 的数据端 DDR_D0 至 DDR_D15 和 H5DU5162ETR-E3C 的数据端 DQO 至Q15电连接后，电连接到机顶盒主芯片的相应管脚。DDRHY5DU561622ETP-5的时钟控制端DDR_CLK_N，连接至机顶盒主芯片的相应管脚上，相应的DDRHYOTU561622ETP-5的时钟端DDR_CLK也连接至机顶盒主芯片的相应管脚 上。DDRHY5DU561622ETP-5的读写控制端DDR_WE，连接至机顶盒主芯片的相应管脚上，相应的DDRHYOTU561622ETP-5的行选通端DDR_CAS和列选通端DDR_RAS也电连接至机
顶盒主芯片的相应管脚上。本实用新型中，机顶盒主芯片与动态存储芯片电连接，实现了动态存储器数据的读取和写入，由于采用了动态存储芯片DDRHY5DU561622ETP-5，该动态存储芯片数据读取和写入的时间比普通的动态存储芯片快速，可以在时钟信号的上升沿和下降沿都读取数据，缩短了数据读取和写入的时间，提高了数据处理的速度，满足了用户开机瞬播和瞬间换台等需求。以上显示和描述了本实用新型的基本原理和主要特征和本实用新型的优点。本行业的技术人员应该了解，本实用新型不受上述实施例的限制，在不脱离本实用新型精神和范围的前提下，本实用新型还会有各种变化和改进，这些变化和改进都落入要求保护的本实用新型范围内。本实用新型要求保护范围由所附的权利要求书及其等效物界定。
权利要求1.数字电视机顶盒用动态存储电路，包括机顶盒主芯片，其特征在于，所述机顶盒主芯片电连接有动态存储芯片DDRHY U561622ETP-5，所述动态存储芯片DDRHYOTU561622ETP-5的地址端和数据端分别电连接至所述机顶盒主芯片的地址端和数据端，所述动态存储芯片DDRHY5DU561622ETP-5的时钟控制端和读写控制端分别电连接至所述机顶盒主芯片的时钟控制端和读写控制端。
2.如权利要求I所述的数字电视机顶盒用动态存储电路，其特征在于所述动态存储芯片DDRHYOTU561622ETP-5还电连接有动态存储芯片H5DU5162ETR-E3C，所述动态存储芯片H5DU5162ETR-E3C的地址端和数据端分别与所述动态存储芯片DDRHYOTU561622ETP-5的地址端和数据端电连接。
专利摘要本实用新型公开了一种数字电视机顶盒用动态存储电路，包括机顶盒主芯片，所述机顶盒主芯片电连接有动态存储芯片DDRHY5DU561622ETP-5，所述动态存储芯片DDRHY5DU561622ETP-5的地址端和数据端分别电连接至所述机顶盒主芯片的地址端和数据端，所述动态存储芯片DDRHY5DU561622ETP-5的时钟控制端和读写控制端分别电连接至机顶盒主芯片的时钟控制端和读写控制端。本实用新型中，机顶盒主芯片与动态存储芯片电连接，实现了动态存储器数据的读取和写入，由于采用了动态存储芯片DDRHY5DU561622ETP-5，缩短了数据读取和写入的时间，提高了数据处理的速度，满足了用户开机瞬播和瞬间换台等需求。
文档编号G11B31/00GK202534350SQ20122018315
公开日2012年11月14日 申请日期2012年4月26日 优先权日2012年4月26日
发明者陈光军 申请人:潍坊东升电子股份有限公司