半导体器件及其操作方法
【专利摘要】一种半导体器件包括：流水线锁存器单元，其包括多个写入流水线并且适用于锁存数据；以及控制单元，适用于基于空闲信号来控制写入流水线中的至少一个写入流水线。
【专利说明】半导体器件及其操作方法
[0001]相关申请的交叉引用
[0002]本申请要求2013年7月11日提交的申请号为10-2013-0081546的韩国专利申请的优先权，其全部内容通过引用合并于此。
【技术领域】
[0003]本发明的示例性实施例涉及一种半导体器件及其控制方法，更具体而言，涉及一种写入流水线锁存器的控制。
【背景技术】
[0004]通常，当数据选通信号(DQS)在异常时刻从系统输入至半导体器件时，半导体器件会由于写入操作的故障而被卡住。在这种情况下，存在的问题在于半导体器件需要被初始化用于正常操作。
[0005]图1是在传统的半导体器件的写入操作的时序图。
[0006]参见图1，包括数据选通信号(DQS)计数器的半导体器件响应于数据选通信号DQS而产生内部写入信号WR(WL-05)，数据选通信号DQS从写入命令WT被接收的时间点起在列地址选通写入延迟(CWL)之后接收。
[0007]如果系统在异常时序输入数据选通信号DQS至半导体器件，则在半导体器件的写入操作中会产生故障。
[0008]图2是当在异常时序接收数据选通信号时传统的半导体器件的写入操作的时序图。
[0009]参见图2，如果系统在异常时序输入数据选通信号DQS，例如，在CWL经过之前，则半导体器件不会对数据选通信号DQS正确地计数，因为数据选通输入信号DQS_IN不会锁存内部写入信号WR (WL-05)。
[0010]例如，如果CWL值被设定成‘ 10’，则意味着用于外部写入命令WT、数据选通信号DQS、以及要被接收的数据DQ所需的时钟周期(即，tCK)的数目为‘ 10’。
[0011]为了经由模式寄存器设置(MRS)来通知半导体器件的CWL值。
[0012]S卩，CWL值被设定成‘10’，则半导体器件被通知‘10’的CWL值。然而，当存储器控制器发送时钟CLK时，时钟CLK可以在第九个时钟或第十一个时钟被接收至半导体器件。
[0013]这种情况可以被称作为数据选通信号DQS的CWL破坏。
[0014]此外，CffL值会不可避免地被破坏，特别地，在半导体器件的训练过程中。
[0015]即，在数据训练过程期间，当未能满足预定的CWL值的同时数据选通信号DQS被接收至半导体器件的可能性存在，数据训练过程被执行用于发现与半导体器件相对应的数据选通信号DQS的优化时刻。
[0016]在这种情况下，存在的问题在于，半导体器件中的写入流水线的激活次序会发生故障。
【发明内容】
[0017]本发明的各种实施例涉及一种可以防止由于在异常时序接收的数据选通信号而在写入流水线中引起的故障的半导体器件。
[0018]根据本发明的一个实施例，一种半导体器件可以包括:流水线锁存器单元，包括多个写入流水线，并且适用于将数据锁存；以及控制单元，适用于基于空闲信号来控制写入流水线中的至少任何一个写入流水线。
[0019]根据本发明的另一个实施例，一种用于操作半导体器件的方法可以包括以下步骤:基于空闲信号来产生流水线控制信号；基于流水线控制信号来产生用于选择写入流水线的流水线选择信号；基于流水线选择信号来产生用于控制写入流水线的流水线输入控制信号，使得至少任何一个流水线被激活；以及响应于流水线输入控制信号而通过写入流水线来锁存数据。
[0020]根据本发明的另一个实施例，一种操作半导体器件的方法可以包括:基于第一数据选通信号仅将写入水流线中之一保持激活状态；基于空闲信号将激活的流水线去激活；以及基于第二数据选通信号将去激活的流水线激活。
[0021]根据本发明的另一个实施例，一种半导体器件可以包括:流水线锁存器单元，包括多个写入流水线，并且适用于将数据锁存；流水线控制信号发生单元，适用于基于复位信号和空闲信号来产生流水线控制信号；流水线选择信号发生单元，适用于基于流水线控制信号来产生用于选择写入流水线的多个流水线选择信号；以及流水线输入控制信号输出单元，适用于基于数据选通信号和流水线选择信号而产生用于控制写入流水线的多个流水线输入控制信号。
【专利附图】
【附图说明】
[0022]图1是在传统的半导体器件的写入操作的时序图。
[0023]图2是当数据选通信号在异常时序接收时传统的半导体器件的写入操作的时序图。
[0024]图3是说明根据本发明的一个实施例的半导体器件的框图。
[0025]图4是图3中所示的流水线控制信号发生单元的详细视图。
[0026]图5是图3中所示的流水线输入控制信号发生单元的详细视图。
[0027]图6是示出在不考虑空闲信号IDLE的情况下，流水线输入控制信号发生单元的异常操作的时序图。
[0028]图7是根据本发明的实施例的半导体器件的时序图。
【具体实施方式】
[0029]下面将参照附图更详细地描述本发明的示例性实施例。然而，本发明可以用不同的方式实施，而不应解释为局限于本文所列的实施例。确切地说，提供这些实施例使得本公开充分与完整，并向本领域技术人员充分传达本发明的范围。在本公开中，附图标记在本发明的不同附图和实施例直接对应于相同标号的部分。也应当注意的是，在本说明书中，“连接/耦接”不仅表示一个部件与另一个部件直接耦接，还表示一个部件经由中间部件与另一个部件间接耦接。另外，只要未在句子中特意提及，单数形式可以包括复数形式。
[0030]图3是说明根据本发明的一个实施例的半导体器件的框图。
[0031]参见图3，半导体器件可以包括控制单元310和流水线锁存器单元320。
[0032]控制单元310可以包括流水线控制信号发生单元311和流水线输入控制信号发生单元312。
[0033]流水线控制信号发生单元311基于复位信号RST和空闲信号IDLE来产生用于控制包括在流水线锁存器320中的写入流水线的流水线控制信号WPIPE_CTRL。
[0034]流水线控制信号WPIPE_CTRL可以控制第一写入流水线在半导体器件内部执行写入操作并且半导体器件向/从第一写入流水线输入/输出数据之前被激活。
[0035]在这种情况下，尽管系统在异常时序输入数据选通信号DQS至半导体器件，也可以控制写入流水线的数据输入/输出时序。
[0036]因此，尽管在异常时序从系统接收数据选通信号DQS，也可以保证连续的操作，而不将半导体器件初始化。
[0037]在半导体器件加电之后执行的数据训练处理中，数据选通信号DQS可以在异常时序被输入至半导体器件。
[0038]流水线输入控制信号发生单元312基于流水线控制信号WPIPE_CTRL来产生用于选择要被输入的写入流水线的流水线选择信号(在图3中未示出)，并且产生流水线输入控制信号WPIPE_IN〈0:1>使得写入流水线将数据锁存，所述流水线输入控制信号WPIPE_IN<0:1>用于控制写入流水线之中的与流水线选择信号相对应的写入流水线。
[0039]流水线选择信号和流水线输入控制信号WPIPE_IN〈0:1>分别与写入流水线相对应。
[0040]流水线锁存器单元320包括写入流水线，并且与激活的流水线输入控制信号相对应的写入流水线将数据锁存。
[0041]图4是图3中所示的流水线控制信号发生单元311的详细视图。
[0042]流水线控制信号发生单元311基于空闲信号IDLE来产生流水线控制信号WPIPE_CTRL。空闲信号IDLE可以表示半导体器件的空闲时段。空闲时段表示从进入与写入操作相伴的预充电操作至下一个写入操作的开始时间点的时段。
[0043]空闲信号IDLE用于本发明的实施例的原因在于半导体器件可以在不执行写入操作的空闲时段期间产生流水线控制信号WPIPE_CTRL。
[0044]流水线控制信号发生单元311可以包括:触发器(或锁存器)311A、脉冲周期控制单元311B、以及信号发生单元311C。
[0045]触发器311A可以由交叉耦接的或非(NOR)锁存器形成，并且基于复位信号RST、空闲信号IDLE、以及脉冲周期控制单元311B的输出信号来被驱动，以锁存空闲信号IDLE。
[0046]脉冲周期控制单元311B用以控制以脉冲形式产生的空闲信号IDLE的脉冲宽度。例如，脉冲周期控制单元311B延迟锁存的信号RCD的上升沿。
[0047]S卩，即使空闲信号IDLE的脉冲宽度较小或较大，脉冲周期控制单元31IB也保证空闲信号IDLE被复位的时间点，使得可以稳定地产生流水线控制信号WPIPE_CTRL。
[0048]信号发生单元311C基于从具有控制的脉冲宽度的触发器311A输出的锁存信号RCD，来产生流水线控制信号WPIPE_CTRL。
[0049]图5是图3中所示的流水线输入控制信号发生单元312的详细视图。
[0050]参见图5，流水线输入控制信号发生单元312可以包括流水线选择信号发生单元510和流水线输入控制信号输出单元520。流水线选择信号发生单元510基于数据选通信号L0AD_DQS和从流水线控制信号发生单元311产生的流水线控制信号WPIPE_CTRL来产生用于选择要锁存的各个写入流水线的流水线选择信号QF〈0>和QF〈1>。流水线选择信号发生单元510可以由具有多级的计数器电路(B卩，数据选通信号(DQS)计数器)形成。这里，流水线选择信号QF〈0>和QF〈1>与计数信号相对应。
[0051]流水线输入控制信号输出单元520基于数据选通信号L0AD_DQS和从流水线选择信号发生单元510产生的流水线选择信号QF〈0>和QF〈1>来产生流水线输入控制信号WPIPE_IN<0> 和 WPIPE_IN〈1>。
[0052]流水线输入控制信号WPIPE_IN〈0>和WPIPE_IN〈1>是用于控制至少一个写入流水线来锁存数据的信号。
[0053]当流水线控制信号WPIPE_CTRL具有逻辑高电平时，流水线选择信号发生单元510操作。例如，当流水线控制信号WPIPE_CTRL处于逻辑高电平时，输出具有逻辑低电平的第一流水线选择信号QF〈0>和具有逻辑高电平的第二流水线选择信号QF〈1>。
[0054]S卩，流水线控制信号WPIPE_CTRL控制至少一个写入流水线(S卩，第一流水线或第二流水线)来锁存数据。
[0055]在每当接收写入命令WT的特定时段期间，数据选通信号L0AD_DQS保持逻辑高电平。
[0056]因而，流水线选择信号QF〈0>和QF〈1>具有互补值。
[0057]通常，为了控制写入流水线，需要用于输入数据至写入流水线的流水线输入信号和用于从写入流水线输出数据的流水线输出信号。
[0058]如果第一写入流水线和第二写入流水线存在，则第一流水线输出信号需要被激活，使得基于第一写入流水线输入信号被输入数据的第一写入流水线可以输出数据。
[0059]如果在异常时序(例如，在CWL经过之前)接收数据选通信号L0AD_DQS，则可以基于第一流水线输入信号来接收数据，并且可以基于第二流水线输出信号来输出数据。
[0060]为了防止这种问题，当在异常时序接收数据选通信号L0AD_DQS时，由于流水线控制信号WPIPE_CTRL，第一写入流水线被激活，而第二写入流水线被去激活，所以可以执行正常的操作，而不初始化半导体器件。
[0061]总之，尽管在以前的写入操作中流水线锁存器的输入/输出顺序因在异常时序接收的数据选通信号L0AD_DQS而被混淆，但是由于空闲信号IDLE可以通过控制流水线锁存器的输入/输出顺序来执行正常接收后续的数据选通信号L0AD_DQS的正常写入操作，而不初始化半导体器件。
[0062]在本发明的实施例中，为了便于描述，仅说明两个写入流水线，并且仅说明两个流水线选择信号QF〈0>和QF〈1>产生，但是本发明不局限于此。例如，如果多个写入流水线存在，则仅期望的流水线选择信号可以被激活，而其余的流水线选择信号可以被去激活(即，固定有去激活值)。
[0063]第一流水线选择信号QF〈0>和第二流水线选择信号QF〈1>互补地被激活。当第一流水线选择信号QF〈0>被激活时，第二流水线选择信号QF〈1>被去激活。如果写入流水线的数目为两个或更多个，则仅第一流水线被激活，而其余的写入流水线被去激活。图6是示出不考虑空闲信号IDLE的流水线输入控制信号发生单元312的异常操作的时序图，而。
[0064]参见图6，当数据选通信号L0AD_DQS被激活时，第一流水线选择信号QF〈0>被激活，而第二流水线选择信号QF〈1>保持去激活的状态。如果在第一流水线选择信号QF〈0>被去激活的时间点之前数据选通信号L0AD_DQS被异常接收，即，如果在第二流水线选择信号QF〈1>被激活的状态下数据选通信号L0AD_DQS被接收，则第二流水线输入控制信号WPIPE_IN〈1>可以被激活。
[0065]数据输入/输出操作需要通过从第一流水线开始被执行。在以上情况下，数据输入/输出操作通过从第二流水线开始被错误地执行。结果，半导体器件会错误地操作，并且存在的问题在于半导体器件需要初始化来解决错误的操作。
[0066]图7是根据本发明的实施例的基于空闲信号来控制写入流水线的半导体器件的时序图。
[0067]参见图7，第一流水线选择信号QF〈0>基于利用空闲信号IDLE产生的流水线控制信号WPIPE_CTRL而被去激活，而第一流水线选择信号QF〈0>当下一个数据选通信号L0AD_DQS被接收时被激活。其间，当数据选通信号L0AD_DQS被激活时，第一流水线选择信号QF〈0>被激活，而第二流水线选择信号QF〈1>保持去激活的状态。
[0068]当通过利用空闲信号IDLE产生的流水线控制信号WPIPE_CTRL被激活成逻辑高电平时，第一流水线选择信号QF〈0>被去激活成逻辑低电平，而第二流水线选择信号QF〈1>被激活成逻辑高电平。这表示流水线选择信号复位。
[0069]接着，当接收数据选通信号L0AD_DQS时，第一流水线选择信号QF〈0>被激活成逻辑高电平，而第二流水线选择信号QF〈1>被去激活成逻辑低电平。
[0070]响应于此，用于第一写入流水线的第一输入控制信号WPIPE_IN〈0>被激活成逻辑高电平，而用于第二流水线的第二输入控制信号WPIPE_IN〈1>被去激活成逻辑低电平，因此数据可以经由第一写入流水线输入和输出。
[0071]S卩，在空闲时段期间流水线控制信号WPIPE_CTRL将流水线选择信号QF〈0>和QF〈1>复位，使得总是通过从第一写入流水线开始执行数据锁存操作。
[0072]即使在之前的写入操作中的异常时序接收数据选通信号L0AD_DQS时，也可以通过基于空闲信号IDLE控制写入流水线来执行正常地接收后续的数据选通信号L0AD_DQS的正常写入操作，而不初始化半导体器件。
[0073]因此，可以防止由于在异常时序接收的数据选通信号L0AD_DQS而引起的写入流水线的顺序的混淆。
[0074]除了空闲信号IDLE之外，流水线控制信号WPIPE_CTRL也可以经由模式寄存器设置(MRS)操作来内部产生。即，可以由设计者选择性地产生用在流水线控制信号发生单元311中的诸如空闲信号IDLE的额外的复位信号。
[0075]根据本发明的实施例的半导体器件可以在执行写入操作之前基于额外的复位信号(例如空闲信号)来控制激活的写入流水线的顺序。
[0076]此外，存在的优点在于，可以保证连续的操作而不初始化半导体器件。
[0077]尽管已经参照具体的实施例描述了本发明，但是对本领域技术人员显然的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种变化和修改。
[0078]通过以上实施例可以看出，本申请提供了以下的技术方案。
[0079]技术方案1.一种半导体器件，包括:
[0080]流水线锁存器单元，所述流水线锁存器单元包括多个写入流水线，并且适用于将数据锁存；以及
[0081]控制单元，所述控制单元适用于基于空闲信号来控制所述写入流水线中的至少一个写入流水线。
[0082]技术方案2.如技术方案I所述的半导体器件，其中，所述控制单元包括:
[0083]流水线控制信号发生单元，所述流水线控制信号发生单元适用于基于所述空闲信号和复位信号来产生流水线控制信号；
[0084]流水线选择信号发生单元，所述流水线选择信号发生单元适用于基于所述流水线控制信号来产生所述流水线选择信号；以及
[0085]流水线输入控制信号输出单元，所述流水线输入控制信号输出单元适用于基于所述流水线选择信号来产生所述流水线输入控制信号，使得所述至少一个写入流水线被激活。
[0086]技术方案3.如技术方案I所述的半导体器件，其中，所述空闲信号是表示所述半导体器件的空闲时段的信号，其中，所述空闲时段表示从进入与写入操作相伴的预充电操作起至下一个写入操作的开始时间点的时段。
[0087]技术方案4.如技术方案2所述的半导体器件，其中，所述流水线控制信号发生单元包括脉冲周期控制单元，所述脉冲周期控制单元适用于通过延迟以脉冲形式产生的信号的上升沿来减小所述信号的脉冲宽度。
[0088]技术方案5.如技术方案2所述的半导体器件，其中，所述流水线控制信号发生单元包括:
[0089]锁存器，所述锁存器适用于锁存所述空闲信号；
[0090]脉冲周期控制单元，所述脉冲周期控制单元适用于控制锁存的空闲信号的脉冲宽度；以及
[0091]信号发生单元，所述信号发生单元适用于基于所述锁存的信号来产生所述流水线控制信号。
[0092]技术方案6.如技术方案2所述的半导体器件，其中，多个所述流水线选择信号和多个所述流水线输入控制信号对应于相应的写入流水线。
[0093]技术方案7.—种操作半导体器件的方法，包括以下步骤:
[0094]基于空闲信号来产生流水线控制信号；
[0095]基于所述流水线控制信号来产生用于选择写入流水线的流水线选择信号；
[0096]基于所述流水线选择信号来产生用于控制所述写入流水线的流水线输入控制信号，使得至少一个流水线被激活；以及
[0097]响应于所述流水线输入控制信号，通过所述写入流水线来锁存数据。
[0098]技术方案8.如技术方案7所述的方法，其中，所述空闲信号是表示所述半导体器件的空闲时段的信号，其中，所述空闲时段表示从进入与写入操作相伴的预充电操作起至下一个写入操作的开始时间点的时段。
[0099]技术方案9.如技术方案7所述的方法，其中，产生所述流水线控制信号的步骤包括:通过延迟以脉冲形式产生的信号的上升沿来减小所述信号的脉冲宽度。
[0100]技术方案10.如技术方案7所述的方法，其中，产生所述流水线控制信号的步骤包括:
[0101]锁存所述空闲信号；
[0102]控制锁存的空闲信号的脉冲宽度；以及
[0103]基于锁存的信号来产生所述流水线控制信号。
[0104]技术方案11.一种半导体器件，包括:
[0105]流水线锁存器单元，所述流水线锁存器单元包括多个写入流水线，并且适用于将数据锁存；
[0106]流水线控制信号发生单元，所述流水线控制信号发生单元适用于基于模式寄存器设置信息来产生流水线控制信号；
[0107]流水线选择信号发生单元，所述流水线选择信号发生单元适用于基于所述流水线控制信号来产生用于选择所述写入流水线的多个流水线选择信号；以及
[0108]流水线输入控制信号输出单元，所述流水线输入控制信号输出单元适用于基于数据选通信号和所述流水线选择信号来产生用于控制所述写入流水线的多个流水线输入控制信号。
[0109]技术方案12.如技术方案11所述的半导体器件，其中，每当所述模式寄存器设置信息被接收时内部产生所述流水线控制信号。
[0110]技术方案13.如技术方案11所述的半导体器件，其中，多个所述流水线选择信号和多个所述流水线输入控制信号对应于相应的写入流水线。
【权利要求】
1.一种半导体器件,包括: 流水线锁存器单元，所述流水线锁存器单元包括多个写入流水线，并且适用于将数据锁存；以及 控制单元，所述控制单元适用于基于空闲信号来控制所述写入流水线中的至少一个写入流水线。
2.如权利要求1所述的半导体器件，其中，所述控制单元包括: 流水线控制信号发生单元，所述流水线控制信号发生单元适用于基于所述空闲信号和复位信号来产生流水线控制信号； 流水线选择信号发生单元，所述流水线选择信号发生单元适用于基于所述流水线控制信号来产生所述流水线选择信号；以及 流水线输入控制信号输出单元，所述流水线输入控制信号输出单元适用于基于所述流水线选择信号来产生所述流水线输入控制信号，使得所述至少一个写入流水线被激活。
3.如权利要求1所述的半导体器件，其中，所述空闲信号是表示所述半导体器件的空闲时段的信号，其中，所述空闲时段表示从进入与写入操作相伴的预充电操作起至下一个写入操作的开始时间点的时段。
4.如权利要求2所述的半导体器件，其中，所述流水线控制信号发生单元包括脉冲周期控制单元，所述脉冲周期控制单元适用于通过延迟以脉冲形式产生的信号的上升沿来减小所述信号的脉冲宽度。
5.如权利要求2所述的半导体器件，其中，所述流水线控制信号发生单元包括: 锁存器，所述锁存器适用于锁存所述空闲信号； 脉冲周期控制单元，所述脉冲周期控制单元适用于控制锁存的空闲信号的脉冲宽度；以及 信号发生单元，所述信号发生单元适用于基于所述锁存的信号来产生所述流水线控制信号。
6.如权利要求2所述的半导体器件，其中，多个所述流水线选择信号和多个所述流水线输入控制信号对应于相应的写入流水线。
7.一种操作半导体器件的方法，包括以下步骤: 基于空闲信号来产生流水线控制信号； 基于所述流水线控制信号来产生用于选择写入流水线的流水线选择信号； 基于所述流水线选择信号来产生用于控制所述写入流水线的流水线输入控制信号，使得至少一个流水线被激活；以及 响应于所述流水线输入控制信号，通过所述写入流水线来锁存数据。
8.如权利要求7所述的方法，其中，所述空闲信号是表示所述半导体器件的空闲时段的信号，其中，所述空闲时段表示从进入与写入操作相伴的预充电操作起至下一个写入操作的开始时间点的时段。
9.如权利要求7所述的方法，其中，产生所述流水线控制信号的步骤包括:通过延迟以脉冲形式产生的信号的上升沿来减小所述信号的脉冲宽度。
10.如权利要求7所述的方法，其中，产生所述流水线控制信号的步骤包括: 锁存所述空闲信号；控制锁存的空闲信号的脉冲宽度；以及基于锁存的信号来产生所述流水线控制信号。
【文档编号】G11C7/22GK104282326SQ201410022737
【公开日】2015年1月14日 申请日期:2014年1月17日 优先权日:2013年7月11日
【发明者】玉成华 申请人:爱思开海力士有限公司