半导体存储装置制造方法
【专利摘要】一种半导体存储装置，包括：数据存储单元，被配置成产生数据电压；以及数据比较单元，包括用于接收数据电压的第一输入端子和用于接收参考电压的第二输入端子，并且被配置成比较第一输入端子的电压电平和第二输入端子的电压电平，其中，数据比较单元比较第一输入端子的电压电平和第二输入端子的电压电平。
【专利说明】半导体存储装置
[0001]相关申请的交叉引用
[0002]本申请要求2013年8月22日向韩国知识产权局提交的申请号为10-2013-0099820的韩国专利申请的优先权，其全部内容通过引用合并于此。
【技术领域】
[0003]各种实施例涉及一种半导体集成电路，且更具体而言，涉及一种半导体存储装置。
【背景技术】
[0004]半导体存储装置被配置成存储数据并且输出存储的数据。
[0005]半导体存储装置包括用于从数据存储区中接收存储的数据并且确定存储的数据的值的配置。
[0006]用于确定存储的数据的值的配置对应于用于判断存储的数据的电压电平是高于参考电压还是低于参考电压的配置。这种用于确定数据的值的配置包括用于接收参考电压的输入端子和用于接收数据的电压电平的输入端子。
[0007]然而，这种方法具有的缺点在于:确定存储的数据的值并将存储的数据的值输出至外部的读取操作需要长的操作时间。这是因为，在判断数据的电压电平是高于参考电压还是低于参考电压之前，直到接收存储的数据的输入端子的电压电平变成高于或低于参考电压，出现一段时间即加载时间。
【发明内容】
[0008]本文描述了一种与现有的半导体存储装置相比，能够减少用于确定存储的数据所需的时段的半导体存储装置。
[0009]在本发明的一个实施例中，一种半导体存储装置包括:数据存储单元，被配置成产生数据电压；以及数据比较单元，包括用于接收数据电压的第一输入端子和用于接收参考电压的第二输入端子，并且被配置成比较第一输入端子的电压电平和第二输入端子的电压电平；其中，数据比较单元比较第一输入端子的电压电平和第二输入端子的电压电平。
[0010]在本发明的一个实施例中，一种半导体存储装置包括:存储器件，被配置成存储数据；电流供应单元，被配置成将第一电流供应至存储器件；电流镜单元，被配置成产生具有与第一电流相等的电流量的第二电流；电压转换单元，被配置成产生具有与第二电流的电流量相对应的电压电平的数据电压；感测放大器，被配置成将数据电压与参考电压进行比较以产生感测放大器输出信号；以及开关，被配置成将数据电压和参考电压预充电成具有相等的电压电平。
[0011 ] 在本发明的一个实施例中，一种半导体存储装置包括:数据存储单元，被配置成产生与存储器件的电阻值相对应的电流和与所述电流相对应的数据电压；以及数据比较单元，被配置成保持数据电压和参考电压相等预定的时段之后，比较数据电压的电压电平和参考电压的电压电平。
[0012]在本发明的一个实施例中，一种半导体存储装置包括:数据存储单元，被配置成产生数据电压；以及数据比较单元，包括第一输入端子和第二输入端子，第一输入端子被配置成接收由数据存储单元产生的数据电压，而第二输入端子被配置成接收参考电压并且被配置成将数据电压与参考电压进行比较。
【专利附图】
【附图说明】
[0013]结合附图描述本发明的特征、方面和实施例，其中:
[0014]图1是说明根据本发明的一个实施例的半导体存储装置的配置的框图；
[0015]图2是说明根据本发明的一个实施例的半导体存储装置的控制器的配置的视图和时序图；以及
[0016]图3是解释根据本发明的一个实施例的半导体存储装置的时序图；
[0017]图4是说明根据本发明的一个实施例如何将半导体存储装置合并至存储系统中的框图。
【具体实施方式】
[0018]在下文中，将通过各种实施例参照附图来描述根据本发明的半导体存储装置。
[0019]如图1中所示，根据本发明的一个实施例的半导体存储装置可以包括数据存储单元100和数据比较单元200。
[0020]数据存储单元100在读取操作时产生与存储的数据相对应的数据电压V_data。
[0021]数据存储单元100可以包括:存储器件110、电流供应单元120、预充电单元130、电流镜单元140和电压转换单元150。数据存储单元100可以被配置成在读取操作时产生与存储器件110的电阻值相对应的电流，并且产生与所述电流相对应的数据电压V_data。
[0022]存储器件110可以包括阻变存储器件Rcell。阻变存储器件Rcell具有根据在写入时输入的数据值而变化的电阻值。存储器件110可被配置成存储数据。
[0023]电流供应单元120在读取操作时将恒定的电压施加至存储器件110。在这种情况下，根据存储器件110的电阻值，电流供应单元120改变施加至存储器件110的电流量。因此，在读取操作时，电流供应单元120根据存储器件110的电阻值来产生施加至存储器件110的第一电流II。
[0024]电流供应单元120可以包括:比较单元121、第一晶体管Pll和电阻路径Rpath。
[0025]比较单元121响应于读取信号Read而被激活。激活的比较单元121将读取电压V_read与第一节点Node_A的电压电平进行比较。
[0026]第一晶体管Pll响应于比较单元121的比较结果而将外部电压VDD施加至第一节点 Node_A。
[0027]第一晶体管Pll具有接收比较单元121的比较结果(B卩，输出信号)的栅极、接收外部电压VDD的源极以及与第一节点Node_A电耦接的漏极。
[0028]电阻路径Rpath表示电流供应单元120的负载，并且表示在电流供应单元120和存储器件110之间的负载。尽管在附图中未示出，但是负载包括存在于电流供应单元120和存储器件110之间的所有的开关和电路的负载。电阻路径Rpath电耦接在第一节点Node_A和存储器件110之间。
[0029]预充电单元130响应于预充电使能信号PCG_EN而将预充电电压V_pcg施加至第一电流Il可以流经的第一节点Node_A。
[0030]预充电单元130可以包括第二晶体管Nil。第二晶体管Nll具有接收预充电使能信号PCG_EN的栅极、接收预充电电压V_pcg的漏极以及与第一节点Node_A电耦接的源极。
[0031]电流镜单元140产生具有与第一电流11的电流量相同的电流量的第二电流12，所述第一电流Il从电流供应单元120供应至存储器件110。另外，电流镜单元140可以产生具有与第一电流Il的电流量的整数倍相对应的电流量的第二电流12，所述第一电流Il从电流供应单元120供应至存储器件110。
[0032]电流镜单元140可以包括第三晶体管P12。第三晶体管P12具有接收比较单元121的输出信号的栅极、接收外部电压VDD的源极以及与第二节点Node_B电耦接的漏极。电流镜单元140将第二电流12施加至第二节点Node_B。由于具有与施加至第一晶体管Pll的栅极和源极的电压电平相同的电压电平的电压被分别施加至第三晶体管P12的栅极和源极，所以通过第一晶体管Pll的漏极输出的电流量等于通过第三晶体管P12的漏极输出的电流量。第二电流12的电流量可以根据第一晶体管Pll与第三晶体管P12的尺寸比来确定。
[0033]电压转换单元150产生具有与第二电流12的电流量相对应的电压电平的数据电压 V_data。
[0034]电压转换单元150产生从第二节点Node_B至接地端子VSS流动的、与偏置电压V_bias的电压电平相对应的恒定的电流量。更具体地，当供应至第二节点Node_B的第二电流12的电流量大于通过电压转换单元150流至接地端子VSS的电流量时，数据电压V_data的电压电平升高。相比之下，当供应至第二节点Node_B的第二电流12的电流量小于通过电压转换单元150流至接地端子VSS的电流量时，数据电压V_data的电压电平降低。因此，电压转换单元150可以产生具有与第二电流12的电流量相对应的电压电平的数据电压V_data。
[0035]电压转换单元150可以包括第四晶体管N12。第四晶体管N12具有接收偏置电压V_bias的栅极、与第二节点Node_B电耦接的源极以及与接地端子VSS电耦接的漏极。
[0036]数据比较单元200可以包括用于接收数据电压V_data的第一输入端子“ + ”和用于接收参考电SV_ref的第二输入端子并且比较第一输入端子“ + ”和第二输入端子“-”。在这种情况下，数据比较单元200在执行比较第一输入端子“ + ”和第二输入端子之间的电压电平的操作之前，将第一输入端子“ + ”和第二输入端子电耦接。另外，数据比较单元200在比较第一输入端子“ + ”和第二输入端子之间的电压电平时，将第一输入端子“ + ”和第二输入端子相互分开。另外，数据比较单元200可以被配置成:在执行读取操作时，在预定的时段内保持数据电压V_data和参考电压V_ref相等的预充电操作之后，执行比较数据电压V_data的电压电平和参考电压V_ref的电压电平的数据比较操作。
[0037]数据比较单元200可以包括感测放大器210和开关N13。
[0038]感测放大器210通过第一输入端子“ + ”与第二节点Node_B电耦接，以便通过第一输入端子“ + ”来接收数据电压V_data。另外，感测放大器210通过第二输入端子来接收参考电压V_ref。另外，感测放大器210响应于感测放大器使能信号SA_EN而被激活。只有当感测放大器210被激活时，感测放大器210比较第一输入端子“ + ”的电压电平和第二输入端子的电压电平，并且产生感测放大器输出信号SA_out。在这种情况下，感测放大器210在感测放大器使能信号SA_EN被使能时被激活，而在感测放大器使能信号SA_EN被禁止时被去激活。
[0039]开关N13响应于预充电使能信号PCG_EN而将第一输入端子“ + ”和第二输入端子电耦接或去电耦接。另外，开关N13可以被配置成响应于预充电使能信号PCG_EN而将数据电压和参考电压预充电成具有相等的电压电平。开关N13也可以被配置成响应于预充电使能信号PCG_EN而保持数据电压的电压电平和参考电压的电压电平相等。
[0040]开关N13包括第五晶体管N13。第五晶体管N13具有接收预充电使能信号PCG_EN的栅极、和分别与第二输入端子和第二节点Node_B电耦接的漏极和源极。在这种情况下，第五晶体管N13在预充电使能信号PCG_EN被使能时，将第一输入端子“ + ”和第二输入端子相互电耦接；而在预充电使能信号PCG_EN被禁止时，将第一输入端子“ + ”和第二输入端子相互去电耦接。数据比较单元200的开关N13被配置成在比较第一输入端子“ + ”的电压电平和第二输入端子的电压电平之前，将第一输入端子“ + ”和第二输入端子相互电耦接；而在第一输入端子“ + ”的电压电平和第二输入端子的电压电平相互比较时，将第一输入端子“ + ”和第二输入端子相互去电耦接。
[0041]图2说明控制器300以及感测放大器使能信号SA_EN和预充电使能信号PCG_EN的时序图，控制器300可以在读取操作时，即响应于读取信号Read而产生感测放大器使能信号SA_EN和预充电使能信号PCG_EN。
[0042]控制器300在接收读取信号Read时产生在预定的时段被使能的预充电使能信号PCG_EN,并且在预充电使能信号PCG_EN被禁止时将感测放大器使能信号SA_EN使能。
[0043]以下将描述根据本发明的一个实施例的上述配置的半导体存储装置的操作。
[0044]参见图2，读取命令被输入至半导体存储装置，且因而产生读取信号Read。读取信号Read被输入至控制器300。在接收到读取信号Read之后，控制器300可以产生在预定的时段被使能的预充电使能信号PCG_EN。控制器300可以产生在预充电使能信号PCG_EN被禁止之后被使能的感测放大器使能信号SA_EN。
[0045]参见图1，当输入读取信号Read时，电流供应单元120将恒定的电压施加至存储器件110。在这种情况下，预充电单元130可以在预充电使能信号PCG_EN被使能时将预充电电压V_pcg施加至电流供应单元120的第一节点Node_A。第一晶体管Pll响应于比较单元121的输出信号而将第一节点如如_八的电压电平增加至目标电平。另外，预充电单元130在预充电使能信号PCG_EN被使能的时段供应预充电电压V_pcg，由此帮助第一节点Node_A更快地达到目标电平。
[0046]根据存储器件110的电阻值，可以确定从电流供应单元120经由存储器件110流至接地端子VSS的电流量。从电流供应单元120供应至存储器件110的电流将被称作为第一电流11。
[0047]电流镜单元140产生具有与第一电流Il相同的电流量的第二电流12。电流镜单元140可以包括第三晶体管P12。由于第三晶体管P12和第一晶体管Pll通过其栅极接收相同的信号且通过其源极接收相同的电压，所以第三晶体管P12可以产生具有与通过第一晶体管Pll供应的第一电流Il相同的电流量的第二电流12。在这种情况下，第二电流12被供应至第二节点Node_B。
[0048]电压转换单元150响应于偏置电压V_bias的电压电平而产生从第二节点Node_B流至接地端子VSS的恒定电流。因此，当从电压转换单元150流至接地端子VSS的电流量大于供应至第二节点Node_B的第二电流12的电流量时,可以降低第二节点Node_B的电压电平。相比之下，当从电压转换单元150流至接地端子VSS的电流量小于供应至第二节点Node_B的第二电流12的电流量时，第二节点Node_B的电压电平可以升高。第二节点Node_B的电压电平对应于数据电压V_data。
[0049]预充电使能信号PCG_EN在感测放大器使能信号SA_EN被使能之前被使能。因此，数据比较单元200的开关N13在感测放大器210被激活之前将参考电压V_ref供应至第二节点Node_B。因此，在预充电使能信号PCG_EN被使能的时段，第二节点Node_B的电压电平(即，数据电压V_data)等于参考电压V_ref。在预充电使能信号PCG_EN被禁止时，可以切断供应至第二节点Node_B的参考电压V_ref，使得第二节点Node_B的电压电平(即，数据电压V_data)在预充电使能信号PCG_EN被禁止之后开始改变。
[0050]预充电使能信号PCG_EN被禁止，而感测放大器使能信号SA_EN被使能。
[0051]当感测放大器使能信号SA_EN被使能时，感测放大器210可以被激活，以将输入至第一输入端子“ + ”的数据电压V_data的电压电平与施加至第二输入端子的参考电压V_ref的电压电平进行比较。
[0052]将参照图3来描述感测放大器210的感测时间，即读取操作时间。
[0053]正常的半导体存储装置在预充电操作中将输入至感测放大器210的第一输入端子“ + ”的数据电压V_data设定成高于参考电压V_ref (见“a_l”)或者设定成低于参考电&V_ref (见“a-2”)。在这种情况下，直到通过预充电操作设定的电压变得低于或高于参考电压V_ref的电压电平会经过一段时间，并且在感测放大器210完成比较操作以产生输出信号SA_out之前，设定的电压会降低感测放大器210的偏移量(Vref-offset)或升高感测放大器210的偏移(Vref+offset)。
[0054]相比之下，根据本发明的一个实施例的半导体存储装置在感测放大器执行比较操作之前，即在预充电使能信号PCG_EN被使能的时段(见“b”)，利用参考电压V_ref来预充电数据电压V_data。当预充电使能信号PCG_EN被禁止时，为参考电压V_ref的电压电平的数据电压V_data可以根据存储器件Rcell的电阻值而升高或降低。当数据电压V_data升高或降低偏移量时，感测放大器210可以将数据电压V_data的电压电平与参考电压V_ref的电压电平进行比较，并且产生输出信号SA_out。因此，根据本发明的一个实施例的半导体存储装置(见“b”)在感测放大器210执行比较操作之前，利用参考电压V_ref来预充电数据电压V_data，使得感测放大器210的比较操作时段短于现有的情况。因此，根据本发明的一个实施例的半导体存储装置具有比现有的半导体存储装置更短的数据感测时间，且因而可以减少读取时间。
[0055]参见图4，根据本发明的一个实施例的存储系统100可以包括非易失性存储器件1020和存储器控制器1010。
[0056]非易失性存储器件1020可以被配置成包括上述的半导体存储装置。存储器控制器1010可以被配置成在诸如编程循环、读取操作或擦除循环的一般操作模式下控制非易失性存储器件1020。
[0057]存储系统1000可以是组合有非易失性存储器件1020和存储器控制器1010的固态盘SSD或存储卡。静态随机存取存储器(SRAM) 1011可以用作中央处理单元(CPU) 1012的操作存储器。主机接口 1013可以包括与存储系统1000耦接的主机的数据交换协议。错误校正码(ECC)块1014可以检测并校正包括在从非易失性存储器件1020中读取的数据中的错误。存储器接口(I/F) 1015可以是与非易失性存储器件1020的接口。CPU1012可以针对存储器控制器1010的数据交换执行总体的控制操作。
[0058]存储系统1000可以被提供为具有低错误率和闻可罪性的存储介质。诸如SSD的存储系统1000可以包括本发明的一个实施例中的快闪存储器件。
[0059]根据本发明的半导体存储装置通过减少用于确定存储的数据所需的时段来减少读取操作时间，由此增加半导体存储装置的操作速度。
[0060]尽管以上已经描述了某些实施例，但是对于本领域的技术人员将理解的是，所描述的实施例仅仅是示例。因此，不应基于所描述的实施例来限制本文描述的装置。确切地说，应当仅根据所附权利要求并结合以上描述和附图来限制本文描述的装置。
[0061]通过以上实施例可以看出，本申请提供了以下的技术方案。
[0062]技术方案1.一种半导体存储装置，包括:
[0063]数据存储单元，所述数据存储单元被配置成产生数据电压；以及
[0064]数据比较单元，所述数据比较单元包括用于接收所述数据电压的第一输入端子和用于接收参考电压的第二输入端子，并且被配置成比较所述第一输入端子的电压电平和所述第二输入端子的电压电平，
[0065]其中，所述数据比较单元比较所述第一输入端子的电压电平和所述第二输入端子的电压电平。
[0066]技术方案2.根据技术方案I所述的装置，其中，所述数据比较单元包括开关，所述开关被配置成在比较所述第一输入端子的电压电平和所述第二输入端子的电压电平之前将所述第一输入端子和所述第二输入端子相互电耦接，而在相互比较所述第一输入端子的电压电平和所述第二输入端子的电压电平时将所述第一输入端子和所述第二输入端子相互去电耦接。
[0067]技术方案3.根据技术方案2所述的装置，还包括控制器，所述控制器被配置成在读取操作时产生在预定的时段被使能的预充电使能信号，以及在所述预充电使能信号被禁止之后将感测放大器使能信号使能。
[0068]技术方案4.根据技术方案3所述的装置，其中，所述数据比较单元包括:
[0069]感测放大器，所述感测放大器被配置成响应于所述感测放大器使能信号而被激活，且因而比较所述第一输入端子的电压电平和所述第二输入端子的电压电平；以及
[0070]开关，所述开关被配置成响应于所述预充电使能信号而将所述第一输入端子和所述第二输入端子耦接或去耦接。
[0071]技术方案5.—种半导体存储装置，包括:
[0072]存储器件，所述存储器件被配置成存储数据；
[0073]电流供应单元，所述电流供应单元被配置成将第一电流供应至所述存储器件；
[0074]电流镜单元，所述电流镜单元被配置成产生具有与所述第一电流相等的电流量的第二电流；
[0075]电压转换单元，所述电压转换单元被配置成产生具有与所述第二电流的电流量相对应的电压电平的数据电压；
[0076]感测放大器，所述感测放大器被配置成将所述数据电压与所述参考电压进行比较，以产生感测放大器输出信号；以及
[0077]开关，所述开关被配置成将所述数据电压和所述参考电压预充电成具有相等的电压电平。
[0078]技术方案6.根据技术方案5所述的装置，还包括预充电单元，所述预充电单元被配置成响应于所述预充电使能信号而将预充电电压施加至所述第一电流流经的节点。
[0079]技术方案7.根据技术方案5所述的装置，还包括控制器，所述控制器被配置成响应于读取信号而产生在预定的时段被使能的所述预充电使能信号，以及在所述预充电使能信号被禁止之后将所述感测放大器使能信号使能。
[0080]技术方案8.根据技术方案7所述的装置，其中，所述感测放大器通过第一输入端子接收数据电压，并且通过第二输入端子接收所述参考电压；以及
[0081]所述开关响应于所述预充电使能信号而将所述第一输入端子和所述第二输入端子电耦接或去电耦接。
[0082]技术方案9.一种半导体存储装置，包括:
[0083]数据存储单元，所述数据存储单元被配置成产生与存储器件的电阻值相对应的电流和与所述电流相对应的数据电压；以及
[0084]数据比较单元，所述数据比较单元被配置成保持数据电压和参考电压相等预定的时段之后，将所述数据电压的电压电平和所述参考电压的电压电平进行比较。
[0085]技术方案10.根据技术方案9所述的装置，还包括控制器，所述控制器被配置成响应于读取信号而产生在预定的时段被使能的预充电使能信号，以及在所述预充电使能信号被禁止时产生所述感测放大器使能信号。
[0086]技术方案11.根据技术方案10所述的装置，其中，所述数据比较单元包括:
[0087]感测放大器，所述感测放大器被配置成响应于所述感测放大器使能信号而比较所述数据电压的电压电平和所述参考电压的电压电平；以及
[0088]开关，所述开关被配置成响应于所述预充电使能信号而保持所述数据电压的电压电平和所述参考电压的电压电平相等。
[0089]技术方案12.根据技术方案11所述的装置，其中，所述感测放大器被配置成在所述感测放大器使能信号被使能时将输入至所述第一输入端子的所述数据电压与施加至所述第二输入端子的所述参考电压的电压电平进行比较，而在所述感测放大器使能信号被禁止时被去激活。
[0090]技术方案13.根据技术方案12所述的装置，其中，所述开关被配置成在所述预充电使能信号被使能时将所述第一输入端子与所述第二输入端子电耦接，而在所述预充电使能信号被禁止时将所述第一输入端子与所述第二输入端子去电耦接。
[0091]技术方案14.一种半导体存储装置，包括:
[0092]数据存储单元，所述数据存储单元被配置成产生数据电压；以及
[0093]数据比较单元，所述数据比较单元包括第一输入端子和第二输入端子，所述第一输入端子被配置成接收通过数据存储单元产生的数据电压，所述第二输入端子被配置成接收参考电压并且被配置成将所述数据电压与所述参考电压进行比较。
[0094]技术方案15.根据技术方案14所述的半导体存储装置，其中，所述数据比较单元在比较所述数据电压和所述参考电压之前将所述第一输入端子与所述第二输入端子电耦接。
[0095]技术方案16.根据技术方案14所述的半导体存储装置，其中，所述数据比较单元在将所述数据电压与所述参考电压进行比较时，将所述第一输入端子与所述第二输入端子分开。
[0096]技术方案17.根据技术方案14所述的半导体存储装置，其中，所述数据比较单元在感测放大器使能信号被激活时将所述数据电压与所述参考电压进行比较。
[0097]技术方案18.根据技术方案14所述的半导体存储装置，其中，所述数据比较单元响应于预充电使能信号而将所述第一输入端子与所述第二输入端子电耦接或去电耦接。
[0098]技术方案19.根据技术方案14所述的半导体存储装置，还包括:
[0099]感测放大器，所述感测放大器被配置成当感测放大器使能信号被激活时比较所述数据电压与所述参考电压。
[0100]技术方案20.根据技术方案18所述的半导体存储装置，其中，当所述预充电使能信号被禁止时所述参考电压的电压电平升高。
【权利要求】
1.一种半导体存储装置，包括: 数据存储单元，所述数据存储单元被配置成产生数据电压；以及 数据比较单元，所述数据比较单元包括用于接收所述数据电压的第一输入端子和用于接收参考电压的第二输入端子，并且被配置成比较所述第一输入端子的电压电平和所述第二输入端子的电压电平， 其中，所述数据比较单元比较所述第一输入端子的电压电平和所述第二输入端子的电压电平。
2.根据权利要求1所述的装置，其中，所述数据比较单元包括开关，所述开关被配置成在比较所述第一输入端子的电压电平和所述第二输入端子的电压电平之前将所述第一输入端子和所述第二输入端子相互电耦接，而在相互比较所述第一输入端子的电压电平和所述第二输入端子的电压电平时将所述第一输入端子和所述第二输入端子相互去电耦接。
3.根据权利要求2所述的装置，还包括控制器，所述控制器被配置成在读取操作时产生在预定的时段被使能的预充电使能信号，以及在所述预充电使能信号被禁止之后将感测放大器使能信号使能。
4.根据权利要求3所述的装置，其中，所述数据比较单元包括: 感测放大器，所述感测放大器被配置成响应于所述感测放大器使能信号而被激活，且因而比较所述第一输入端子的电压电平和所述第二输入端子的电压电平；以及 开关，所述开关被配置成响应于所述预充电使能信号而将所述第一输入端子和所述第二输入端子耦接或去耦接。
5.一种半导体存储装置，包括: 存储器件，所述存储器件被配置成存储数据； 电流供应单元，所述电流供应单元被配置成将第一电流供应至所述存储器件； 电流镜单元，所述电流镜单元被配置成产生具有与所述第一电流相等的电流量的第二电流； 电压转换单元，所述电压转换单元被配置成产生具有与所述第二电流的电流量相对应的电压电平的数据电压； 感测放大器，所述感测放大器被配置成将所述数据电压与所述参考电压进行比较，以产生感测放大器输出信号；以及 开关，所述开关被配置成将所述数据电压和所述参考电压预充电成具有相等的电压电平。
6.根据权利要求5所述的装置，还包括预充电单元，所述预充电单元被配置成响应于所述预充电使能信号而将预充电电压施加至所述第一电流流经的节点。
7.根据权利要求5所述的装置，还包括控制器，所述控制器被配置成响应于读取信号而产生在预定的时段被使能的所述预充电使能信号，以及在所述预充电使能信号被禁止之后将所述感测放大器使能信号使能。
8.根据权利要求7所述的装置，其中，所述感测放大器通过第一输入端子接收数据电压，并且通过第二输入端子接收所述参考电压；以及 所述开关响应于所述预充电使能信号而将所述第一输入端子和所述第二输入端子电耦接或去电耦接。
9.一种半导体存储装置，包括: 数据存储单元，所述数据存储单元被配置成产生与存储器件的电阻值相对应的电流和与所述电流相对应的数据电压；以及 数据比较单元，所述数据比较单元被配置成保持数据电压和参考电压相等预定的时段之后，将所述数据电压的电压电平和所述参考电压的电压电平进行比较。
10.根据权利要求9所述的装置，还包括控制器，所述控制器被配置成响应于读取信号而产生在预定的时段被使能的预充电使能信号，以及在所述预充电使能信号被禁止时产生所述感测放大器使能信号。
【文档编号】G11C16/30GK104425015SQ201410019441
【公开日】2015年3月18日 申请日期:2014年1月16日 优先权日:2013年8月22日
【发明者】林胜坚 申请人:爱思开海力士有限公司