1.一种快闪存储器的编程方法，所述快闪存储器具有形成有与非串的存储器阵列，所述与非串是由存储单元串联连接而成，其特征在于，所述快闪存储器的编程方法包括：
校验读出，在对选择字线施加编程电压后，验证选择存储单元的阈值是否合格，
所述校验读出包括将电压预充电至位线的预充电步骤、使经预充电的位线的电压能够放电至源极线的放电步骤、及在放电步骤后读出位线的电压的读出步骤，
关于从位线的放电开始到读出开始为止的放电期间，最初的编程电压施加后的校验读出的所述放电期间被设定得长于之后的编程电压施加后的校验读出的所述放电期间。
2.根据权利要求1所述的编程方法，其特征在于，在多次进行校验读出时，将所述放电期间设定成逐渐变短。
3.根据权利要求1或2所述的编程方法，其特征在于，在多次进行校验读出时，仅将最初的编程电压施加后的校验读出时的所述放电期间设定得长于其他校验读出时的放电期间。
4.根据权利要求1或2所述的编程方法，其特征在于，所述位线的放电开始是使与非串的源极线侧选择晶体管导通之时。
5.根据权利要求1或2所述的编程方法，其特征在于，所述读出开始是位线电连接于读出电路之时，电压施加后的校验读出时的放电期间被设定得至少大于6μs。
6.一种快闪存储器，其特征在于，包括：
存储器阵列，形成有由存储单元串联连接而成的与非串；
选择部件，选择所述存储器阵列的字线；
施加部件，对由所述选择部件所选择的字线施加编程电压；以及
校验读出部件，在施加所述编程电压后验证选择存储单元的阈值是否合格，
所述校验读出部件包括：对由所述选择部件所选择的字线施加校验电压的部件；放电部件，在施加校验电压时，使连接于所述选择存储单元的位线 的电压能够放电至源极线；探测部件，在所述放电部件的放电后探测所述位线的电压；以及设定部件，针对从所述放电部件的位线放电开始到所述探测部件的探测开始为止的放电期间，将最初的编程电压施加后的校验读出时的所述放电期间设定得长于之后的编程电压施加后的校验读出时的放电期间。
7.根据权利要求6所述的快闪存储器，其特征在于，所述校验读出部件包括对位线进行预充电的预充电部件，所述放电部件使经预充电的位线能够放电。
8.根据权利要求6所述的快闪存储器，其特征在于，所述设定部件在多次进行校验读出时，将所述放电期间设定成逐渐变短。
9.根据权利要求6所述的快闪存储器，其特征在于，所述放电部件通过使与非串的源极线选择晶体管导通，从而使位线的电压能够放电至源极线。
10.根据权利要求6所述的快闪存储器，其特征在于，所述探测部件包括用于将位线连接于读出电路的位线选择晶体管，当位线通过位线选择晶体管而电连接于读出电路时开始所述探测。