半导体存储器装置的制作方法

本发明关于一半导体存储器，特别是关于将字线驱动电路和传感放大电路的交会区域所配置的控制电路都由nmos晶体管来组成的半导体存储器。

背景技术：

半导体存储器是一种以硅(si)芯片为材料所制成的集成电路(integratedcircuit，ic)。半导体存储器装置主要分类为两类，挥发性存储器装置(volatilememorydevices)与非挥发性存储器装置(nonvolatilememorydevices)。挥发性存储器装置是一种当电源中断时将遗失所储存的数据的存储器装置。挥发性存储器装置包括例如静态随机存取存储器(staticrandomaccessmemory，sram)、动态随机存取存储器(dynamicrandomaccessmemory，dram)以及同步动态随机存取存储器(synchronousdram，sdram)。非挥发性存储器装置是一种即使在电源中断时仍然保有所储存的数据的存储器装置。非挥发性存储器装置包括例如只读存储器(readonlymemory，rom)、可程序只读存储器(programmablerom，prom)、可擦除可程序只读存储器(erasableprom，eprom)、电性可擦除可程序只读存储器(electricallyeprom，eeprom)、闪存存储器装置(flashmemorydevice)、参数随机存取存储器(parameterram，pram)、磁阻式随机存取存储器(magnetoresistiveram，mram)、电阻式随机存取存储器(resistiveram，rram)以及铁电随机存取存储器(ferroelectricram，fram)。

在传统的半导体存储器装置会包含多个存储器阵列，底下会以图1来做说明。图1为先前技术的一存储器阵列100的方块图。如图1所示，存储器阵列100会耦接一字线驱动电路120和一传感放大电路130。在存储器阵列100所对应的字线驱动电路120和传感放大电路130之间会具有一区域a。在区域a会包含多个控制电路。这些控制电路会用来控制传感放大电路130。

图2a-图2c为显示先前技术的区域a所包含的控制电路。在传统的半导体工艺技术中，在区域a中通常会包含一传感放大电路130的电源驱动电路140、一传感放大电路130的等化器驱动电路150，以及一区域数据线控制电路160。电源驱动电路140由两p型金属氧化物半导体场效应晶体管(p-channelmetal-oxide-semiconductorfield-effecttransistor，pmosfet)所组成。等化器驱动电路150由一pmos晶体管以及一n型金属氧化物半导体场效应晶体管(n-channelmetal-oxide-semiconductorfield-effecttransistor，nmosfet)所组成。区域数据线控制电路160则由三个nmos晶体管所组成。

然而，随着半导体工艺技术的进步，半导体存储器装置所需的尺寸也越来越小。相对地，用来配置控制电路的区域a的面积，也会随着半导体存储器装置的尺寸的缩减而变小。因此，随着区域a的面积的缩减，若要将原先的控制电路完全布线(layout)到区域a，布线的难度也会因而增加。因此，如何提升区域a的面积的使用效率，将是一个值得讨论的课题。

技术实现要素：

有鉴于上述先前技术的问题，本发明提供了一种在字线驱动电路和传感放大电路的交会区域配置都由nmos晶体管所组成的控制电路的半导体存储器装置。

根据本发明的一实施例提供了一种半导体存储器装置。上述半导体存储器装置包括多个存储器阵列、多个字线驱动电路以及多个传感放大电路。上述多个字线驱动电路分别以平行上述多个存储器阵列的一第一方向，配置于上述多个存储器阵列之间，并耦接于上述多个存储器阵列之一。上述多个传感放大电路分别以平行上述多个存储器阵列的一第二方向，配置于上述多个存储器阵列之间，并耦接于上述多个存储器阵列之一。在每一上述多个存储器阵列所对应的上述字线驱动电路和上述传感放大电路之间的一区域包括多个控制电路，其中上述多个控制电路所包含的晶体管都是nmos晶体管。

根据本发明一些实施例，上述区域表示上述字线驱动电路的一第一延伸方向和上述传感放大电路的一第二延伸方向交会的一交会区域。

根据本发明一些实施例，上述多个控制电路包括一电源驱动器。上述电源驱动器耦接至上述传感放大电路，用以驱动或关闭上述传感放大电路，且上述电源驱动器包括第一nmos晶体管，以及第二nmos晶体管。

根据本发明一些实施例，上述多个控制电路包括一等化器驱动电路。上述等化器驱动电路耦接至上述传感放大电路，用以等化上述传感放大电路的位线和反位线的电压位准，以及上述等化器驱动电路包括一第三nmos晶体管，以及一第四nmos晶体管。

根据本发明一些实施例，上述多个控制电路包括一区域数据线控制电路。上述区域数据线控制电路耦接至上述传感放大电路，用以控制上述传感放大电路的区域数据线和反区域数据线的电压位准，且上述等化器驱动电路包括一第五nmos晶体管、一第六nmos晶体管以及一第七nmos晶体管。

本发明所提出的半导体存储器装置，由于在每一存储器阵列所对应的字线驱动电路和传感放大电路之间所具有的交会区域所包含的控制电路都由nmos晶体管所组成，将可使得每一存储器阵列所对应的字线驱动电路和传感放大电路之间所具有的交会区域的空间可达到更有效率的使用。

关于本发明其他附加的特征与优点，本领域的相关技术人员在不脱离本发明的精神和范围内，当可根据本案实施例中所揭露的半导体装置，做些许的更动与润饰而得到。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为根据先前技术的一存储器阵列100的方块图。

图2a为根据先前技术所述的一电源驱动电路140的方块图。

图2b为根据先前技术所述的一等化器驱动电路150的方块图。

图2c为根据先前技术所述的一区域数据线控制电路160的方块图。

图3为根据本发明的实施例所述的半导体存储器装置300的方块图。

图4为根据本发明的实施例所述的一传感放大电路330的方块图。

图5为根据本发明的实施例所述的一传感放大电路单元331的方块图。

图6为根据本发明的实施例所述的一电源驱动电路340的方块图。

图7为根据本发明的实施例所述的一等化器驱动电路350的方块图。

图8为根据本发明的实施例所述的一区域数据线控制电路360的方块图。

附图标号：

100、310-1…310-n存储器阵列

120、320-1…320-n字线驱动电路

130、330-1…330-n传感放大电路

140、340电源驱动电路

150、350等化器驱动电路

160、360区域数据线控制电路

300半导体存储器装置

331-1…331-m传感放大电路单元

332第一反向器

333第二反向器

334位线bl和反位线/bl等化器

a、b区域

bl位线

/bl反位线

bl，/blequalizer位线bl和反位线/bl的等化线

csl列选择线

ldq区域数据线

/ldq反区域数据线

n1第一晶体管

n2第二晶体管

n3第三晶体管

n4第四晶体管

n5第五晶体管

n6第六晶体管

n7第七晶体管

sapower传感放大器电源线

具体实施方式

本章节所叙述的是实施本发明的最佳方式，目的在于说明本发明的精神而非用以限定本发明的保护范围，本发明的保护范围当视权利要求为准。为了让本发明的特征和优点能更明显易懂，下文特举其较佳实施例，并配合所附图式作详细说明。

图3为根据本发明的实施例所述的半导体存储器装置300的方块图。半导体存储器装置300中包括了多个存储器阵列310-1…310-n、字线驱动电路320-1…320-n、多个传感放大电路330-1…330-n，其中n为一正整数。在本发明的实施例中，在图3的每一区域b中所包含的控制电路中所包含的晶体管都为n型金属氧化物半导体场效应晶体管(n-channelmetal-oxide-semiconductorfield-effecttransistor，nmosfet)。关于区域b底下将会有更详细的说明。注意地是，在图3中的方块图，仅为了方便说明本发明的实施例，但本发明并不以此为限。半导体存储器装置100亦可包括其他元件。

根据本发明一些实施例，每一存储器阵列310-1…110-n会分别耦接于字线驱动电路320-1…320-n的一，以及分别耦接于传感放大电路330-1…330-n的一，例如：存储器阵列310-1会耦接于字线驱动电路320-1和传感放大电路330-1。此外，如图3所示，字线驱动电路320-1…320-n会分别以平行上多个存储器阵列310-1…310-n的一第一方向(例如：一列方向)，配置于两个存储器阵列之间。传感放大电路330-1…330-n则会分别以平行上多个存储器阵列310-1…310-n的一第二方向(例如：一列方向)，配置于两个存储器阵列之间。

在每一存储器阵列310-1…310-n所对应的字线驱动电路和传感放大电路之间，会具有一区域b。更明确地来说，以存储器阵列310-1、字线驱动电路320-1和传感放大电路330-1为例，区域b表示在字线驱动电路320-1的一第一延伸方向和传感放大电路330-1的一第二延伸方向交会的一交会区域。

根据本发明一些实施例，在每一区域b中会包含多个控制电路以用来控制所对应的传感放大电路，这些控制电路可包含一传感放大电路的电源驱动电路、一传感放大电路的等化器驱动电路，以及一区域数据线控制电路等等，但本发明并不以此为限。根据本发明一些实施例，在每一区域b中会包含一传感放大电路的电源驱动电路340(如图6所示)、一传感放大电路的等化器驱动电路350(如图7所示)，以及一区域数据线控制电路360(如图8所示)，但本发明并不以此为限。关于电源驱动电路340、传感放大电路的等化器驱动电路350，以及区域数据线控制电路360以下将会有更详细的说明。

图4为根据本发明的实施例所述的一传感放大电路330的方块图。传感放大电路330可视为传感放大电路330-1…330-n的任一。如图4所示，传感放大电路330包括多个传感放大电路单元331-1…331-m、多个位线bl、多个反位线/bl、一区域数据线ldq、一反区域数据线/ldq、一传感放大器电源线sapower以及一位线bl和反位线/bl的等化线(bl，/blequalizer)。每一传感放大电路单元331-1…331-m都具有一位线bl和一反位线/bl。区域数据线ldq、反区域数据线/ldq、传感放大器电源线sapower以及位线bl和反位线/bl的等化线会分别耦接至配置在区域b的所对应的控制电路。根据本发明一些实施例，传感放大器电源线sapower会耦接至电源驱动电路340、位线bl和反位线/bl的等化线会耦接至等化器驱动电路350，以及区域数据线ldq和反区域数据线/ldq会耦接至区域数据线控制电路360。

图5为根据本发明的实施例所述的一传感放大电路单元331的方块图。传感放大电路单元331可视为图4的传感放大电路单元331-1…331-m的任一。传感放大电路单元331包括一第一反向器332、一第二反向器333、一位线bl和反位线/bl等化器334、位线bl和反位线/bl、区域数据线ldq以及反区域数据线/ldq，以及列选择线csl。

图6为根据本发明的实施例所述的一电源驱动电路340的方块图。电源驱动电路340会耦接至传感放大电路330的传感放大器电源线(sapower)，以驱动或关闭传感放大电路单元331的第一反向器332和第二反向器333。如图6所示，电源驱动电路340由第一晶体管n1以及第二晶体管n2所组成，其中第一晶体管n1以及第二晶体管n2都是nmos晶体管。

图7为根据本发明的实施例所述的一等化器驱动电路350的方块图。等化器驱动电路350会耦接至传感放大电路330的位线bl和反位线/bl的等化线(bl，/blequalizer)，以驱动传感放大电路单元331的位线bl和反位线/bl等化器334。位线bl和反位线/bl等化器334驱动后，即可等化传感放大电路单元331的位线bl和反位线/bl的电压位准，也就是使位线bl和反位线/bl的电压位准相等。如图7所示，等化器驱动电路350由第三晶体管n3以及第四晶体管n4所组成，其中第三晶体管n3以及第四晶体管n4都是nmos晶体管。

图8为根据本发明的实施例所述的一区域数据线控制电路360的方块图。区域数据线控制电路360会耦接至传感放大电路330的区域数据线ldq和反区域数据线/ldq，以控制区域数据线ldq和反区域数据线/ldq数据的电压位准。如图8所示，区域数据线控制电路160由第五晶体管n5、第六晶体管n6以及第七晶体管n7所组成，其中第五晶体管n5、第六晶体管n6以及第七晶体管n7都是nmos晶体管。根据本发明的一实施例，由于传统的区域数据线控制电路(例如：区域数据线控制电路160)亦是由三nmos晶体管所组成，因此在配置区域数据线控制电路360时，可直接采用区域数据线控制电路160，不须在做设计上的变更。

由于nmos晶体管和pmos晶体管相比具有较高的驱动效能(drivingability)，所以在半导体存储器装置工艺时，nmos晶体管所需占用的空间会比pmos来的小。此外，当所有控制电路都以nmos晶体管所组成时，在半导体存储器装置工艺时，将可不必考虑p型阱(p-well)和n型阱(n-well)制作时所需遵守的间距规范。因此，根据本发明所提出的半导体存储器装置，由于在每一存储器阵列所对应的字线驱动电路和传感放大电路之间所具有的交会区域(例如：区域b)所包含的控制电路都由nmos晶体管所组成，将可使得每一存储器阵列所对应的字线驱动电路和传感放大电路之间所具有的交会区域的空间可达到更有效率的使用。

本说明书中所提到的“一实施例”或“实施例”，表示与实施例有关的所述特定的特征、结构、或特性是包含根据本发明的至少一实施例中，但并不表示它们存在于每一个实施例中。因此，在本说明书中不同地方出现的“在一实施例中”或“在实施例中”词组并不必然表示本发明的相同实施例。

以上段落使用多种层面描述。显然的，本文的教示可以多种方式实现，而在范例中揭露的任何特定架构或功能仅为一代表性的状况。根据本文的教示，任何本领域技术人员应理解在本文揭露的各层面可独立实作或两种以上的层面可以合并实作。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求为准。