在此公开的实施例涉及一种非易失性存储器装置的编程方法，更具体地讲，涉及一种通过热载流子注入(hotcarrierinjection)来执行编程操作的非易失性存储器装置，以及非易失性存储器装置的操作方法。
背景技术：
半导体存储器装置可主要被分类为易失性半导体存储器装置和非易失性半导体存储器装置。易失性半导体存储器装置可具有快的读取速度和写入速度，但是当电力供应被切断时，丢失存储在其中的数据。另一方面，非易失性半导体存储器装置即使在电力供应停止时也保持数据。因此，非易失性半导体存储器装置可被用于存储不管电力供应如何而都将被保持的数据。
非易失性半导体存储器装置的示例可包括掩膜只读存储器(mrom)、可编程只读存储器(prom)、可擦除可编程只读存储器(eprom)、电可擦除可编程只读存储器(eeprom)。
非易失性存储器装置的典型示例可以是闪存存储器装置。闪存存储器装置被广泛用作电子装置(诸如，计算机，移动电话、个人数字助理(pda)、数码相机、摄像机、录音机、mp3播放器、手持个人计算机(pc)、游戏机、传真机、扫描仪和打印机)的语音和图像数据存储介质。根据近来对存储器装置的高集成度的需求的增加，在一个存储器单元中存储多位的多位闪存存储器装置已经普遍。通常，随着实现更高的集成度，需要存储器装置的低功耗。
技术实现要素：
本公开提供一种能够降低非易失性存储器装置在编程操作期间产生的开销并提高整体编程操作性能的非易失性存储器装置，以及非易失性存储器装置的编程方法。
根据本发明构思的一方面，提供一种非易失性存储器装置的编程方法，所述非易失性存储器装置包括多个存储器单元并对连接到选择的字线的选择的存储器单元执行多个编程循环，其中，所述编程方法包括：在第一间隔和第二间隔期间，通过将切换电压施加到切换字线来基于连接到切换字线的切换存储器单元，将选择的单元串的通道划分为第一侧通道和第二侧通道；在第一间隔期间，通过将第一电平的串选择线电压施加到选择的单元串的串选择晶体管的栅极来使串选择晶体管截止，并升高第一侧通道的第一电压和第二侧通道的第二电压；在第二间隔期间，通过施加与第一电平不同的第二电平的串选择线电压来使串选择晶体管导通，并通过经由连接到选择的单元串的选择的位线降低第一侧通道的升高的第一电压，来对与第一侧通道或第二侧通道对应的选择的存储器单元执行热载流子注入(hci)编程操作。
根据本发明构思的另一方面，提供一种非易失性存储器装置的编程方法，所述非易失性存储器装置包括多个单元串，每个单元串包括多个存储器单元，其中，所述编程方法包括：将切换电压施加到设置在第一存储器单元组与第二存储器单元组之间的切换存储器单元，以阻止对应于第一存储器单元组的第一侧通道与对应于第二存储器单元组的第二侧通道之间的电荷传输，其中，第一存储器单元组和第二存储器单元组包括在选择的单元串中；在第一间隔期间，通过使包括在选择的单元串中的串选择晶体管和地选择晶体管去激活，来浮置第一侧通道和第二侧通道，并升高第一侧通道的电压和第二侧通道的电压；在接连的第二间隔期间，通过激活串选择晶体管来通过选择的位线降低第一侧通道的升高的电压，来通过第一侧通道的电压与第二侧通道的电压之间的电压差，对包括在第一存储器单元组或第二存储器单元组中的选择的存储器单元执行热载流子注入(hci)编程操作。
根据本发明构思的另一方面，提供一种非易失性存储器装置的编程方法，所述非易失性存储器装置包括多个单元串，每个单元串具有多个存储器单元，其中，所述编程方法包括：对所述多个单元串中的第一选择的单元串的第一选择的存储器单元执行多个编程循环。通过包括执行包括f-n隧穿的方法的第一编程方法来执行所述多个编程循环中的第一编程循环。通过包括执行热载流子注入(hci)编程操作的方法的第二编程方法来执行所述多个编程循环中的在第一编程循环之后的第二编程循环。
根据本发明构思的另一方面，提供一种非易失性存储器装置的编程方法，所述非易失性存储器装置包括多个单元串，每个单元串具有多个存储器单元，其中，所述编程方法包括：基于包括执行热载流子注入(hci)编程操作的方法的第一编程方法，对包括在所述多个单元串中的第一选择的单元串中的连接到第一字线的第一选择的存储器单元执行编程操作；基于不包括执行hci编程操作的方法的第二编程方法，对包括在第一选择的单元串中的连接到第二字线的第二选择的存储器单元执行编程操作。
附图说明
从以下结合附图的详细描述，本公开的实施例将被更加清楚地理解，其中：
图1是根据示例实施例的存储器系统的框图；
图2是根据示例实施例的包括在图1的存储器系统中的存储器装置的框图；
图3示出根据示例实施例的包括在图2的存储器装置中的存储器单元阵列的示例；
图4a是根据示例实施例的包括在图3的存储器单元阵列中的存储器块的电路图；
图4b是根据示例实施例的包括在图4a的存储器块中的存储器单元的截面图；
图5是根据其他示例实施例的包括在图3的存储器单元阵列中的存储器块的电路图；
图6示出根据示例实施例的用于描述热载流子注入(hci)编程操作的选择的单元串和选择的单元串的通道电压；
图7a至图7c是根据示例实施例的用于描述hci编程操作的时序图；
图8是根据示例实施例的用于描述存储器装置的编程操作的选择的单元串的部分的示图；
图9示出根据另一示例实施例的用于描述hci编程操作的选择的单元串和选择的单元串的通道电压；
图10a至图11是根据示例实施例的用于描述hci编程操作的时序图；
图12a和图12b是根据示例实施例的用于描述hci编程操作的示图；
图13a和图13b是根据示例实施例的用于描述hci编程操作的示图；
图14a和图14b是根据示例实施例的用于描述选择包括hci编程操作的编程循环的方法的示图；
图15和图16是根据示例实施例的用于描述编程方法的示图；
图17a是根据示例实施例的作为图3的多个块之一的第一块的立体图；
图17b是根据示例实施例的用于描述图17a的通道的特征的示图；
图17c和图17d示出根据示例实施例的图5的单元串的截面图；
图18a和图18b是根据示例实施例的用于描述根据存储器特征的hci编程操作的示图；
图19是根据示例实施例的用于描述应用于3维(3d)存储器装置的hci编程方法的示图；
图20是根据示例实施例的hci编程方法的示意流程图；
图21是根据示例实施例的hci编程方法的详细流程图；
图22是根据示例实施例的选择性地执行hci编程操作的方法的示意流程图；
图23是根据示例实施例的选择性地执行hci编程操作的方法的详细流程图；
图24a和图24b是根据示例实施例的对3d存储器装置选择性地执行hci编程操作的方法的流程图；
图25是根据示例实施例的根据选择的存储器单元的位置来改变编程方法的方法的流程图；
图26是根据示例实施例的固态硬盘(ssd)系统的框图。
具体实施方式
以下，现将参照附图描述一个或多个实施例。
将理解，虽然术语“第一”、“第二”、“第三”等可在此被用于描述各种元件，但这些元件不应该由这些术语限制。除非另外指示，否则这些术语通常被用于区分一个元件与另一元件。因此，在不脱离本公开的教导的情况下，以下在说明书的一部分中讨论的第一元件可在说明书的不同部分中被称为第二元件。此外，诸如“第一”和“第二”的术语可被用在权利要求中来对权利要求的元件命名，即使该特定命名没有在说明书中被用于针对该元件进行描述。
以功能块、单元和/或模块的形式描述实施例并在附图中示出实施例。这些块、单元和/或模块可通过电子(或光学)电路(诸如，逻辑电路、分立元件、微处理器、硬连线电路、存储器元件、线缆连接等)来实现，其中，电子(或光学)电路可使用半导体制造技术和/或其他制造技术被同时形成在单个集成电路(例如，单个半导体芯片)中或被形成为单独的集成电路和/或分立元件(例如，一起线连接在印刷电路板上的几个半导体芯片)。这些块、单元和/或模块可通过使用软件(例如，微代码)编程以执行在此描述的各种功能的处理器(例如，微处理器、控制器、cpu、gpu)来实现。每个块、单元和/或模块可通过专用硬件实现，或可被实现为用于执行一些功能的专用硬件与用于执行其他功能的处理器的组合。此外，实施例的每个块、单元和/或模块可由物理上分离的电路实现，无需被形成为单个集成电路。
图1是根据示例实施例的存储器系统1的框图。
参照图1，存储器系统1可包括存储器控制器10和非易失性存储器装置20。以下，为了描述的方便，非易失性存储器装置20将被称为存储器装置20。存储器装置20可包括存储器单元阵列22和热载流子注入(hci)编程控制器24。然而，图1的存储器装置20仅是示例，hci编程控制器24可包括在存储器控制器10中，或者存储器控制器10可执行与hci编程控制器24相同的功能。此外，hci编程控制器24可具有各种逻辑形式中的任一逻辑形式，并且hci编程控制器24的功能可包括在如图2所示的控制逻辑的功能中。以下，将描述根据示例实施例的图1的存储器控制器10和存储器装置20的组件。
存储器控制器10可对存储器装置20执行控制操作。例如，存储器控制器10可向存储器装置20提供地址addr、命令cmd和控制信号ctrl，从而控制存储器装置20的编程(或写入)、读取和擦除操作。存储器单元阵列22可包括设置在多条字线(未示出)和多条位线(未示出)相互交叉的区域中的多个存储器单元(未示出)。此外，存储器单元阵列22可包括字线、至少一条串选择线和至少一条地选择线，并且存储器单元阵列22可包括多个存储器块。每个存储器块可包括多个存储器单元串，存储器单元串可包括串联连接的多个存储器单元。
根据实施例，多个存储器单元可以是多个闪存存储器单元，存储器单元阵列22可以是nand闪存存储器单元阵列或nor闪存存储器单元阵列。以下，将描述多个存储器单元是nand闪存存储器单元的示例实施例。然而，可选地，根据其他示例实施例，多个存储器单元可以是nor闪存存储器单元、电阻式存储器单元(诸如，电阻式随机存取存储器(rram)单元)、相变ram(pram)单元或磁ram(mram)单元。
根据实施例的hci编程控制器24可控制在对存储器单元执行对从存储器控制器10接收的数据data进行编程的操作时执行hci编程操作。存储器装置20可对存储器单元执行用于对数据data进行编程的多个编程循环，hci编程控制器24可控制在执行多个编程循环中的至少一个编程循环时对选择的存储器单元执行hci编程操作。首先，hci编程控制器24可在第一间隔和第二间隔中将切换电压施加到切换字线，以基于连接到切换字线的切换存储器单元将选择的单元串的通道划分为第一侧通道和第二侧通道。例如，切换字线可被设置为邻近连接到将被编程的选择的存储器单元的选择的字线。然而，这仅是示例，至少一条字线可设置在切换字线与选择的字线之间。
根据实施例，足以阻止第一侧通道与第二侧通道之间的电荷流动的切换电压可被施加到切换存储器单元。然而，这仅是示例，可选地，用于限制仅最小电荷在第一侧通道与第二侧通道之间流动的切换电压可被施加到切换存储器单元。根据实施例，hci编程控制器24可在第二间隔中将在第一间隔中施加到切换存储器单元的切换电压的电平转换为第二电平，以根据hci编程操作调节注入到选择的存储器单元的电子的量。在示例实施例中，地电压可在第一间隔和第二间隔期间被施加到切换存储器单元。
执行编程循环的间隔包括执行编程操作的间隔和执行验证操作的间隔，其中，执行编程操作的间隔可包括第一间隔和第二间隔。根据实施例，第一侧通道可与选择的单元串的多个存储器单元中设置在切换存储器单元与串选择晶体管之间的至少一个存储器单元对应。第二侧通道可与选择的单元串的多个存储器单元中设置在切换存储器单元与地选择晶体管之间的至少一个存储器单元对应。此外，与第二侧通道对应的存储器单元可包括选择的存储器单元。然而，可选地，与第一侧通道对应的存储器单元可包括选择的存储器单元。以下，为了描述的方便，选择的字线和切换字线被设置为彼此邻近，与第二侧通道对应的存储器单元包括选择的存储器单元。
例如，hci编程控制器24可在第一间隔中浮置第一侧通道和第二侧通道中的每个，之后升高第一侧通道的电压和第二侧通道的电压。例如，hci编程控制器24可通过控制串选择晶体管和地选择晶体管来浮置第一侧通道和第二侧通道中的每个。此外，hci编程控制器24可通过控制将通过电压施加到与第一侧通道对应的存储器单元并控制将编程电压和通过电压施加到与第二侧通道对应的存储器单元，来升高第一侧通道的电压和第二侧通道的电压。此外，hci编程控制器24可不同地升高第一侧通道的电压和第二侧通道的电压，以根据hci编程操作来调节注入到选择的存储器单元的电荷的量。
hci编程控制器24可在第二间隔通过控制串选择晶体管来将选择的位线耦合到选择的单元串。由于地电压(0v)在第一时间间隔和第二时间间隔作为位线选择电压被一致地施加到选择的位线，因此第一侧通道的电荷通过选择的位线逃逸，结果，升高的第一侧通道的电压可能降低。hci编程控制器24可通过使用施加到选择的存储器单元的编程电压以及第一侧通道的电压与第二侧通道的电压之间的差来对选择的存储器单元执行hci编程操作。
此外，hci编程控制器24可控制在仅执行从多个编程循环选择的一个编程循环时执行hci编程操作。根据实施例，hci编程控制器24可从多个编程循环选择在按时间顺序在第n位执行的第n参考编程循环之后将被执行的第一组编程循环，并控制在执行第一组编程循环时执行hci编程操作。此外，根据示例实施例，hci编程控制器24可从多个编程循环选择使用参考电压电平或更高电平的编程电压的第二组编程循环，并控制在执行第二组编程循环时执行hci编程操作。
根据实施例，当存储器单元阵列22是3维(3d)存储器单元阵列时，hci编程控制器24可基于选择的字线的位置来确定是否将hci编程操作包括到多个编程循环中的至少一个编程循环中。例如，当选择的字线包括在预设的参考字线与串选择线之间的字线中时，hci编程控制器24可确定将hci编程操作包括在当执行编程操作时对选择的存储器单元执行的多个编程循环中的至少一个编程循环中。参考字线可基于包括在存储器单元阵列22中的3d存储器单元的特征而被不同地设置，存储器装置20可从存储器控制器10接收设置信息，将设置信息存储在特定寄存器中，并在执行编程操作时使用设置信息。
根据实施例，存储器装置20可执行包括hci编程操作的编程循环以将特定数据编程到存储器单元中，从而执行有效编程操作并提高编程性能。以下，将详细描述一个或多个实施例，并将描述每个实施例的预期效果。
图2是根据示例实施例的包括在图1的存储器系统1中的存储器装置100的框图。
参照图2，存储器装置100可包括控制逻辑110、页缓冲器电路120、数据输入/输出(i/o)电路130、电压产生器140、行解码器150和存储器单元阵列160。
存储器单元阵列160可通过串选择线ssl、多条字线wl和地选择线gsl连接到行解码器150，并通过位线bl连接到页缓冲器电路120。存储器单元阵列160可包括多个存储器块。
存储器单元阵列160的每个存储器块可包括多个nand单元串。每个单元串可沿垂直或水平方向形成通道。在存储器单元阵列160中，多条字线可沿垂直方向堆叠。每条字线可形成包括在单元串中的存储器单元的控制栅极。在这种情况下，存储器单元的通道可沿垂直方向形成。
根据存储器单元阵列160的布置，共享一条位线bl的多个单元串可被单独选择。单独选择的多个单元串可连接到彼此电分离的多条地选择线gsl。因此，共享一条位线的多个单元串的多个通道中的每个通道可通过地选择线gsl的控制被选择性地预充电。例如，多个单元串可连接到为了编程而被施加了0v的位线(以下，称为选择的位线)。
行解码器150可通过对地址addr进行解码来选择存储器单元阵列160的多条字线中的一条字线。控制逻辑110可包括行地址缓冲器，行地址缓冲器可接收地址addr并向行解码器150提供地址输出信号。行解码器150可向存储器单元阵列160的选择的字线提供从电压产生器140提供的字线电压。例如，在编程操作期间，行解码器150可将编程电压施加到选择的字线，并将通过电压施加到未选择的字线。此外，行解码器150可向选择的串选择线ssl提供串选择线电压。
页缓冲器电路120可根据由控制逻辑110执行的操作而作为写入驱动器或感测放大器进行操作。在编程操作期间，页缓冲器电路120可向存储器单元阵列160的位线bl提供与将被编程的数据对应的电压。在读取操作期间，页缓冲器电路120可通过位线bl检测存储在选择的存储器单元中的数据，并向数据i/o电路130提供数据。
数据i/o电路130可通过数据线dl连接到页缓冲器电路120，并可向页缓冲器电路120提供数据data或外部输出从页缓冲器电路120接收的数据data。在示例实施例中，数据i/o电路130可向控制逻辑110或行解码器150提供输入地址或命令。
控制逻辑110可包括hci编程控制器114。控制逻辑110可响应于从数据i/o电路130接收的命令，控制编程、读取和擦除操作。hci编程控制器114可控制将合适的电压施加到串选择线ssl、字线wl、地选择线gsl和位线bl，以在执行编程循环时控制hci编程操作。例如，当控制逻辑110控制执行多个编程循环的编程操作时，hci编程控制器114可控制在编程循环中执行hci编程操作。具体地，hci编程控制器114可转换施加到串选择线ssl的串选择线电压的电平，来控制hci编程操作。以下将描述其细节。
图3示出根据示例实施例的包括在图2的存储器装置100中的存储器单元阵列160的示例。
参照图3，图2的存储器单元阵列160可以是闪存存储器单元阵列。这里，存储器单元阵列160可包括多个存储器块blk0至blka-1，其中，a是2或更大的整数，多个存储器块blk0至blka-1中的每个存储器块可包括b个页pag0至pagb-1，其中，b是2或更大的整数，多个页pag0至pagb-1中的每个页可包括c个区sec0至secc-1，其中，c是2或更大的整数。在图3中，为了示出的方便，仅针对存储器块blk0示出多个页pag0至pagb-1和多个区sec0至secc-1，但是其他存储器块blk1至blka-1可具有与存储器块blk0相同的结构。
图4a是根据示例实施例的包括在图3的存储器单元阵列160中的存储器块blk0的电路图。
参照图4a，图3的存储器单元阵列160可以是nand闪存存储器的存储器单元阵列。这里，图3的多个存储器块blk0至blka-1中的每个存储器块可如图4a的存储器块blk0被实现。参照图4a，存储器块blk0可包括沿位线bl0至bld-1的方向的d个单元串cstr，其中，d是2或更大的整数，8个存储器单元mcel串联连接到单元串cstr。多个单元串cstt中的每个单元串cstr可包括串选择晶体管sst和地选择晶体管gst，其中，串选择晶体管sst和地选择晶体管gst分别连接到串联连接到单元串cstr的多个存储器单元mcel的两端。此外，串选择晶体管sst可连接到串选择线ssl，地选择晶体管gst可连接到地选择线gsl。
包括图4a的存储器块blk0的nand闪存存储器装置以块为单位执行擦除操作，并以与多条字线wl0至wl7中的每条字线对应的页pag为单位执行编程操作。在图4a中，存储器块blk0包括针对8条字线wl0至wl7的8个页pag。然而，根据示例实施例的存储器单元阵列160的多个存储器块blk0至blka-1可包括不同数量的存储器单元mcel和页pag。此外，图3的存储器装置100可包括均执行相同的操作并具有与上述存储器单元阵列160相同的结构的多个存储器单元阵列。
图4b是根据示例实施例的包括在图4a的存储器块blk0中的存储器单元mcel的截面图。
参照图4b，源极s和漏极d形成在基底sub上，通道可形成在源极s与漏极d之间。浮置栅极fg形成在通道上，并且绝缘层(诸如，隧穿绝缘层(tunnelinginsulatinglayer))可设置在通道与浮置栅极fg之间。控制栅极cg形成在浮置栅极fg上，并且绝缘层(诸如，存储器阻止绝缘层)可设置在浮置栅极fg与控制栅极cg之间。对存储器单元mcel执行编程、擦除和读取操作所需的电压可被施加到基底sub、源极s、漏极d和控制栅极cg。
在闪存存储器装置中，存储在存储器单元mcel中的数据可通过区分存储器单元mcel的阈值电压vth而被读取。这里，存储器单元mcel的阈值电压vth可根据存储在浮置栅极fg中的电子的量而被确定。例如，当存储在浮置栅极fg中的电子的量大时，存储器单元mcel的阈值电压vth可较高。
当存储器单元mcel是2位或更多位数据在其中被编程的多位级单元时，在仅使用f-n隧穿的编程操作期间，为了准备存储器单元mecl的期望的编程状态，可能需要非常高电平的编程电压。当非常高电平的编程电压被施加到包括存储器单元mcel的存储器单元阵列时，在之后执行的验证、读取和擦除操作期间可产生干扰，存储器装置的整体性能可由于包括图2的电压产生器140的外围电路的开销而劣化。因此，如上所述，根据示例实施例的存储器装置100可额外执行可被有效控制的hci编程操作。
图5是根据其他示例实施例的包括在图3的存储器单元阵列160中的存储器块blk0的电路图。
参照图5，图3的存储器单元阵列160可以是3dnand闪存存储器(或垂直nand闪存存储器)的存储器单元阵列，存储器单元阵列160可包括多个存储器块。这里，图3的多个存储器块blk0至blka-1中的每个存储器块可具有与图5的存储器块blk0相同的结构。参照图5，存储器块blk0可包括多个nand串(或nand单元串)ns11至ns33、多条字线wl1至wl8、第一位线bl1至第三位线bl3、多条地选择线gsl1至gsl3、第一串选择线ssl1至第三串选择线ssl3以及共源极线csl。这里，nand串、字线、位线、地选择线和串选择线的数量可根据示例实施例而变化。
nand串ns11、ns21和ns31连接在第一位线bl1与共源极线csl之间，nand串ns12、ns22和ns32连接在第二位线bl2与共源极线csl之间，nand串ns13、ns23和ns33连接在第三位线bl3与共源极线csl之间。nand串ns11至ns33中的每个可包括串联连接到nand串ns11至ns33中的每个的串选择晶体管sst、多个存储器单元mc1至mc8以及地选择晶体管gst。以下，为了方便起见，nand串将被称为串。
共同连接到一条位线的多个串形成一列。例如，共同连接到第一位线bl1的串ns11、ns21和ns31可对应于第一列，共同连接到第二位线bl2的串ns12、ns22和ns32可对应于第二列，共同连接到第三位线bl3的串ns13、ns23和ns33可对应于第三列。
连接到一条串选择线的多个串形成一行。例如，连接到第一串选择线ssl1的串ns11、ns12和ns13可对应于第一行，连接到第二串选择线ssl2的串ns21、ns22和ns23可对应于第二行，连接到第三串选择线ssl3的串ns31、ns32和ns33可对应于第三行。
串选择晶体管sst连接到对应的第一串选择线ssl1至第三串选择线ssl3。存储器单元mc1至mc8可分别连接到字线wl1至wl8。地选择晶体管gst连接到对应的地选择线gsl1至gsl3。串选择晶体管sst连接到对应的第一位线bl1至第三位线bl3，地选择晶体管gst连接到共源极线csl。
根据示例实施例，相同高度的字线(例如，字线wl1)共同连接到彼此，第一串选择线ssl1至第三串选择线ssl3彼此分离，地选择线gsl1至gsl3彼此分离。例如，当连接到字线wl1的包括在串ns11、ns12和ns13中的存储器单元被编程时，字线wl1和第一串选择线ssl1被选择。根据另一示例实施例，地选择线gsl1至gsl3可共同地连接到彼此。
图6示出根据示例实施例的用于描述hci编程操作的选择的单元串sel_cstr和选择的单元串sel_cstr的通道电压。图7a至图7c是根据示例实施例的用于描述hci编程操作的时序图。
参照图2、图3、图4a、图4b、图5和图6，选择的单元串sel_cstr可包括串选择晶体管sst、地选择晶体管gst和多个存储器单元mc0至mcn。这里，n是大于2的自然数。串选择晶体管sst可连接到串选择线ssl，地选择晶体管gst可连接到地选择线gsl，多个存储器单元mc0至mcn可分别连接到字线wl<0>至wl<n>。根据实施例，多个存储器单元mc0至mcn可包括将被执行编程操作的选择的存储器单元sel_mc以及邻近选择的存储器单元sel_mc的切换存储器单元sw_mc。在示例实施例中，切换存储器单元sw_mc可以是多个存储器单元mc0至mcn中的设置在基于选择的存储器单元sel_mc的第一侧的最邻近选择的存储器单元sel_mc的存储器单元。例如，第一侧可被设置为邻近串选择晶体管sst。在另一示例实施例中，切换存储器单元sw_mc可以是设置在基于选择的存储器单元sel_mc的第二侧的存储器单元中最邻近选择的存储器单元sel_mc的存储器单元。例如，第二侧可被设置为邻近地选择晶体管gst。在另一示例实施例中，基于选择的存储器单元sel_mc的与选择的存储器单元sel_mc邻近的多个存储器单元可被设置为切换存储器单元sw_mc。切换存储器单元sw_mc可根据将被执行编程操作的选择的存储器单元sel_mc而被不同地选择。以下将描述：存储器单元mck被选择为选择的存储器单元sel_mc，邻近选择的存储器单元sel_mc(即，存储器单元mck)的存储器单元mck+1被指示为切换存储器单元sw_mc。
hci编程控制器114可在对包括在连接到选择的位线sel_bl<1>的选择的单元串sel_cstr中的多个存储器单元mc0至mcn中连接到选择的字线sel_wl的选择的存储器单元sel_mc(即，存储器单元mck)执行特定编程循环时控制hci编程操作。hci编程控制器114可控制将合适的电压施加到字选择线wl<0>至wl<n>、选择的位线sel_bl<1>、串选择线ssl和地选择线gsl中的每个。
编程操作可包括多个编程循环，多个编程循环中的每个编程循环可包括f-n隧穿操作和/或hci编程操作。作为一个示例，对选择的单元串的第一选择的存储器单元的编程操作可通过多个编程循环中的第一组编程循环中的f-n隧穿并通过多个编程循环中的剩余编程循环中的hci编程操作来执行。作为另一示例，对选择的单元串的第二选择的存储器单元的编程操作可仅通过多个编程循环中的f-n隧穿来执行。
参照图7a，以多个循环中的特定编程循环来描述时序图。特定编程循环可包括hci编程操作。hci编程控制器114可在第一间隔期间控制将具有特定电平的切换电压vsw施加到连接到切换存储器单元sw_mc(即，存储器单元mck+1)的切换字线sw_wl。切换电压vsw可具有低于通过电压vpass的电平，第一侧通道ch_1与第二侧通道ch_2之间的电荷流动可通过切换存储单元sw_mc(即，存储器单元mck+1)被阻止。结果，选择的单元串sel_cstr可被划分为第一侧通道ch_1和第二侧通道ch_2。例如，第一侧通道ch_1可以是与设置在基于切换存储器单元sw_mc(即，存储器单元mck+1)的第一侧的存储器单元mck+2至mcn对应的通道。第一存储器单元组mcg_1可包括与第一侧通道ch_1对应的至少一个存储器单元。第二侧通道ch_2可以是与设置在基于切换存储器单元sw_mc(即，存储器单元mck+1)的第二侧的存储器单元mc0至mck对应的通道。第二存储器单元组mcg_2可包括与第二侧通道ch_2对应的至少一个存储器单元。例如，包括在选择的单元串sel_cstr中的多个存储器单元mc0至mcn可基于切换存储器单元sw_mc(即，存储器单元mck+1)被划分为第一存储器单元组mcg_1和第二存储器单元组mcg_2。
在示例实施例中，切换电压vsw的电压电平可低于5v，通过电压vpass的电压电平可在5v与10v之间。
hci编程控制器114可在第一间隔期间，控制将地电压电平的串选择线电压vssl施加到连接到串选择晶体管sst的串选择线ssl，并控制将地电压电平的地选择线电压vgsl施加到连接到地选择晶体管gst的地选择线gsl。例如，串选择晶体管sst和地选择晶体管gst中的每个可被截止，选择的单元串sel_cstr可与选择的位线sel_bl<1>和共源极线csl中的每个解耦合。因此，第一侧通道ch_1和第二侧通道ch_2可被浮置。此外，hci编程控制器114可在第一间隔期间，控制将地电压电平的位线选择电压vbl(pgm)施加到将被编程的选择的位线sel_bl<1>，并控制将特定电压电平的禁止电压vbl(inhibit)施加到将被禁止的未选择的位线。
hci编程控制器114可在第一间隔期间，控制将特定电平的通过电压vpass施加到未选择的字线unsel_wl(即，字线wl<0>至wl<k-1>以及字线wl<k+2>至wl<n>)，并控制将特定电平的编程电压vpgm施加到选择的字线sel_wl(即，字线wl<k>)。因此，第一侧通道ch_1的电压和第二侧通道ch_2的电压可被升高到第一升高电压vbsa。第一升高电压vbsa可根据通过电压vpass的电平而改变。通过电压vpass可具有低于编程电压vpgm的电平。为了描述的方便，第一侧通道ch_1的电压和第二侧通道ch_2的电压被升高到第一升高电压vbsa，但是可选地，第一侧通道ch_1的升高的电压和第二侧通道ch_2的升高的电压可彼此不同。第一间隔可被称为用于升高第一侧通道ch_1的电压和第二侧通道ch_2的电压的升压间隔。
在示例实施例中，编程电压vpgm的电压电平可高于10v。
hci编程控制器114可在第二间隔期间，控制将与在第一间隔期间提供的切换电压vsw相同电平的切换电压vsw施加到连接到切换存储器单元sw_mc(即，存储器单元mck+1)的切换字线sw_wl(即，字线wl<k+1>)。例如，在第二间隔的开始，第一侧通道ch_1与第二侧通道ch_2之间的电荷流动可通过切换存储器单元sw_mc(即，存储器单元mck+1)被阻止，选择的单元串sel_cstr的通道可被划分为第一侧通道ch_1和第二侧通道ch_2。
在第二间隔期间，hci编程控制器114可控制将特定电压电平(或高电压电平)的串选择线电压vssl施加到连接到串选择晶体管sst的串选择线ssl，并控制将如第一间隔的地电压电平的地选择线电压vgsl施加到连接到地选择晶体管gst的地选择线gsl，从而通过地选择晶体管gst阻止共源极线csl与第二侧通道ch_2之间的电荷流动。为了更彻底阻止共源极线csl与第二侧通道ch_2之间的电荷流动，特定的正电压电平的共源极线电压可被施加到共源极线csl，或者共源极线可被浮置。在第二间隔期间，串选择晶体管sst可被导通，选择的单元串sel_cstr可被耦合到选择的位线sel_bl<1>。因此，第一侧通道ch_1的电荷可沿施加了地电压的选择的位线sel_bl<1>的方向通过第一电荷流fl_1逃逸，因此第一侧通道ch_1的第一升高电压vbsa可下降到下降电压vdrop。根据实施例，下降电压vdrop可具有接近地电压的电压电平，但是可选地，下降电压vdrop可具有低于足以理想地执行hci编程操作的最低电压电平。在第二间隔的开始，地选择晶体管gst依然截止，第二侧通道ch_2的电压可通过切换存储器单元sw_mc(即，存储器单元mck+1)而保持第一升高电压vbsa。因此，在第一侧通道ch_1的电压与第二侧通道ch_2的电压之间可产生差vgapa，因此，可产生热载流子。hci编程控制器114可在第二间隔期间控制将高于通过电压vpass的电压电平的编程电压vpgm施加到选择的字线sel_wl(即，字线wl<k>)，使得产生的热载流子被注入到连接到选择的字线sel_wl(即，字线wl<k>)的选择的存储器单元sel_mc(即，存储器单元mck)。根据实施例，如以下将描述的，施加到选择的字线sel_wl(即，字线wl<k>)的编程电压vpgm可具有低于仅使用f-n隧穿的一般的编程电压。因此，hci编程操作可被定义为：当热载流子被注入到选择的存储器单元sel_mc(即，存储器单元mck)时，对选择的存储器单元sel_mc(即，存储器单元mck)进行编程的操作。第二间隔可被称为针对选择的存储器单元sel_mc(即，存储器单元mck)的编程间隔。
因此，根据实施例的存储器装置可通过改变施加到串选择线ssl的串选择线电压vssl的电压电平来使连接到串选择线ssl的串选择晶体管导通或截止，来控制hci编程操作。因此，与通过改变施加到另一线的电压的电平来控制与hci编程操作时相比，可降低存储器单元的开销，因此可提高存储器装置的整体编程性能。
参照图7b，与图7a对比，hci编程控制器114可在第一间隔期间控制将第一电平的编程电压vpgm施加到选择的字线wl<k>，并在第二间隔期间控制将高于第一电平的第二电平的编程电压vpgm施加到选择的字线wl<k>。根据实施例，第一间隔的编程电压vpgm可被控制为低于图7a的第一间隔的编程电压vpgm，从而降低通道升压期间的功耗。
参照图7c，与图7a对比，hci编程控制器114可在第一间隔期间将具有低于禁止电压vbl(inhibit)且高于地电压的电平的位线选择电压vbl(pgm)施加到将被编程的选择的位线sel_bl<1>。然后，hci编程控制器114可在第二间隔期间控制将地电压电平的位线选择电压vbl(pgm)施加到将被编程的选择的位线sel_bl<1>。如此，通过在第二间隔期间立即将选择的位线sel_bl<1>的电平改变为地电平，来自第一侧通道ch_1的第一电荷流fl_1可大于图7a中的第一电荷流fl_1，结果，hci编程操作可被有效执行。
图8是根据示例实施例的用于描述存储器装置的编程操作的选择的单元串的部分的示图。
参照图8，选择的单元串sel_cstr可包括选择的存储器单元sel_mc和切换存储器单元sw_mc。如上参照图6和图7a至图7c所述，通过施加到切换存储器单元sw_mc的控制栅极cg_2的切换电压vsw可获得第一侧通道ch_1和第二侧通道ch_2，之后可产生第一侧通道ch_1的电压与第二侧通道ch_2的电压之间的差。因此，热载流子可被产生，并可通过施加到选择的存储器单元sel_mc的控制栅极cg_1的高电压电平的编程电压vpgm被注入到选择的存储器单元sel_mc。此外，电子可根据施加到选择的存储器单元sel_mc的控制栅极cg_1的编程电压vpgm通过f-n隧穿操作被引入选择的存储器单元sel_mc。例如，根据实施例的存储器装置的编程操作可通过使用hci操作和f-n隧穿操作来对选择的存储器单元sel_mc编程特定数据。因此，根据实施例的存储器装置可降低将选择的存储器单元sel_mc准备到期望的编程状态所需的编程电压vpgm的电平，并通过施加hci编程操作的降低的电压电平，从而降低存储器装置的外围电路的开销，结果，提高存储器装置的整体编程性能。
图9示出根据其他示例实施例的用于描述hci编程操作的选择的单元串sel_cstr和选择的单元串sel_cstr的通道电压。图10a、图10b和图11是根据示例实施例的用于描述hci编程操作的时序图。
参照图9，选择的单元串sel_cstr的结构可与图6的选择的单元串sel_cstr的结构相同，因此不再提供选择的单元串sel_cstr的描述。进一步参照图2和图10a，与图7a对比，hci编程控制器114可将在第二间隔期间施加到切换字线sw_wl的切换电压vsw的电平控制为与在第一间隔期间施加到切换字线sw_wl的切换电压vsw的电平不同。根据实施例，在第二间隔中的切换电压vsw的电平可高于在第一间隔中的切换电压vsw的电平。此外，在第一间隔和第二间隔中，切换电压vsw可具有正电平。返回参照图9，当在第二间隔中切换电压的电平被改变为更高时，可从第二侧通道ch_2到第一侧通道ch_2产生第二电流fl_2。因此，在第一间隔中升高到第一升高电压vbsa的第二侧通道ch_2的电荷可沿第一侧通道ch_1的方向通过第二电流fl_2逃逸，因此，第二侧通道ch_2的电压可降低特定电压vd_2到第二升高电压vbsa’。此外，升高到第一升高电压vbsa的第一侧通道ch_1的电荷可沿选择的位线sel_bl<1>的方向通过第一电荷流fl_1逃逸，因此，第一侧通道ch_1的电压可降低特定电压vd_1到下降电压vdrop。在第二间隔中，第二电流fl_2可小到能够对选择的存储器单元sel_mc(即，存储器单元mck)执行hci编程操作。
图9的第一侧通道ch_1的电压与第二侧通道ch_2的电压之间的差vgapa’可具有低于图6的第一侧通道ch_1的电压与第二侧通道ch_2的电压之间的差vgapa的电平。hci编程控制器114可通过调节第一侧通道ch_1与第二侧通道ch_2的电压之间的差vgapa’，来根据hci编程操作调节注入到选择的存储器单元sel_mc(即，存储器单元mck)的电子的量，其中，第一侧通道ch_1与第二侧通道ch_2的电压之间的差vgapa’是用于产生热载流子的重要因子。例如，当图9的施加到选择的字线sel_wl(即，字线wl<k>)的编程电压vpgm与图6的施加到选择的字线sel_wl(即，字线wl<k>)的编程电压vpgm相同时，根据图9中的hci编程操作而注入到选择的存储器单元sel_mc的电子的量可小于根据图6中的hci编程操作而注入到选择的存储器单元sel_mc的电子的量。然而，这仅是示例，可通过不同的因素得到各种结果。
参照图10b，与图10a对比，hci编程控制器114可控制在第一间隔期间施加到切换字线sw_wl的切换电压vsw具有特定的负电压电平。例如，第一侧通道ch_1和第二侧通道ch_2还可通过在第一间隔期间将负电压电平的切换电压vsw施加到连接到切换字线sw_wl的切换存储器单元sw_mc的控制栅极而通过切换存储器单元sw_mc被彻底阻止。
参照图11，与图10对比，hci控制器114可控制在第二间隔中切换电压vsw的电平被转换的时间与串选择线电压vssl的电平被转换的时间不同。根据实施例，hci编程控制器114可控制从在第二间隔中串选择线电压vssl的电平被转换的时间起第一预设时间pt_1之后将切换电压vsw的电平进行转换，或在第二间隔中串选择线电压vssl的电平被转换的时间之前的第二预设时间pt_2将切换电压vsw的电平进行转换。hci编程控制器114可根据期望的通过hci编程操作而被注入到选择的存储器单元sel_mc(即，存储器单元mck)的电子的量，来不同地设置第一预设时间pt_1和第二预设时间pt_2。然而，这仅是示例，可选地，hci编程控制器114可控制从在第二间隔中切换电压vsw的电平被转换的时间起特定时间之后将串选择线电压vssl的电平进行转换。
因此，根据实施例的存储器装置100可在执行hci编程操作时控制将切换电压vsw的电平进行转换，此外，根据实施例的存储器装置100可将切换电压vsw的电平被转换的时间与串选择线电压vssl的电平被转换的时间控制为彼此不同，从而hci编程操作可根据存储器装置100的操作状态而被有效执行。
图12a至图12b是根据示例实施例的用于描述hci编程操作的示图。
参照图12a，选择的单元串sel_cstr的结构与图6的选择的单元串sel_cstr的结构相同，因此不再提供选择的单元串sel_cstr的描述。进一步参照图2和图12b，与图7对比，hci编程控制器114可在第一间隔和第二间隔中，控制将第一通过电压vpass1施加到连接到第一存储器单元组mcg_1的存储器单元的未选择的字线wl<k+2>至wl<n>，并控制将第二通过电压vpass2施加到连接到第二存储器单元组mcg_2的存储器单元的未选择的字线wl<0>至wl<k-1>。根据实施例，第二通过电压vpass2的电平可高于第一通过电压vpass1的电平。在图12b中，第一通过电压vpass1的电平可与图7的通过电压vpass的电平相同。
返回参照图12a，在第一间隔期间，第二侧通道ch_2的电压可升高到第三升高电压vbsb。因此，第一侧通道ch_1的电压与第二侧通道ch_2的电压之间的差vgapb可高于图6的差vgapa。因此，当差vgapb增大时，图12a中产生的热载流子的量可高于图6中产生的热载流子的量，因此，可影响根据hci编程操作而注入到选择的存储器单元sel_mc(即，存储器单元mck)的电子的量。根据实施例的hci编程控制器114可将第一通过电压vpass1的电平与第二通过电压vpass2的电平控制为彼此不同，从而根据hci编程操作调节注入到选择的存储器单元sel_mc(即，存储器单元mck)的电子的量。
图13a至图13b是根据示例实施例的用于描述hci编程操作的示图。
参照图13a，选择的单元串sel_cstr的结构与图6的选择的单元串sel_cstr的结构相同，因此不再提供选择的单元串sel_cstr的描述。进一步参照图2和图13b，与图7对比，hci编程控制器114可在第一间隔和第二间隔期间，控制将低于施加到未选择的字线wl<0>至wl<k-1>和wl<k+2>至wl<n-2>的通过电压vpass的电平的第三通过电压vpass’施加到与串选择线ssl邻近的未选择的字线wl<n-1>至wl<n>。例如，第三通过电压vpass’可被施加到包括在第一存储器单元组mcg_1中的存储器单元mck+2至mcn中邻近串选择晶体管sst的一些存储器单元，即，存储器单元mcn-1和mcn。
返回参照图13a，在第一间隔期间在第一存储器单元组mcg_1的存储器单元mcn-1和mcn中形成的通道的电压可被升高到低于第一升高电压vbsa的电平的第四升高电压vbsc。在第二间隔的开始在第一存储器单元组mcg_1的存储器单元mcn-1和mcn的通道被电连接到施加了地电压的选择的位线sel_bl<1>的时刻，不期望的热载流子由于选择的位线sel_bl<1>的电压与存储器单元mcn-1和mcn的通道的电压之间的大的电压差而产生，因此，在编程操作期间，不期望的热载流子可成为干扰。例如，hci编程控制器114可将低于通过电压vpass的电平的第三通过电压vpass’施加到存储器单元mcn-1和mcn，从而降低在第二间隔的开始产生的选择的位线sel_bl<1>的电压与存储器单元mcn-1和mcn的通道的电压之间的电压差，从而防止干扰。
图13a的施加第三通过电压vpass’的未选择的字线wl<n-1>至wl<n>仅是示例，可选地，第三通过电压vpass’可被施加到更多的邻近串选择线ssl的未选择的字线，或者第三通过电压vpass’可被施加到连接到第一存储器单元组mcg_1的存储器单元mck+2和mcn的所有未选择的字线wl<k+2>至wl<n>。可选地，第三通过电压vpass’可仅被施加到最邻近串选择线ssl的未选择的字线wl<n>。
图14a和图14b是根据示例实施例的用于描述选择包括hci编程操作的编程循环的方法的示图。
参照图2和图14a，控制逻辑10可执行多个编程循环(即，第一编程循环至第m编程循环)，以将存储器单元阵列160的选择的存储器单元编程为特定编程状态。例如，控制逻辑10可执行向选择的存储器单元提供特定电平的编程电压的编程操作po，以及通过提供验证电压来验证编程状态的验证操作vo，作为第一编程循环；之后控制逻辑110可执行向选择的存储器单元提供比第一编程循环中的编程电压高阶跃电压δv的电平的编程电压的编程操作po，以及通过提供验证电压来验证编程状态的验证操作vo，作为第二编程循环。
hci编程控制器114可在执行从第一编程循环至第m编程循环选择的编程循环时控制hci编程操作。根据实施例，hci编程控制器114可将第一编程循环至第m编程循环中按时间顺序在第n位执行的第n编程循环设置为参考编程循环ref_loop，并在执行在第n编程循环之后执行的第n+1编程循环至第m编程循环时控制编程操作。
根据实施例，hci编程控制器114可使用参考电压vref的电平或更高的电平的编程电压来从第一编程循环至第m编程循环选择编程循环，并在执行选择的编程循环时控制hci编程操作。使用参考电压vref的电平或更高电平的编程电压的编程循环可包括第n+1编程循环至第m编程循环，hci编程控制器114可在执行第n+1编程循环至第m编程循环时控制hci编程操作。第n+1编程循环至第m编程循环中的编程电压可通过hci编程操作而被降低。例如，第n+1编程循环的编程电压可低于第n编程循环的编程电压。
进一步参考图14b，在第一编程循环至第m编程循环中的每个编程循环中使用的编程电压可考虑在存储器装置100的编程操作期间存储器装置100的操作温度而被产生。如在查找表lut中所示，偏移根据在存储器装置100的编程操作期间存储器装置100的操作温度而被设置，电压产生器140可参照查找表lut产生编程电压。因此，即使针对同一编程循环，是否执行hci编程操作也根据存储器装置100的操作温度而变化。
图15和图16是根据示例实施例的用于描述编程方法的示图。
参照图15，在执行第n+1编程循环至第n+3编程循环时分别使用的编程电压vpgm1至vpgm3的电平可通过在执行第n+1编程循环至第n+3编程循环时控制hci编程操作被一致地降低第一电压δva。例如，当编程电压vpgm1至vpgm3的电平被降低时，不足的电子可通过hci编程操作而被补偿，从而准备选择的存储器单元的目标编程状态。根据实施例，为了将在执行第n+1编程循环至第n+3编程循环时分别使用的编程电压vpgm1至vpgm3的电平一致地降低第一电压δva，hci编程控制器可在执行第n+1编程循环至第n+3编程循环时根据hci编程操作一致地调节注入到选择的存储器单元的电子的量。
参照图16，与图15对比，在执行第n+1编程循环至第n+3编程循环时使用的编程电压vpgm的电平可通过在执行第n+1编程循环至第n+3编程循环时控制hci编程操作而分别被降低第一电压δva至第三电压δvc。例如，在执行第n+1编程循环至第n+3编程循环时所需的编程电压vpgm的电平可被设置为相同，hci编程控制器可在执行第n+1编程循环至第n+3编程循环时根据hci编程操作控制注入到选择的存储器单元的电子的量增加。因此，在执行特定编程循环(例如，第n编程循环)之后的编程循环时的编程电压vpgm的电平可被一致地保持，因此包括存储器装置的电压产生器的外围电路的开销可被降低，从而防止由非常高的编程电压产生的与擦除操作相关的干扰。
图17a是根据示例实施例的作为图3的多个块blk0至blka-1之一的第一块blk0的立体图。图17b是根据示例实施例的用于描述图17a的通道的特征的示图，图17c和图17d示出根据示例实施例的图5的单元串的截面图。
参照图17a，存储器块blk0沿垂直于基底sub的方向形成。在图17a中，存储器块blk0包括两条选择线(即，地选择线gsl和串选择线ssl)、字线wl1至wl8和第一位线bl1至第三位线bl3，但是存储器块blk0可包括比图17a示出的组件更多或更少的组件。基底sub可以是第一导电类型(例如，p型)，掺杂了第二导电类型(例如，n型)杂质的沿第一方向(例如，y方向)延伸的共源极线csl设置在基底sub上。沿第一方向延伸的多个绝缘层il沿第三方向(例如，z方向)顺序设置在两个邻近的共源极线csl之间的基底sub的区域上，其中，多个绝缘层il沿第三方向被隔开特定距离。例如，多个绝缘层il可包括绝缘材料，诸如，氧化硅。沿第一方向顺序布置并且沿第三方向穿透多个绝缘层il的多个支柱p可设置在两个邻近的共源极线csl之间的基底的区域上。例如，多个支柱p可通过穿透多个绝缘层il而与基底sub接触。具体地，支柱p的表面层s可包括第一导电类型的硅材料，并操作为通道区域。同时，支柱p的内层i可包括绝缘材料(诸如，氧化硅)或空气间隙。电荷存储层cs在两个邻近的共源极线csl之间的区域中沿绝缘层il、支柱p和基底sub的暴露表面设置。例如，电荷存储层cs可具有氧化物-氮化物-氧化物(ono)结构。此外，栅极ge设置在两个邻近的共源极线gsl的区域中电荷存储层cs的暴露表面上。漏极或漏极接触件dr可分别设置在多个支柱p上。例如，漏极或漏极接触件dr可包括掺杂了第二类型的杂质的硅材料。沿第一方向彼此间隔预定距离并沿第二方向(例如，x方向)延伸的多条位线bl设置在漏极或漏极接触件dr上。
进一步参照图17b，具体示出图17a的通道孔ch，由于通道孔ch通过蚀刻堆叠在基底上的栅极和绝缘层的部分区域而被形成，所以当距表面的深度增大时，蚀刻可能不被令人满意地执行。因此，通道孔ch的直径可能朝向基底减小。
进一步参照图17c，示出包括与图17b的第一位置p1的通道孔ch的截面对应的第一通道孔cha的单元串的截面。第一通道孔cha可包括包含表面层s和内层i的支柱，其中，电荷存储层cs可设置在第一通道孔cha的圆周上并可具有ono结构。
进一步参照图17d，示出包括与图17b的第二位置p2的通道孔ch的截面对应的第二通道孔chb的单元串的截面。第二通道孔chb可包括包含表面层s和内层i的支柱，其中，电荷存储层cs可设置在第二通道孔chb的圆周上并可具有ono结构。根据实施例，存储器单元的特征可由于第一通道孔cha的直径与第二通道孔chb的直径之间的差而变化。例如，在具有栅极设置在通道孔的圆周上的周围形式的栅极的3d存储器装置的情况下，当通道孔的直径减小时，在栅极(例如，图17a的栅极ge)的通道区域中形成的电场的聚焦度增大。因此，与具有大的通道孔直径(诸如，第二通道孔chb)的存储器单元相比，具有小的通道孔直径(诸如，第一通道孔cha)的存储器单元可具有更高的编程或擦除操作速度。
例如，基于与图17a的与第一位线bl1至第三位线bl3的邻近度，由于包括在连接到更高的字线的存储器单元中的通道孔(例如，第二通道孔chb)的直径比包括在连接到更低的字线的存储器单元中的通道孔(例如，第一通道孔cha)的直径宽，因此连接到更高的字线的存储器单元的编程操作速度可比连接到更低的字线的存储器单元的编程速度低。
存储器单元的不同特征的原因不限于通道孔的直径之间的差。例如，存储器单元的特征可根据通道孔的形状或电荷存储层的厚度而变化。根据实施例，通道孔的形状或电荷存储层的厚度可根据每个选择的字线的位置而变化。
例如，形成设置在栅极与通道区域之间的电荷存储层的每个层的厚度和组分比例可根据通道孔的直径而变化。例如，在具有ono结构的电荷存储层被沉积时，沉积面积和沉积表面粗糙度可基于通道孔的直径根据通道孔而变化，因此，沉积气体的通过与沉积表面接触而正在被沉积的速度可变化。这里，存储器装置的特征可根据几何形式(诸如，ono膜的厚度)的不同而变化。以下，将基于通道孔的大小描述存储器单元的特征的变化，但是可存在考虑存储器单元的几何形状(即，通道孔的形状或电荷存储层的厚度)的其他实施例。
因此，具有慢的编程速度的存储器单元需要非常高的编程电压以完成编程操作。因此，如以下将描述的，当具有慢的编程速度的存储器单元被编程时，hci编程操作可被添加以降低所需的编程电压的电平。
图18a和图18b是根据示例实施例的用于描述根据存储器特征的hci编程操作的示图。
参照图18a，控制逻辑110b可包括hci编程控制器114b和存储单元118b。存储单元118b可存储关于根据块设置的参考字线的信息ref_wlinfo.，以及关于根据块的连接到字线的存储器单元的编程速度的信息psinfo.。根据实施例，hci编程控制器114b可通过参考信息ref_wlinfo.来将对选择的存储器单元执行的多个编程循环中的至少一个编程循环确定为包括hci编程操作。
此外，hci编程控制器114b可存储信息psinfo.。根据实施例，如参照图17a至图17d描述的，信息psinfo.可根据包括在存储器装置中的存储器块的位置而变化或根据包括在存储器块中的字线的位置而变化。
进一步参照图18b，信息psinfo.可包括：包括在存储器块blk0至blkn中的每个存储器块中的字线的地址addr_wl、针对连接到字线的存储器单元的编程速度ps和与存储器块blk0至blkn中的每个存储器块对应的阈值thv。阈值thv可根据当存储器装置执行编程操作时的操作环境(例如，温度条件)而变化。根据实施例，hci编程控制器114b可通过参照上述的信息psinfo.来获得关于选择的存储器单元的编程速度，将获得的编程速度与阈值thv进行比较，并基于比较结果将对选择的存储器单元执行的多个编程循环中的至少一个编程循环确定为包括hci编程操作。
根据实施例，当选择的存储器单元被包括在第一存储器块blk0中并连接到第二字线wl_1时，hci编程控制器114b可获得针对选择的存储器单元的第二编程速度a_1，即，编程速度信息。hci编程控制器114b可将第二编程速度a_1与第一阈值th_0进行比较，并当第二编程速度a_1小于第一阈值th_0时，将针对选择的存储器单元执行的多个编程循环中的至少一个编程循环确定为包括hci编程操作。之后，hci编程控制器114b可控制hci基于确定结果控制对选择的存储器单元(例如，连接到第二字线wl_1的存储器单元)执行的hci编程操作。
然而，图18b的信息psinfo.仅是示例，可选地，信息psinfo.可包括指示是否根据字线或存储器单元执行hci编程操作的信息，并可包括使hci编程控制器114b能够获得存储器单元的编程速度的各种信息。
例如，hci编程控制器114b可基于选择的存储器单元的编程速度，将对选择的存储器单元执行的多个编程循环中的至少一个编程循环确定为包括hci编程操作，之后执行hci编程操作。
图19是根据示例实施例的用于描述应用于3d存储器装置的hci编程方法的示图。
参照图2和图19，存储器单元阵列160可包括连接到选择的位线sel_bl(bl<1>)的单元串组200和连接到未选择的位线unsel_bl(bl<2>)的单元串组300。单元串组200和单元串组300可分别包括单元串210至240和单元串310至340。以下描述：选择的单元串是连接到选择的位线bl<1>的单元串210至240中的连接到串选择线ssl<0>的单元串210。
根据实施例，hci编程控制器114可考虑3d存储器装置的特征设置参考字线ref_wl(wl<1>)。当执行编程操作时，当选择的字线被包括在参考字线ref_wl(wl<1>)与串选择线ssl<0>之间的字线中时，hci编程控制器114可将对选择的存储器单元执行的多个编程循环中的至少一个编程循环确定为包括hci编程操作。根据实施例，当第一选择的字线(例如，字线wl<2>或wl<3>)设置在参考字线ref_wl(wl<1>)与串选择线ssl<0>之间时，编程操作可根据包括参照图1描述的hci编程操作的第一编程方法1stpm来执行。
当字线wl<0>是选择的字线时，选择的字线未包括在参考字线ref_wl(wl<1>)与串选择线ssl<0>之间，因此对连接到字线wl<0>并且包括在单元串210中的选择的存储器单元执行的多个编程循环可不包括hci编程操作。根据实施例，在第二选择的字线(例如，字线wl<1>或字线wl<0>)中，编程操作可基于与第一编程方法1stpm不同的第二编程方法2ndpm来执行。
第一选择的字线(例如，字线wl<2>或wl<3>)可被设置为比第二选择的字线(例如，字线wl<1>或wl<0>)更邻近选择的位线sel_bl(bl<1>)。与第一编程方法1stpm不同，第二编程方法2ndpm可以是通过将特定编程电压施加到选择的存储器单元并将通过电压施加到单元串210的除选择的存储器单元之外的存储器单元来使用f-n隧穿的编程方法。例如，第二编程方法2ndpm可不包括hci编程方法。
此外，当字线wl<2>或wl<3>是选择的字线时，选择的字线包括在参考字线ref_wl(wl<1>)与串选择线ssl<0>之间的字线中，因此对包括在单元串210中并且连接到字线wl<2>或wl<3>的选择的存储器单元执行的多个编程循环中的至少一个编程循环可包括hci编程操作。这里，如参照图14a描述的，hci编程控制器114可从对连接到字线wl<2>或wl<3>并且包括在单元串210中的选择的存储器单元执行的多个编程循环中选择至少一个编程循环，并在执行选择的至少一个循环时执行hci编程操作。
然而，图19的单元串组200和300仅是示例，单元串组可包括更多的位线和串选择线。
图20是根据示例实施例的hci编程方法的示意流程图。
参照图20，首先，在操作s100中，基于包括在选择的单元串中的与选择的存储器单元邻近的切换存储器单元，将选择的单元串的通道划分为第一侧通道和第二侧通道。在操作s110中，通过分别控制包括在选择的单元串中的串选择晶体管和地选择晶体管，来将第一侧通道和第二侧通道浮置。在操作s120，通过使用特定编程电压和通过电压来升高第一侧通道的电压和第二侧通道的电压。在操作s130中，通过控制串选择晶体管来通过选择的位线降低第一侧通道的电压。在操作s140中，通过使用施加到选择的存储器单元的编程电压以及第一侧通道的电压与第二侧通道的电压之间的差，来对选择的存储器单元执行hci编程操作。
图21是根据示例实施例的hci编程方法的详细流程图。
参照图21，在操作s200中，在包括在编程循环中的第一间隔期间，通过将切换电压施加到切换字线，来将选择的单元串的通道划分为第一侧通道和第二侧通道。在操作s210中，在第一间隔中，通过将低电平电压施加到串选择晶体管和地选择晶体管以使串选择晶体管和地选择晶体管截止，来将第一侧通道和第二侧通道浮置。在操作s220中，在第一间隔期间，通过将通过电压施加到未选择的字线并将高于通过电压的编程电压施加到选择的字线，来升高第一侧通道的电压和第二侧通道的电压。在操作s230中，在包括在编程循环中的第二间隔期间，将具有与在第一间隔期间施加的切换电压相同电平或不同电平的切换电压施加到切换字线。在操作s240中，在第二间隔期间，通过将高电平电压施加到串选择晶体管以使串选择晶体管导通，来通过选择的位线降低第一侧通道的电压。在操作s250中，通过使用在第二间隔期间施加到选择的存储器单元的编程电压以及第一侧通道的电压与第二侧通道的电压之间的差，来执行hci编程操作。
图22是根据示例实施例的选择性地执行hci编程操作的方法的示意流程图。
参照图22，在操作s300中，当开始每个编程循环时，确定是否将执行hci编程操作。在操作s320中，可基于确定的结果执行编程循环。因此，hci编程操作可根据编程循环而被选择性地执行。
图23是根据示例实施例的选择性地执行hci编程操作的方法的详细流程图。
参照图23，在操作s400中，确定将执行的编程循环是否是在参考编程循环之后执行的编程循环，或确定在执行编程循环时使用的编程电压是否等于或高于参考电压电平。当在操作s400中确定将执行的编程循环在参考编程循环之后执行或者编程电压等于或高于参考电压电平时，在操作s420中，通过控制包括在选择的单元串中的串选择晶体管来执行包括hci编程操作的编程循环。当在操作s400中确定将执行的编程循环不在参考编程循环之后执行或者编程电压低于参考电压电平时，在操作s440中，执行不包括hci编程操作的编程循环。
图24a和图24b是根据示例实施例的对3d存储器装置选择性地执行hci编程操作的方法的流程图。
参照图24a，在操作s500中，确定连接到选择的存储器单元的选择的字线是否包括在参考字线与串选择线之间的字线中。当在操作s500中确定选择的字线包括在参考字线与串选择线之间的字线中时，在操作s520中，通过执行包括包含hci编程操作的至少一个编程循环的多个编程循环来在选择的存储器单元对特定数据编程。当在操作s500中确定选择的字线未包括在参考字线与串选择线之间的字线中时，在操作s540中，通过执行不包括hci编程操作的多个编程循环来在选择的存储单元对特定数据编程。
参照图24b，在操作s600，参考关于连接到选择的字线的将被编程的选择的存储器单元的编程速度的信息。在操作s620中，确定关于编程速度的信息(即，编程速度)是否等于或小于阈值。当在操作s620中确定关于编程速度的信息等于或小于阈值时，在操作s640，通过执行包括包含hci编程操作的至少一个编程循环的多个编程循环来在选择的存储器单元对特定数据编程。当在操作s620中确定关于编程速度的信息不等于或小于阈值时，在操作s660，通过执行不包括hci编程操作的多个编程循环来在选择的存储器单元对特定数据编程。
图25是根据示例实施例的根据选择的存储器单元的位置来改变编程方法的方法的流程图。
参照图25，在操作s700中，根据实施例的非易失性存储器装置基于第一编程方法，针对连接到第一选择的字线并包括在特定选择的单元串中的第一选择的存储器单元执行编程操作。如参照图19所述，第一编程方法可包括hci编程方法。在操作s710中，根据实施例的非易失性存储器装置基于与第一编程方法不同的第二编程操作方法，针对连接到第二选择的字线并包括在选择的单元串中的第二选择的存储器单元执行编程操作。如参照图19所述，第二编程方法可以是仅使用f-n隧穿的编程方法。
图26是根据示例实施例的固态硬盘(ssd)系统1000的框图。
参照图26，ssd系统1000可包括主机1100和ssd1200。ssd1200通过信号线sgl与主机1100交换信号，并通过电力线pwr接收电力。ssd1200可包括ssd控制器1210、辅助电源1220以及多个存储器装置(例如，闪存)1230至1250。
例如，多个存储器装置1230至1250可通过在执行多个编程操作中的至少一个编程操作时控制串选择晶体管来执行hci编程操作。此外，多个存储器装置1230至1250可选择多个编程循环中的一些编程循环并在执行选择的编程循环时控制hci编程操作。
在示例实施例中，可通过使用各种类型的封装来安装根据示例实施例的存储器卡、非易失性存储器装置和卡控制器。例如，可通过使用多种封装(诸如，堆叠装配(pop)、球栅阵列(bga)、芯片级封装件(csp)、有引线的塑料芯片载体(plcc)、塑料双列直插式封装件(pdip)、华夫裸片封装(dieinwafflepack)、晶片形式的裸片(dieinwaferform)、板上芯片(cob)、陶瓷双列直插式封装件(cerdip)、塑料公制四方扁平封装件(mqfp)、薄四方扁平封装件(tqfp)、小外形集成电路(soic)、收缩型小外形封装(ssop)、薄型小外形封装(tsop)、系统级(sip)、多芯片封装件(mcp)、晶片级制造封装件(wfp)和晶片级处理堆叠封装件(wsp))中的任一封装来安装根据示例实施例的闪存存储器装置和/或存储器控制器。
虽然已参照本公开的实施例具体示出和描述了本公开，但将理解的是，在不脱离权利要求的精神和范围的情况下，可在形式和细节上作出各种改变。