存储器系统及其操作方法与流程
本申请要求于2018年2月6日提交的、申请号为10-2018-0014695的韩国专利申请的优先权，其全部内容通过引用并入本文。
本公开的各个实施例总体涉及一种存储器系统及操作该存储器系统的方法。特别地，实施例涉及一种能够在编程操作期间改善存储器单元的阈值电压分布的存储器系统及操作该存储器系统的方法。
背景技术：
计算机环境范例已经转变成使计算系统可随时随地使用的普适计算。因此，诸如移动电话、数码相机和膝上型计算机的便携式电子装置的使用已经迅速增加。通常，这种便携式电子装置使用采用存储器装置的存储器系统，换言之，使用数据存储装置。数据存储装置可用作便携式电子装置的主存储器装置或辅助存储器装置。
因为不存在机械驱动部件，所以使用存储器装置的数据存储装置提供诸如出色的稳定性和耐用性、高信息访问速度和低功耗的优点。作为具有这些优点的存储器系统的示例，数据存储装置包括通用串行总线(usb)存储器装置、具有各种接口的存储卡和固态驱动器(ssd)。
技术实现要素：
本公开的各个实施例涉及一种能够改善存储器单元的阈值电压分布的存储器系统及操作该存储器系统的方法。
本公开的实施例可提供一种存储器系统。该存储器系统可包括:存储器装置，包括存储块,存储块包括多个串；以及存储器控制器，配置成响应于从主机接收的写入请求，控制存储器装置对存储块执行编程操作，其中存储器装置在编程操作期间通过顺序地选择串来对多个串进行编程。
本公开的实施例可提供一种存储器系统。该存储器系统可包括：存储器装置，包括多个页面，每一个页面具有多个子页面；以及控制器，配置成控制存储器装置以：将数据编程到与多个页面中的第一页面的第一子页面联接的存储器单元中；将数据编程到与随后页面的第一子页面联接的存储器单元中，然后将数据编程到与多个页面中的前一页面的剩余子页面序列联接的存储器单元中；并且将数据编程到与多个页面中的最后页面的剩余子页面序列联接的存储器单元中，其中存储器装置包括多个串，每一个串联接到第一子页面和剩余子页面序列，并且其中存储器装置通过顺序地选择串来顺序地编程数据。
本公开的实施例可提供一种操作存储器系统的方法。该方法可包括：通过从存储块的多个页面中选择第一页面来执行第一编程操作，通过从多个页面中选择第二页面来执行第一编程操作，通过选择第一页面来执行第二编程操作，通过从多个页面中选择第三页面来执行第一编程操作，并且通过选择第二页面来执行第二编程操作，其中第一编程操作被配置成顺序地选择包括在所选择的页面中的存储器单元并对所选择的存储器单元进行编程。
本公开的实施例可提供一种操作存储器系统的方法。该方法可包括：通过从存储块的多个页面中选择第一页面来执行第一编程操作，通过从多个页面中选择第二页面来执行第一编程操作，通过选择第一页面来依次执行第二编程操作和第三编程操作，通过从多个页面中选择第三页面来执行第一编程操作，通过选择第二页面来依次执行第二编程操作和第三编程操作，并且通过从多个页面中选择第四页面来执行第一编程操作，其中第一编程操作被配置成顺序地选择包括在所选择的页面中的存储器单元并对所选择的存储器单元进行编程。
附图说明
图1是示出根据本公开的实施例的存储器系统的示图。
图2是示出图1的存储器装置的示图。
图3是示出图2的存储块的示图。
图4是示出具有三维(3d)结构的存储块的示例的示图。
图5是示出具有3d结构的存储块的示例的示图。
图6是示出根据本公开的实施例的存储器系统的编程操作的流程图。
图7是示出根据本公开的实施例的编程操作的序列的示图。
图8是示出第一编程操作之后存储器单元的保持特性的示图。
图9是说明根据本公开的实施例的存储器系统的编程操作的阈值电压分布图。
图10是示出根据本公开的实施例的存储器系统的编程操作的流程图。
图11是示出根据本公开的实施例的编程操作的序列的示图。
图12是示出包括图2的存储器装置的存储器系统的实施例的示图。
图13是示出包括图2的存储器装置的存储器系统的实施例的示图。
图14是示出包括图2的存储器装置的存储器系统的实施例的示图。
图15是示出包括图2的存储器装置的存储器系统的实施例的示图。
具体实施方式
将参考随后结合附图描述的实施例更详细地描述本公开的优点和特征以及实现这些优点和特征的方法。本公开不限于以下实施例，而是可以其它形式实施。相反地，提供这些实施例以便使本公开彻底且充分，并且将本公开的技术实质全面地传达给本领域技术人员。在整个公开中，相同的附图标记在整个本发明的各个附图和实施例中表示相同的部件。注意的是，对“实施例”的参考不一定仅针对一个实施例，并且对“实施例”的不同参考不一定针对相同的实施例。
附图不一定按比例绘制，在一些情况下，为了清楚地示出实施例的特征，可能夸大了比例。
本文使用术语的目的仅是描述特定实施例而不旨在限制本发明。
如本文所使用的，除非上下文另有明确说明，否则单数形式也可包括复数形式，反之亦然。
还应注意的是，在本说明书中，“连接/联接”不仅指一个部件直接地联接另一部件，而且还指通过中间部件间接地联接另一部件。在说明书中，除非上下文另有明确表示，否则当元件被称为“包括”或“包含”部件时，并不排除其它部件，而是可进一步包括其它部件。如本文使用的，术语“和/或”包括一个或多个相关所列项目的任何和所有组合。
图1是示出根据本公开的实施例的存储器系统的示图。
参照图1，存储器系统1000可包括用于存储数据的存储器装置1100和用于在主机2000的控制下控制存储器装置1100的存储器控制器1200。
主机2000可使用诸如以下的接口协议与存储器系统1000进行通信：高速外围组件互连(pci-e)、高级技术附件(ata)、串行ata(sata)、并行ata(pata)或串列scsi(sas)。另外，被提供用于主机2000与存储器系统1000之间的数据通信的接口协议不限于上述示例，并且可以是诸如通用串行总线(usb)、多媒体卡(mmc)、增强型小型磁盘接口(esdi)或电子集成驱动器(ide)的接口协议。
存储器控制器1200可控制存储器系统1000的全部操作，并且可控制主机2000与存储器装置1100之间的数据交换。例如，存储器控制器1200可响应于来自主机2000的请求，通过控制存储器装置1100来编程或读取数据。进一步地，存储器控制器1200可存储包括在存储器装置1100中的主存储块和存储块的信息，并且可选择存储器装置1100，使得根据为编程操作而加载的数据量而对主存储块或存储块执行编程操作。在实施例中，存储器装置1100的非限制性示例可包括双倍数据速率同步动态随机存取存储器(ddrsdram)、低功率双倍数据速率第四代(lpddr4)sdram、图形双倍数据速率sdram(gddrsdram)、低功率ddr(lpddr)sdram、rambus动态随机存取存储器(rdram)或闪速存储器。
存储器控制器1200可包括编程序列控制器1210。编程序列控制器1210可为包括在存储块中的多个串设置编程序列，该存储块从包括在存储器装置1100中的多个存储块中选择，并且当从主机2000接收到写入请求时，将对该存储块执行编程操作。例如，编程序列控制器1210可设置编程序列，使得包括在所选择的存储块中的多个串被顺序地编程。例如，编程序列控制器1210可设置编程序列，使得包括在所选择的存储块中的多个串顺序地执行第一编程操作，然后顺序地执行第二编程操作。例如，编程序列控制器1210可设置编程序列，使得包括在所选择的存储块中的多个串顺序地执行第一编程操作，然后顺序地执行第二编程操作，其中在第一编程操作和第二编程操作之间具有预定的等待时间。在预定的等待时间期间，可将对其执行了第一编程操作的存储器单元中的电荷重新布置。
虽然图1示出了编程序列控制器1210被示出和描述为被包括在存储器控制器1200中，但本公开不限于这种实施例。也就是说，编程序列控制器1210可配置成作为存储器装置1100的元件而被包括。
存储器装置1100可在存储器控制器1200的控制下执行编程操作、读取操作或擦除操作。
图2是示出图1的存储器装置的示图。
参照图2，存储器装置1100可包括存储数据的存储器单元阵列100。存储器装置1100还可包括外围电路200，外围电路200执行用于将数据存储在存储器单元阵列100中的编程操作、用于输出所存储的数据的读取操作以及用于擦除所存储的数据的擦除操作。存储器装置1100可包括控制逻辑300，控制逻辑300在存储器控制器(例如，图1的1200)的控制下控制外围电路200。
存储器单元阵列100可包括多个存储块mb1至mbk110(其中k为正整数)。局部线ll和位线bl1至bln(其中n为正整数)可联接到存储块mb1至mbk110中的每一个。例如，局部线ll可包括第一选择线、第二选择线以及布置在第一选择线和第二选择线之间的多个字线。进一步地，局部线ll可包括布置在第一选择线和字线之间以及布置在第二选择线和字线之间的虚设线。此处，第一选择线可以是源极选择线，并且第二选择线可以是漏极选择线。例如，局部线ll可包括字线、漏极选择线、源极选择线以及源极线。例如，局部线ll可进一步包括虚设线。例如，局部线ll可进一步包括管线。局部线ll可分别联接到存储块mb1至mbk110，位线bl1至bln可共同联接到存储块mb1至mbk110。存储块mb1至mbk110可被实施成二维(2d)或三维(3d)结构。例如，具有2d结构的存储块110中的存储器单元可被水平地布置在衬底上。例如，具有3d结构的存储块110中的存储器单元可被垂直地堆叠在衬底上。
外围电路200可在控制逻辑300的控制下对所选择的存储块110执行编程操作、读取操作或擦除操作。例如，外围电路200可在控制逻辑300的控制下执行第一和第二编程操作或执行第一至第三编程操作。
根据实施例，外围电路200可使用能够编程两位数据的多层单元(mlc)编程方案或能够编程三位数据的三层单元(tlc)编程方案来对所选择的存储块110执行编程操作。mlc编程方案可包括编程最低有效位(lsb)数据的第一编程操作和编程最高有效位(msb)数据的第二编程操作。tlc编程方案可包括编程lsb数据的第一编程操作、编程中央有效位(csb)数据的第二编程操作和编程msb数据的第三编程操作。
在实施例中，当将至少两位数据存储在存储器单元中时，外围电路200可使用包括第一编程操作和第二编程操作的重新编程方案来执行编程操作。每一个存储器单元可通过执行第一编程操作而首先被编程到第一目标电平，并且可通过执行第二编程操作而其次被编程到第二目标电平。第一目标电平和第二目标电平可以是相同的阈值电压电平，或者可选地，第一目标电平可以是低于第二目标电平的阈值电压电平。上述重新编程方案可包括第一至第y(其中，y是2或更大的整数)编程操作，并且各个编程操作的目标电平可以是相同的电平，或者可选地，第一编程操作的目标电平可低于其它编程操作的目标电平。
外围电路200可执行第一编程操作使得包括在所选择的存储块110中的多个串被顺序地编程，执行第二编程操作使得多个串被顺序地编程，以及执行第三编程操作使得多个串被顺序地编程。
外围电路200可包括电压生成电路210、行解码器220、页面缓冲器组230、列解码器240、输入/输出电路250、通过/失败检查电路260和源极线驱动器270。
电压生成电路210可响应于操作信号op_cmd生成用于编程操作、读取操作和擦除操作的各种操作电压vop。进一步地，电压生成电路210可响应于操作信号op_cmd选择性地使局部线ll放电。例如，在控制逻辑300的控制下，电压生成电路210可生成编程电压、验证电压、通过电压、读取电压、源极线电压等。
行解码器220可响应于行地址radd将操作电压vop传送到与所选择的存储块110联接的局部线ll。
页面缓冲器组230可包括联接到位线bl1至bln的多个页面缓冲器pb1至pbn231。页面缓冲器pb1至pbn231可响应于页面缓冲器控制信号pbsignals进行操作。例如，在编程操作期间，页面缓冲器pb1至pbn231可临时存储通过列解码器240接收的数据，并且可基于存储的数据控制对应位线bl1至bln的电位电平。进一步地，在编程操作期间，页面缓冲器pb1至pbn231可被顺序地激活，并且可在激活状态下基于临时存储的数据来控制对应位线的电位电平。剩余的页面缓冲器，即去激活的页面缓冲器，可将编程禁止电压(例如，供给电压)施加到对应的位线。例如，在编程操作期间，页面缓冲器pb1被激活以基于存储在页面缓冲器pb1中的数据来控制位线bl1的电位电平。在完成对联接到位线bl1的存储器单元的编程操作之后，页面缓冲器pb2被激活以基于存储在页面缓冲器pb2中的数据来控制位线bl2的电位电平。与上述操作的情况一样，页面缓冲器pb1至pbn231可被顺序地激活。
列解码器240可响应于列地址cadd在输入/输出电路250和页面缓冲器组230之间传送数据。例如，列解码器240可通过数据线dl与页面缓冲器231交换数据，或者可通过列线cl与输入/输出电路250交换数据。
输入/输出电路250可将从存储器控制器(例如，图1的1200)接收的命令cmd和地址add传输到控制逻辑300，或者可与列解码器240交换数据data。
在读取操作或验证操作期间，通过/失败检查电路260可响应于使能位vry_bit<#>生成参考电流，并且可通过将从页面缓冲器组230接收的感测电压vpb与基于参考电流产生的参考电压进行比较来输出通过信号pass或失败信号fail。
源极线驱动器270可通过源极线sl联接到包括在存储器单元阵列100中的存储器单元，并且可控制源极节点的电压。在示例中，源极线驱动器270可在读取或验证操作期间将每一个存储器单元的源极节点电联接到接地节点。进一步地，源极线驱动器270可在编程操作期间向每一个存储器单元的源极节点施加接地电压。源极线驱动器270可在擦除操作期间向每一个存储器单元的源极节点施加擦除电压。源极线驱动器270可从控制逻辑300接收源极线控制信号ctrl_sl，并且可响应于源极线控制信号ctrl_sl来控制源极节点的电压。
控制逻辑300可通过响应于命令cmd和地址add输出操作信号op_cmd、行地址radd、源极线控制信号ctrl_sl、页面缓冲器控制信号pbsignals、使能位vry_bit<#>和列地址cadd来控制外围电路200。进一步地，控制逻辑300可响应于通过信号pass或失败信号fail来确定验证操作是通过还是失败。
当对从多个存储块mb1至mbk110中选择的存储块执行编程操作时，根据本公开的实施例的存储器装置1100可顺序地选择包括在所选择的存储块中的多个串并且对所选择的串进行编程。例如，在mlc编程操作期间，可执行第一编程操作使得包括在所选择的存储块110中的多个串被顺序地编程，并且可执行第二编程操作使得多个串被顺序地编程。在tlc编程操作期间，可执行第一编程操作使得包括在所选择的存储块110中的多个串被顺序地编程，可执行第二编程操作使得多个串被顺序地编程，并且可执行第三编程操作使得多个串被顺序地编程。
图3是示出图2的存储块的示图。
参照图3，存储块110可被配置成使得并联布置的多个字线联接在第一选择线和第二选择线之间。此处，第一选择线可以是源极选择线ssl，第二选择线可以是漏极选择线dsl。详细地，存储块110可包括联接在位线bl1至bln与源极线sl之间的多个串st。位线bl1至bln可分别联接到串st，并且源极线可共同联接到串st。因为串st可具有相同的配置，所以将以示例的方式详细描述联接到第一位线bl1的串st。
串st可包括串联连接在源极线sl和第一位线bl1之间的源极选择晶体管sst、多个存储器单元f1至f16以及漏极选择晶体管dst。单个串st可包括一个或多个源极选择晶体管sst和漏极选择晶体管dst，并且可包括比图中所示的存储器单元f1至f16更多的存储器单元。
源极选择晶体管sst的源极可联接到源极线sl，漏极选择晶体管dst的漏极可联接到第一位线bl1。存储器单元f1至f16可串联连接在源极选择晶体管sst和漏极选择晶体管dst之间。包括在不同串st中的源极选择晶体管sst的栅极可联接到源极选择线ssl，漏极选择晶体管dst的栅极可联接到漏极选择线dsl，并且存储器单元f1至f16的栅极可联接到多个字线wl1至wl16。包括在不同串st中的存储器单元之中联接到相同字线的一组存储器单元可被称为“物理页面ppg”。因此，与字线wl1至wl16的数量相同数量的物理页面ppg可包括在存储块110中。
一个存储器单元可存储一位数据。这通常被称为单层单元(slc)。在这种情况下，一个物理页面ppg可存储对应于一个逻辑页面lpg的数据。对应于一个逻辑页面lpg的数据可包括与包括在一个物理页面ppg中的单元的数量相同数量的数据位。进一步地，一个存储器单元可存储两位或更多位数据。这种单元通常被称为多层单元(mlc)。此处，一个物理页面ppg可存储对应于两个或更多个逻辑页面lpg的数据。
图4是示出具有三维(3d)结构的存储块的示例的示图。
参照图4，存储器单元阵列100可包括多个存储块mb1至mbk110。存储块110中的每一个可包括多个串st11至st1m和st21至st2m。在实施例中，串st11至st1m和st21至st2m中的每一个可形成为“u”形。在第一存储块mb1中，可在行方向(例如，x方向)上布置m个串。在图4中，虽然示出了两个串被布置在列方向(例如，y方向)上，但该实施例仅仅是示例，并且在其它实施例中，三个或更多个串可被布置在列方向(例如，y方向)上。
多个串st11至st1m和st21至st2m中的每一个可包括至少一个源极选择晶体管sst、第一至第n存储器单元mc1至mcn、管道晶体管pt以及至少一个漏极选择晶体管dst。
源极选择晶体管sst和漏极选择晶体管dst以及存储器单元mc1至mcn可具有类似的结构。例如，源极选择晶体管sst和漏极选择晶体管dst以及存储器单元mc1至mcn中的每一个可包括沟道层、隧道绝缘层、电荷俘获层和阻挡绝缘层。例如，可在每一个串中提供用于提供沟道层的柱(pillar)。例如，可在每一个串中设置用于提供沟道层、隧道绝缘层、电荷俘获层和阻挡绝缘层中的至少一个的柱。
每一个串的源极选择晶体管sst可联接在源极线sl与存储器单元mc1至mcp之间。
在实施例中，布置在相同行中的串的源极选择晶体管可联接到在行方向上延伸的源极选择线，并且布置在不同行中的串的源极选择晶体管可联接到不同的源极选择线。在图4中，第一行中的串st11至st1m的源极选择晶体管可联接到第一源极选择线ssl1。第二行中的串st21至st2m的源极选择晶体管可联接到第二源极选择线ssl2。
在另一实施例中，串st11至st1m和st21至st2m的源极选择晶体管可共同联接到单个源极选择线。
每一个串中的第一至第n存储器单元mc1至mcn可联接在源极选择晶体管sst和漏极选择晶体管dst之间。
第一至第n存储器单元mc1至mcn可被划分成第一至第p存储器单元mc1至mcp和第p+1至第n存储器单元mcp+1至mcn。第一至第p存储器单元mc1至mcp可被顺序地布置在垂直方向(例如，z方向)上，并且可串联联接在源极选择晶体管sst和管道晶体管pt之间。第p+1至第n存储器单元mcp+1至mcn可被顺序地布置在垂直方向(例如，z方向)上，并且可串联联接在管道晶体管pt和漏极选择晶体管dst之间。第一至第p存储器单元mc1至mcp和第p+1至第n存储器单元mcp+1至mcn可通过管道晶体管pt而彼此联接。每一个串的第一至第n存储器单元mc1至mcn的栅极可分别联接到第一至第n字线wl1至wln。
在实施例中，第一至第n存储器单元mc1至mcn中的至少一个可用作虚设存储器单元。当提供虚设存储器单元时，可稳定地控制对应串的电压或电流。每一个串的管道晶体管pt的栅极可联接到管线pl。
每一个串的漏极选择晶体管dst可联接在相应位线和存储器单元mcp+1至mcn之间。布置在行方向上的串可联接到在行方向上延伸的相应漏极选择线。第一行中的串st11至st1m的漏极选择晶体管可联接到漏极选择线dsl1。第二行中的串st21至st2m的漏极选择晶体管可联接到第二漏极选择线dsl2。
布置在列方向上的串可联接到在列方向上延伸的位线。在图4中，第一列中的串st11和st21可联接到第一位线bl1。第m列中的串st1m和st2m可联接到第m位线blm。
布置在行方向上的串中，联接到相同字线的存储器单元可构成一个页面。例如，第一行中的串st11至st1m之中的、联接到第一字线wl1的存储器单元可构成一个页面。第二行中的串st21至st2m之中的、联接到第一字线wl1的存储器单元可构成另外一个页面。可通过选择漏极选择线dsl1和dsl2中的任意一个来选择布置在单个行的方向上的串。可通过选择字线wl1至wln中的任意一个来从所选择的单元串中选择一个页面。
图5是示出具有3d结构的存储块的示例的示图。
参照图5，存储器单元阵列100可包括多个存储块mb1至mbk110。存储块110中的每一个可包括多个串st11'至st1m'和st21'至st2m'。串st11'至st1m'和st21'至st2m'中的每一个可沿垂直方向(例如，z方向)延伸。在存储块110中，可在行方向(例如，x方向)上布置m个串。在图5中，虽然示出了两个串被布置在列方向(例如，y方向)上，但给出该实施例是为了便于描述，并且在其它实施例中，三个或更多个串可被布置在列方向(例如，y方向)上。
串st11'至st1m'和st21'至st2m'中的每一个可包括至少一个源极选择晶体管sst、第一至第n存储器单元mc1至mcn以及至少一个漏极选择晶体管dst。
每一个串的源极选择晶体管sst可联接在源极线sl与存储器单元mc1至mcn之间。布置在相同行中的串的源极选择晶体管可联接到相同的源极选择线。布置在第一行中的串st11'至st1m'的源极选择晶体管可联接到第一源极选择线ssl1。布置在第二行中的串st21'至st2m'的源极选择晶体管可联接到第二源极选择线ssl2。在实施例中，串st11'至st1m'和st21'至st2m'的源极选择晶体管可共同联接到单个源极选择线。
每一个串中的第一至第n存储器单元mc1至mcn可串联联接在源极选择晶体管sst和漏极选择晶体管dst之间。第一至第n存储器单元mc1至mcn的栅极可分别联接到第一至第n字线wl1至wln。
在实施例中，第一至第n存储器单元mc1至mcn中的至少一个可用作虚设存储器单元。当提供虚设存储器单元时，可稳定地控制对应串的电压或电流。因此，可提高存储在存储块110中的数据的可靠性。
每一个串的漏极选择晶体管dst可联接在相应位线和存储器单元mc1至mcn之间。布置在行方向上的串的漏极选择晶体管dst可联接到沿行方向延伸的漏极选择线。第一行中的串st11'至st1m'的漏极选择晶体管dst可联接到第一漏极选择线dsl1。第二行中的串st21'至st2m'的漏极选择晶体管dst可联接到第二漏极选择线dsl2。
总之，图5的存储块110可基本上类似于图4的存储块110。也就是说，可从图5的存储块110中的每一个串中排除管道晶体管pt。
图6是示出根据本公开的实施例的存储器系统的编程操作的流程图。
图7是示出根据本公开的实施例的编程操作的序列的示图。图7示出了带有表示编程序列的数字的存储器单元。
图8是示出第一编程操作之后存储器单元的保持特性的示图。
下面将参照图1至图8描述根据本公开的实施例的存储器系统的编程操作。
在本公开的实施例中，将以示例的方式描述以mlc方案对存储器单元进行编程的操作。然而，应当注意的是，本发明不限于mlc方案。
当在步骤s610中从主机2000输入写入请求和数据时，存储器控制器1200响应于写入请求生成用于控制存储器装置1100的写入操作的命令cmd，将与写入请求一起接收的地址转换成存储器装置1100的地址，然后生成转换地址add。
响应于写入请求，存储器控制器1200的编程序列控制器1210为包括在存储块中的多个串设置编程序列，该存储块从包括在存储器装置1100中的多个存储块中选择并且将对该存储块执行编程操作。例如，编程序列控制器1210可设置编程序列，使得包括在所选择的存储块中的多个串被顺序地选择和编程。
存储器控制器1200将命令cmd、数据和地址add传输到存储器装置1100。
在步骤s620中，存储器装置1100的控制逻辑300响应于命令cmd和地址add输出操作信号op_cmd、行地址radd和页面缓冲器控制信号pbsignals，然后控制外围电路200，使得外围电路200对来自所选择的存储块(例如，mb1)的包括联接到字线wl1的存储器单元的第一页面执行第一编程操作，其中存储器单元被顺序地选择和编程。
参照图7，在lsb数据被编程到联接到字线wl1的存储器单元中被包括在第一串st1中的存储器单元(编程序列1)之后，lsb数据被编程到联接到字线wl1的存储器单元中被包括在第二串st2中的存储器单元(编程序列2)。此后，在lsb数据被编程到联接到字线wl1的存储器单元中被包括在第三串st3中的存储器单元(编程序列3)之后，lsb数据被编程到联接到字线wl1的存储器单元中被包括在第四串st4中的存储器单元(编程序列4)。如上所述，可通过从包括在所选择的存储块中的多个串中顺序地选择对应于第一页面的存储器单元并且通过将lsb数据编程到所选择的存储器单元来执行第一编程操作。
此后，在步骤s630中，外围电路200可在控制逻辑300的控制下，对来自所选择的存储块的包括联接到字线wl2的存储器单元的第二页面执行第一编程操作，并且可被控制成使得存储器单元被顺序地选择和编程。
参照图7，在lsb数据被编程到联接到字线wl2的存储器单元中被包括在第一串st1中的存储器单元(编程序列5)之后，lsb数据被编程到联接到字线wl2的存储器单元中被包括在第二串st2中的存储器单元(编程序列6)。此后，在lsb数据被编程到联接到字线wl2的存储器单元中被包括在第三串st3中的存储器单元(编程序列7)之后，lsb数据被编程到联接到字线wl2的存储器单元中被包括在第四串st4中的存储器单元(编程序列8)。如上所述，可通过在包括在所选择的存储块中的多个串中顺序地选择对应于第二页面的存储器单元并且通过将lsb数据编程到所选择的存储器单元来执行第一编程操作。
此后，在步骤s640中，外围电路200可在控制逻辑300的控制下对所选择的存储块的第一页面执行第二编程操作，并且可被控制成使得存储器单元被顺序地选择和编程。
参照图7，在msb数据被编程到联接到字线wl1的存储器单元中被包括在第一串st1中的存储器单元(编程序列9)之后，msb数据被编程到联接到字线wl1的存储器单元中被包括在第二串st2中的存储器单元(编程序列10)。此后，在msb数据被编程到联接到字线wl1的存储器单元中被包括在第三串st3中的存储器单元(编程序列11)之后，msb数据被编程到联接到字线wl1的存储器单元中被包括在第四串st4中的存储器单元(编程序列12)。如上所述，可通过从包括在所选择的存储块中的多个串中顺序地选择对应于第一页面的存储器单元并且通过将msb数据编程到所选择的存储器单元来执行第二编程操作。
此后，在步骤s650中，外围电路200可在控制逻辑300的控制下，对来自所选择的存储块的包括联接到字线wl3的存储器单元的第三页面执行第一编程操作，并且可被控制成使得存储器单元被顺序地选择和编程。
参照图7，在lsb数据被编程到联接到字线wl3的存储器单元中被包括在第一串st1中的存储器单元(编程序列13)之后，lsb数据被编程到联接到字线wl3的存储器单元中被包括在第二串st2中的存储器单元(编程序列14)。此后，在lsb数据被编程到联接到字线wl3的存储器单元中被包括在第三串st3中的存储器单元(编程序列15)之后，lsb数据被编程到联接到字线wl3的存储器单元中被包括在第四串st4中的存储器单元(编程序列16)。如上所述，可通过在包括在所选择的存储块中的多个串中顺序地选择对应于第三页面的存储器单元并且通过将lsb数据编程到所选择的存储器单元来执行第一编程操作。
此后，在步骤s660中，外围电路200可在控制逻辑300的控制下对所选择的存储块的第二页面执行第二编程操作，并且可被控制成使得存储器单元被顺序地选择和编程。
参照图7，在msb数据被编程到联接到字线wl2的存储器单元中被包括在第一串st1中的存储器单元(编程序列17)之后，msb数据被编程到联接到字线wl2的存储器单元中被包括在第二串st2中的存储器单元(编程序列18)。此后，在msb数据被编程到联接到字线wl2的存储器单元中被包括在第三串st3中的存储器单元(编程序列19)之后，msb数据被编程到联接到字线wl2的存储器单元中被包括在第四串st4中的存储器单元(编程序列20)。如上所述，可通过从包括在所选择的存储块中的多个串中顺序地选择对应于第二页面的存储器单元并且通过将msb数据编程到所选择的存储器单元来执行第二编程操作。
此后，在步骤s670中，外围电路200可在控制逻辑300的控制下，对来自所选择的存储块的包括联接到字线wl4的存储器单元的第四页面执行第一编程操作，并且可被控制成使得存储器单元被顺序地选择和编程。
参照图7，在lsb数据被编程到联接到字线wl4的存储器单元中被包括在第一串st1中的存储器单元(编程序列21)之后，lsb数据被编程到联接到字线wl4的存储器单元中被包括在第二串st2中的存储器单元(编程序列22)。此后，在lsb数据被编程到联接到字线wl4的存储器单元中被包括在第三串st3中的存储器单元(编程序列23)之后，lsb数据被编程到联接到字线wl4的存储器单元中被包括在第四串st4中的存储器单元(编程序列24)。如上所述，可通过在包括在所选择的存储块中的多个串中顺序地选择对应于第四页面的存储器单元并且通过将lsb数据编程到所选择的存储器单元来执行第一编程操作。
此后，在步骤s680中，外围电路200可在控制逻辑300的控制下对所选择的存储块的第三页面执行第二编程操作，并且可被控制成使得存储器单元被顺序地选择和编程。
参照图7，在msb数据被编程到联接到字线wl3的存储器单元中被包括在第一串st1中的存储器单元(编程序列25)之后，msb数据被编程到联接到字线wl3的存储器单元中被包括在第二串st2中的存储器单元(编程序列26)。此后，在msb数据被编程到联接到字线wl3的存储器单元中被包括在第三串st3中的存储器单元(编程序列27)之后，msb数据被编程到联接到字线wl3的存储器单元中被包括在第四串st4中的存储器单元(编程序列28)。如上所述，可通过从包括在所选择的存储块中的多个串中顺序地选择对应于第三页面的存储器单元并且通过将msb数据编程到所选择的存储器单元来执行第二编程操作。
在上述编程序列中，对每一个页面执行第一编程操作和第二编程操作。最后，在步骤s690中，对包括联接到字线wln的存储器单元的第n页面执行第二编程操作，并控制该第二编程操作使得存储器单元被顺序地选择和编程。
根据该编程操作方法，在对所选择的页面(例如，第一页面)顺序地执行第一编程操作(参见编程序列1至4)之后，在对所选择的页面执行第二编程操作(参见编程序列9至12)之前，对随后页面(例如，第二页面)顺序地执行第一编程操作(参见编程序列5至8)。
参照图8，在所选择的页面中的存储器单元中，在第一编程操作(参见编程序列1至4)期间，电子
图9是说明根据本公开的实施例的存储器系统的编程操作的阈值电压分布图。
下面将参照图1至图9描述根据本公开的实施例的存储器系统的编程操作。
在本公开的实施例中，将以示例的方式描述使用重新编程方案对存储器单元进行编程的操作。
当在步骤s610中从主机2000输入写入请求和数据(参见图6)时，存储器控制器1200响应于写入请求生成用于控制存储器装置1100的写入操作的命令cmd，将与写入请求一起接收的地址转换成存储器装置1100的地址，然后生成转换地址add。
响应于写入请求，存储器控制器1200的编程序列控制器1210为包括在存储块中的多个串设置编程序列，该存储块从包括在存储器装置1100中的多个存储块中选择并且将对该存储块执行编程操作。例如，编程序列控制器1210可设置编程序列，使得包括在所选择的存储块中的多个串被顺序地选择和编程。
存储器控制器1200将命令cmd、数据和地址add传输到存储器装置1100。
在步骤s620中，存储器装置1100的控制逻辑300响应于命令cmd和地址add输出操作信号op_cmd、行地址radd和页面缓冲器控制信号pbsignals，然后控制外围电路200，使得外围电路200对来自所选择的存储块(例如，mb1)的包括联接到字线wl1的存储器单元的第一页面执行第一编程操作，其中存储器单元被顺序地选择和编程(参见图6)。参照图7，在联接到字线wl1的存储器单元中被包括在第一串st1中的存储器单元被编程(编程序列1)之后，联接到字线wl1的存储器单元中被包括在第二串st2中的存储器单元被编程(编程序列2)。此后，在联接到字线wl1的存储器单元中被包括在第三串st3中的存储器单元被编程(编程序列3)之后，联接到字线wl1的存储器单元中被包括在第四串st4中的存储器单元被编程(编程序列4)。如上所述，可通过在包括在所选择的存储块中的多个串中顺序地选择对应于第一页面的存储器单元来执行第一编程操作。
参照图9，第一编程操作可使存储器单元的阈值电压保持在擦除状态s0而不改变，或者可将存储器单元编程到高于目标电平pv1*、pv2*和pv3*的状态。在图9所示的实施例中，第一编程操作的目标电平pv1*、pv2*和pv3*可低于第二编程操作的目标电平pv1、pv2和pv3。然而，根据实施例，第一编程操作的目标电平pv1*、pv2*和pv3*可被设置为与第二编程操作的目标电平pv1、pv2和pv3相同的电平。作为第一编程操作的结果，在包括在第一至第四串st1至st4中的存储器单元中对应于第一页面的存储器单元可被编程为具有对应于s0、s1*、s2*和s3*中的任何一个的编程状态。
此后，在步骤s630中，外围电路200可在控制逻辑300的控制下，对来自所选择的存储块的包括联接到字线wl2的存储器单元的第二页面执行第一编程操作，并且可被控制成使得存储器单元被顺序地选择和编程(参见图6)。参照图7，在联接到字线wl2的存储器单元中被包括在第一串st1中的存储器单元被编程(编程序列5)之后，联接到字线wl2的存储器单元中被包括在第二串st2中的存储器单元被编程(编程序列6)。在联接到字线wl2的存储器单元中被包括在第三串st3中的存储器单元被编程(编程序列7)之后，联接到字线wl2的存储器单元中被包括在第四串st4中的存储器单元被编程(编程序列8)。如上所述，可通过在包括在所选择的存储块中的多个串中顺序地选择对应于第二页面的存储器单元来执行第一编程操作。
此后，在步骤s640中，外围电路200可在控制逻辑300的控制下对所选择的存储块的第一页面执行第二编程操作，并且可被控制成使得存储器单元被顺序地选择和编程(参见图6)。参照图7，在联接到字线wl1的存储器单元中被包括在第一串st1中的存储器单元被编程(编程序列9)之后，联接到字线wl1的存储器单元中被包括在第二串st2中的存储器单元被编程(编程序列10)。此后，在联接到字线wl1的存储器单元中被包括在第三串st3中的存储器单元被编程(编程序列11)之后，联接到字线wl1的存储器单元中被包括在第四串st4中的存储器单元被编程(编程序列12)。如上所述，可通过在包括在所选择的存储块中的多个串中顺序地选择对应于第一页面的存储器单元来执行第二编程操作。
参照图9，第二编程操作可使第一编程操作之后存储器单元的阈值电压保持在擦除状态s0而不改变，或者可将存储器单元编程到高于目标电平pv1、pv2和pv3的状态。作为第二编程操作的结果，在包括在第一至第四串st1至st4中的存储器单元中对应于第一页面的存储器单元可被编程为具有对应于s0、s1、s2和s3中的任何一个的编程状态。
此后，在步骤s650中，外围电路200可在控制逻辑300的控制下，对来自所选择的存储块的包括联接到字线wl3的存储器单元的第三页面执行第一编程操作，并且可被控制成使得存储器单元被顺序地选择和编程(参见图6)。参照图7，在联接到字线wl3的存储器单元中被包括在第一串st1中的存储器单元被编程(编程序列13)之后，联接到字线wl3的存储器单元中被包括在第二串st2中的存储器单元被编程(编程序列14)。此后，在联接到字线wl3的存储器单元中被包括在第三串st3中的存储器单元被编程(编程序列15)之后，联接到字线wl3的存储器单元中被包括在第四串st4中的存储器单元被编程(编程序列16)。如上所述，可通过在包括在所选择的存储块中的多个串中顺序地选择对应于第三页面的存储器单元来执行第一编程操作。
此后，在步骤s660中，外围电路200可在控制逻辑300的控制下对所选择的存储块的第二页面执行第二编程操作，并且可被控制成使得存储器单元被顺序地选择和编程(参见图6)。参照图7，在联接到字线wl2的存储器单元中被包括在第一串st1中的存储器单元被编程(编程序列17)之后，联接到字线wl2的存储器单元中被包括在第二串st2中的存储器单元被编程(编程序列18)。在联接到字线wl2的存储器单元中被包括在第三串st3中的存储器单元被编程(编程序列19)之后，联接到字线wl2的存储器单元中被包括在第四串st4中的存储器单元被编程(编程序列20)。如上所述，可通过在包括在所选择的存储块中的多个串中顺序地选择对应于第二页面的存储器单元来执行第二编程操作。
此后，在步骤s670中，外围电路200可在控制逻辑300的控制下，对来自所选择的存储块的包括联接到字线wl4的存储器单元的第四页面执行第一编程操作，并且可被控制成使得存储器单元被顺序地选择和编程(参见图6)。参照图7，在联接到字线wl4的存储器单元中被包括在第一串st1中的存储器单元被编程(编程序列21)之后，联接到字线wl4的存储器单元中被包括在第二串st2中的存储器单元被编程(编程序列22)。此后，在联接到字线wl4的存储器单元中被包括在第三串st3中的存储器单元被编程(编程序列23)之后，联接到字线wl4的存储器单元中被包括在第四串st4中的存储器单元被编程(编程序列24)。如上所述，可通过在包括在所选择的存储块中的多个串中顺序地选择对应于第四页面的存储器单元来执行第一编程操作。
此后，在步骤s680中，外围电路200可在控制逻辑300的控制下对所选择的存储块的第三页面执行第二编程操作，并且可被控制成使得存储器单元被顺序地选择和编程(参见图6)。参照图7，在联接到字线wl3的存储器单元中被包括在第一串st1中的存储器单元被编程(编程序列25)之后，联接到字线wl3的存储器单元中被包括在第二串st2中的存储器单元被编程(编程序列26)。此后，在联接到字线wl3的存储器单元中被包括在第三串st3中的存储器单元被编程(编程序列27)之后，联接到字线wl3的存储器单元中被包括在第四串st4中的存储器单元被编程(编程序列28)。如上所述，可通过在包括在所选择的存储块中的多个串中顺序地选择对应于第三页面的存储器单元来执行第二编程操作。
在上述编程序列中，对每一个页面执行第一编程操作和第二编程操作。最后，在步骤s690中，对包括联接到字线wln的存储器单元的第n页面执行第二编程操作，并控制该第二编程操作使得存储器单元被顺序地选择和编程(参见图6)。
在本公开的实施例中，虽然将重新编程操作描述为包括第一编程操作和第二编程操作，但重新编程操作可包括第一至第y(其中y是大于或等于2的整数)编程操作，并且各个编程操作的目标电平可彼此相同，或者可选地，第一编程操作的目标电平可低于其它编程操作的目标电平。
根据该编程操作方法，在对所选择的页面(例如，第一页面)顺序地执行第一编程操作(参见编程序列1至4)之后，在对所选择的页面执行第二编程操作(参见编程序列9至12)之前，对随后页面(例如，第二页面)顺序地执行第一编程操作(参见编程序列5至8)。参照图8，在所选择的页面中的存储器单元中，在第一编程操作(参见编程序列1至4)期间，电子
图10是示出根据本公开的实施例的存储器系统的编程操作的流程图。
图11是示出根据本公开的实施例的编程操作的序列的示图。图11示出了带有表示编程序列的数字的存储器单元。
下面将参照图1、图5、图8、图10和图11描述根据本公开的实施例的存储器系统的编程操作。
在本公开的实施例中，将以示例的方式描述以tlc方案执行的编程操作。然而，应当注意的是，本发明不限于tlc方案。
当在步骤s910中从主机2000输入写入请求和数据时，存储器控制器1200响应于写入请求生成用于控制存储器装置1100的写入操作的命令cmd，将与写入请求一起接收的地址转换成存储器装置1100的地址，然后生成转换地址add。
响应于写入请求，存储器控制器1200的编程序列控制器1210为包括在存储块中的多个串设置编程序列，该存储块从包括在存储器装置1100中的多个存储块中选择并且将对该存储块执行编程操作。例如，编程序列控制器1210可设置编程序列，使得包括在所选择的存储块中的多个串被顺序地选择和编程。
存储器控制器1200将命令cmd、数据和地址add传输到存储器装置1100。
在步骤s920中，存储器装置1100的控制逻辑300响应于命令cmd和地址add输出操作信号op_cmd、行地址radd和页面缓冲器控制信号pbsignals，然后控制外围电路200，使得外围电路200对来自所选择的存储块(例如，mb1)的包括联接到字线wl1的存储器单元的第一页面执行第一编程操作，其中存储器单元被顺序地选择和编程。
参照图11，在lsb数据被编程到联接到字线wl1的存储器单元中被包括在第一串st1中的存储器单元(编程序列1)之后，lsb数据被编程到联接到字线wl1的存储器单元中被包括在第二串st2中的存储器单元(编程序列2)。在lsb数据被编程到联接到字线wl1的存储器单元中被包括在第三串st3中的存储器单元(编程序列3)之后，lsb数据被编程到联接到字线wl1的存储器单元中被包括在第四串st4中的存储器单元(编程序列4)。如上所述，可通过从包括在所选择的存储块中的多个串中顺序地选择对应于第一页面的存储器单元并且通过将lsb数据编程到所选择的存储器单元来执行第一编程操作。
此后，在步骤s930中，外围电路200可在控制逻辑300的控制下，对来自所选择的存储块的包括联接到字线wl2的存储器单元的第二页面执行第一编程操作，并且可被控制成使得存储器单元被顺序地选择和编程。参照图11，在lsb数据被编程到联接到字线wl2的存储器单元中被包括在第一串st1中的存储器单元(编程序列5)之后，lsb数据被编程到联接到字线wl2的存储器单元中被包括在第二串st2中的存储器单元(编程序列6)。在lsb数据被编程到联接到字线wl2的存储器单元中被包括在第三串st3中的存储器单元(编程序列7)之后，lsb数据被编程到联接到字线wl2的存储器单元中被包括在第四串st4中的存储器单元(编程序列8)。如上所述，可通过在包括在所选择的存储块中的多个串中顺序地选择对应于第二页面的存储器单元并且通过将lsb数据编程到所选择的存储器单元来执行第一编程操作。
此后，在步骤s940中，外围电路200可在控制逻辑300的控制下对所选择的存储块的第一页面执行第二编程操作，并且可被控制成使得存储器单元被顺序地选择和编程。
参照图11，在csb数据被编程到联接到字线wl1的存储器单元中被包括在第一串st1中的存储器单元(编程序列9)之后，csb数据被编程到联接到字线wl1的存储器单元中被包括在第二串st2中的存储器单元(编程序列10)。此后，在csb数据被编程到联接到字线wl1的存储器单元中被包括在第三串st3中的存储器单元(编程序列11)之后，csb数据被编程到联接到字线wl1的存储器单元中被包括在第四串st4中的存储器单元(编程序列12)。如上所述，可通过从包括在所选择的存储块中的多个串中顺序地选择对应于第一页面的存储器单元并且通过将csb数据编程到所选择的存储器单元来执行第二编程操作。
此后，在步骤s950中，外围电路200可在控制逻辑300的控制下对所选择的存储块的第一页面执行第三编程操作，并且可被控制成使得存储器单元被顺序地选择和编程。
参照图11，在msb数据被编程到联接到字线wl1的存储器单元中被包括在第一串st1中的存储器单元(编程序列13)之后，msb数据被编程到联接到字线wl1的存储器单元中被包括在第二串st2中的存储器单元(编程序列14)。此后，在msb数据被编程到联接到字线wl1的存储器单元中被包括在第三串st3中的存储器单元(编程序列15)之后，msb数据被编程到联接到字线wl1的存储器单元中被包括在第四串st4中的存储器单元(编程序列16)。如上所述，可通过从包括在所选择的存储块中的多个串中顺序地选择对应于第一页面的存储器单元并且通过将msb数据编程到所选择的存储器单元来执行第三编程操作。
此后，在步骤s960中，外围电路200可在控制逻辑300的控制下，对来自所选择的存储块的包括联接到字线wl3的存储器单元的第三页面执行第一编程操作，并且可被控制成使得存储器单元被顺序地选择和编程。
参照图11，在lsb数据被编程到联接到字线wl3的存储器单元中被包括在第一串st1中的存储器单元(编程序列17)之后，lsb数据被编程到联接到字线wl3的存储器单元中被包括在第二串st2中的存储器单元(编程序列18)。此后，在lsb数据被编程到联接到字线wl3的存储器单元中被包括在第三串st3中的存储器单元(编程序列19)之后，lsb数据被编程到联接到字线wl3的存储器单元中被包括在第四串st4中的存储器单元(编程序列20)。如上所述，可通过在包括在所选择的存储块中的多个串中顺序地选择对应于第三页面的存储器单元并且通过将lsb数据编程到所选择的存储器单元来执行第一编程操作。
此后，在步骤s970中，外围电路200可在控制逻辑300的控制下对所选择的存储块的第二页面执行第二编程操作，并且可被控制成使得存储器单元被顺序地选择和编程。
参照图11，在csb数据被编程到联接到字线wl2的存储器单元中被包括在第一串st1中的存储器单元(编程序列21)之后，csb数据被编程到联接到字线wl2的存储器单元中被包括在第二串st2中的存储器单元(编程序列22)。此后，在csb数据被编程到联接到字线wl2的存储器单元中被包括在第三串st3中的存储器单元(编程序列23)之后，csb数据被编程到联接到字线wl2的存储器单元中被包括在第四串st4中的存储器单元(编程序列24)。如上所述，可通过从包括在所选择的存储块中的多个串中顺序地选择对应于第二页面的存储器单元并且通过将csb数据编程到所选择的存储器单元来执行第二编程操作。
此后，在步骤s980中，外围电路200可在控制逻辑300的控制下对所选择的存储块的第二页面执行第三编程操作，并且可被控制成使得存储器单元被顺序地选择和编程。
参照图11，在msb数据被编程到联接到字线wl2的存储器单元中被包括在第一串st1中的存储器单元(编程序列25)之后，msb数据被编程到联接到字线wl2的存储器单元中被包括在第二串st2中的存储器单元(编程序列26)。此后，在msb数据被编程到联接到字线wl2的存储器单元中被包括在第三串st3中的存储器单元(编程序列27)之后，msb数据被编程到联接到字线wl2的存储器单元中被包括在第四串st4中的存储器单元(编程序列28)。如上所述，可通过从包括在所选择的存储块中的多个串中顺序地选择对应于第二页面的存储器单元并且通过将msb数据编程到所选择的存储器单元来执行第三编程操作。
此后，在步骤s990中，外围电路200可在控制逻辑300的控制下，对来自所选择的存储块的包括联接到字线wl4的存储器单元的第四页面执行第一编程操作，并且可被控制成使得存储器单元被顺序地选择和编程。
参照图11，在lsb数据被编程到联接到字线wl4的存储器单元中被包括在第一串st1中的存储器单元(编程序列29)之后，lsb数据被编程到联接到字线wl4的存储器单元中被包括在第二串st2中的存储器单元(编程序列30)。此后，在lsb数据被编程到联接到字线wl4的存储器单元中被包括在第三串st3中的存储器单元(编程序列31)之后，lsb数据被编程到联接到字线wl4的存储器单元中被包括在第四串st4中的存储器单元(编程序列32)。如上所述，可通过在包括在所选择的存储块中的多个串中顺序地选择对应于第四页面的存储器单元并且通过将lsb数据编程到所选择的存储器单元来执行第一编程操作。
此后，在步骤s1000中，外围电路200可在控制逻辑300的控制下对所选择的存储块的第三页面执行第二编程操作，并且可被控制成使得存储器单元被顺序地选择和编程。
参照图11，在csb数据被编程到联接到字线wl3的存储器单元中被包括在第一串st1中的存储器单元(编程序列33)之后，csb数据被编程到联接到字线wl3的存储器单元中被包括在第二串st2中的存储器单元(编程序列34)。此后，在csb数据被编程到联接到字线wl3的存储器单元中被包括在第三串st3中的存储器单元(编程序列35)之后，csb数据被编程到联接到字线wl3的存储器单元中被包括在第四串st4中的存储器单元(编程序列36)。如上所述，可通过从包括在所选择的存储块中的多个串中顺序地选择对应于第三页面的存储器单元并且通过将csb数据编程到所选择的存储器单元来执行第二编程操作。
此后，在步骤s1010中，外围电路200可在控制逻辑300的控制下对所选择的存储块的第三页面执行第三编程操作，并且可被控制成使得存储器单元被顺序地选择和编程。
参照图11，在msb数据被编程到联接到字线wl3的存储器单元中被包括在第一串st1中的存储器单元(编程序列37)之后，msb数据被编程到联接到字线wl3的存储器单元中被包括在第二串st2中的存储器单元(编程序列38)。在msb数据被编程到联接到字线wl3的存储器单元中被包括在第三串st3中的存储器单元(编程序列39)之后，msb数据被编程到联接到字线wl3的存储器单元中被包括在第四串st4中的存储器单元(编程序列40)。如上所述，可通过从包括在所选择的存储块中的多个串中顺序地选择对应于第三页面的存储器单元并且通过将msb数据编程到所选择的存储器单元来执行第三编程操作。
在上述编程序列中，对每一个页面执行第一编程操作至第三编程操作。最后，在步骤s1020和s1030中，分别对包括联接到字线wln的存储器单元的第n页面依次执行第二编程操作和第三编程操作。在这种情况下，在步骤s1020中执行第二编程操作，使得对应于第n页面的存储器单元被顺序地选择，并且csb数据被编程到所选择的存储器单元，并且在步骤s1030中执行第三编程操作，使得对应于第n页面的存储器单元被顺序地选择，并且msb数据被编程到所选择的存储器单元。
根据该编程操作方法，在对所选择的页面(例如，第一页面)顺序地执行第一编程操作(参见编程序列1至4)之后，在对所选择的页面执行第二编程操作(参见编程序列9至12)之前，对随后页面(例如，第二页面)顺序地执行第一编程操作(参见编程序列5至8)。
参照图8，在所选择的页面中的存储器单元中，在第一编程操作(参见编程序列1至4)期间，电子
图12是示出包括图2的存储器装置的存储器系统的实施例的示图。
参照图12，存储器系统30000可被实现在移动电话、智能电话、平板电脑、个人数字助理(pda)或无线通信装置中。存储器系统30000可包括存储器装置1100和能够控制存储器装置1100的操作的存储器控制器1200。存储器控制器1200可在处理器3100的控制下控制存储器装置1100的数据存取操作，例如编程操作、擦除操作或读取操作。
编程在存储器装置1100中的数据可在存储器控制器1200的控制下通过显示器3200输出。
无线电收发器3300可通过天线ant发送和接收无线电信号。例如，无线电收发器3300可将通过天线ant接收的无线电信号转变为可由处理器3100处理的信号。因此，处理器3100可处理从无线电收发器3300输出的信号，并将处理后的信号传输到存储器控制器1200或显示器3200。存储器控制器1200可将由处理器3100处理的信号编程到存储器装置1100。此外，无线电收发器3300可将从处理器3100输出的信号转变为无线电信号，并且通过天线ant将转变后的无线电信号输出到外部装置。输入装置3400可用于输入用于控制处理器3100的操作的控制信号或待由处理器3100处理的数据。输入装置3400可被实施为诸如触摸板或计算机鼠标的定点装置、小键盘或键盘。处理器3100可控制显示器3200的操作，使得从存储器控制器1200输出的数据、从无线电收发器3300输出的数据或从输入装置3400输出的数据通过显示器3200输出。
在实施例中，能够控制存储器装置1100的操作的存储器控制器1200可被实施为处理器3100的一部分或与处理器3100分开设置的芯片。
图13是示出包括图2的存储器装置的存储器系统的实施例的示图。
参照图13，存储器系统40000可被实现在个人计算机、平板电脑、上网本、电子阅读器、个人数字助理(pda)、便携式多媒体播放器(pmp)、mp3播放器或mp4播放器中。
存储器系统40000可包括存储器装置1100和能够控制存储器装置1100的数据处理操作的存储器控制器1200。
处理器4100可根据从输入装置4200输入的数据，通过显示器4300输出存储在存储器装置1100中的数据。例如，输入装置4200可被实施为诸如触摸板或计算机鼠标的定点装置、小键盘或键盘。
处理器4100可控制存储器系统40000的整体操作，并且控制存储器控制器1200的操作。在实施例中，能够控制存储器装置1100的操作的存储器控制器1200可被实施为处理器4100的一部分或与处理器4100分开设置的芯片。
图14是示出包括图2的存储器装置的存储器系统的实施例的示图。
参照图14，存储器系统50000可被实现在图像处理装置中，例如数码相机、配备有数码相机的便携式电话、配备有数码相机的智能电话或配备有数码相机的平板电脑。
存储器系统50000可包括存储器装置1100和能够控制存储器装置1100的例如编程操作、擦除操作或读取操作的数据处理操作的存储器控制器1200。
存储器系统50000的图像传感器5200可将光学图像转换为数字信号。转换后的数字信号可被传输到处理器5100或存储器控制器1200。在处理器5100的控制下，转换后的数字信号可通过显示器5300输出，或通过存储器控制器1200存储在存储器装置1100中。存储在存储器装置1100中的数据可在处理器5100或存储器控制器1200的控制下通过显示器5300输出。
在实施例中，能够控制存储器装置1100的操作的存储器控制器1200可被实施为处理器5100的一部分或与处理器5100分开设置的芯片。
图15是示出包括图2的存储器装置的存储器系统的实施例的示图。
参照图15，存储器系统70000可被实施在存储卡或智能卡中。存储器系统70000可包括存储器装置1100、存储器控制器1200和卡接口7100。
存储器控制器1200可控制存储器装置1100和卡接口7100之间的数据交换。在实施例中，卡接口7100可以是安全数字(sd)卡接口或多媒体卡(mmc)接口，但不限于此。
卡接口7100可根据主机60000的协议接口连接主机60000和存储器控制器1200以进行数据交换。在实施例中，卡接口7100可支持通用串行总线(usb)协议和芯片间(ic)-usb协议。这里，卡接口可指能够支持主机60000使用的协议的硬件、安装在硬件中的软件或者信号传输方法。
当存储器系统70000连接到诸如个人电脑、平板电脑、数码相机、数字音频播放器、移动电话、控制台视频游戏硬件或数字机顶盒的主机60000的主机接口6200时，主机接口6200可在微处理器6100的控制下通过卡接口7100和存储器控制器1200与存储器装置1100进行数据通信。
根据本公开，在执行第一编程操作之后执行第二编程操作之前，为每一个存储器单元分配预定时间段，使得通过第一编程操作俘获的电子在预定时间段内被重新分布，之后执行第二编程操作，从而改善存储器单元的阈值电压分布。
本文已经公开了实施例的示例，并且尽管使用了特定的术语，但是它们仅以一般的和描述性的意义来使用并理解，而不用于限制的目的。在一些情况下，从本申请提交起，对于本领域普通技术人员而言显而易见的是，除非另外明确指出，否则结合特定实施例描述的特征、特性和/或元件可单独使用或与结合其它实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解的是，在不脱离如权利要求中阐述的本公开的精神和范围的情况下，可进行形式和细节上的各种改变。
- 还没有人留言评论。精彩留言会获得点赞！