专利名称：电可擦可编程只读存储器,有其之存储器件和集成电路板的制作方法
技术领域：
本发明涉及电可擦可编程只读存储器(EEPROM)，特别涉及不进行擦除操作就能够连续地进行数据写操作的EEPROM电路、具有EEPROM电路的存储器件和具有EEPROM电路的IC电路板。
EEPROM电路和EPROM电路都具有多个排列成行和列的非易失存储单元晶体管。每个存储单元晶体管能够在两种截然不同的状态(即双稳态)之间转换。每个存储单元晶体管存储1位数据“0(逻辑低)”或“1(逻辑高)”随两种截然不同的状态而定。EEPROM电路和EPROM电路这两种电路都是能够重写数据的只读存储器(ROMs)。但是，EEPROM电路能够以电的方式擦除数据而EPROM电路用紫外线辐射等来擦除数据。至少在这一方面EEPROM电路和EPROM电路有很大的不同。
以后在说明书中，存储单元或存储单元晶体管的“写状态”表示存储单元晶体管的阈值电压小于特定值(例如约1伏(v))的状态。这一“写状态”被表示为“0”。另一方面，存储单元或存储单元晶体管的“擦除状态”表示阈值电压大于特定值的状态。这一“擦除”状态被表示为“1”。另外，短语“写数据”表示使存储单元或存储单元晶体管成为“写状态(0)”，而“擦除数据”表示使存储单元或存储单元晶体管成为“擦除状态(1)”。
在处于写状态的存储单元晶体管中，当给该存储单元晶体管的栅极电极施加高于阈值电压的电位(例如，ov左右或大于ov左右)时，存储单元晶体管的源极和漏极就相互电连接。由于这样的电连续性，“写状态(0)”相应于存储单元晶体管的“导通状态”。另一方面，处于擦除状态的存储单元晶体管具有高的阈值电压。因此，即使当给存储单元晶体管的栅极电极施加大小约为5v到10v之内的电压时，该存储单元晶体管的源极和漏极相互也不电连接。因此，“擦除状态(1)”相应于存储单元晶体管的“截止状态”。
在EEPROM电路中，例如可对每一个字节进行“写数据”操作。这时，根据将要写数据的内容，相应的8个存储单元将成为“写状态(0)”或“擦除状态(1)”。在EEPROM电路中，在这样的写操作之前，先使8个存储单元都成为“擦除状态(1)”(数据被擦除)。然后在数据被擦除之后，将选自8个存储单元的被选存储单元的状态改变为“写状态(0)”，未被存储单元的状态仍为“擦除状态(1)”。应当选择哪一个存储单元是由在与相应的存储单元连接的位线上的电位来确定的。
在8个存储单元存储这样的8位数据的情形中，例如｛11111100｝，数据从｛11111100｝变为例如｛11111000｝将如下地进行。在这一例子的情形中，首先利用擦除操作将8个存储单元的状态｛11111100｝改变为｛11111111｝，然后利用写操作变为｛11111000｝。
相反地，在EPROM电路中，数据擦除是通过紫外线辐射等来实现的，在“写数据”操作之前不进行“擦除数据”操作。在EPROM电路中，可通过重复“写数据”操作来存储新数据。在8个存储单元晶体管存储这样的8位数据的情形中，;例如｛11111100｝，数据从｛11111100｝变为｛11111000｝将如下地进行。在这一例子的情形中，通过写操作将8个存储单元的状态｛11111100｝直接变为｛11111000｝。这样的8位数据重写是通过只给位于第三位的存储单元晶体管(离开右端的第三存储单元晶体管)“写数据”来实现的。
在EPROM电路中，从擦除状态(1)到写状态(0)的变化(1→0)是以电的方式来实现的;但是，从写状态(0)到擦除状态(1)的变化(0→1)不能以电的方式来实现，因此，在以电的方式重写数据的情形中，过失不能将写状态(0)改变为擦除状态(1)。因此，对数据保护而言，EPROM电路优于EEPROM电路。
参看图9描述普通EEPROM电路的结构和操作。所示EEPROM电路有排列成行和列的多个非易失存储单元晶体管。为简单起见，在图9中只画出位于一列和n行的存储单元晶体管MT1到MTn。在说明书中，平行于字线WL的一系列存储单元称为存储单元的“列”，而平行于位线BL1到BLn的一系列存储单元称作存储单元的“行”。
非易失存储单元晶体管MT1到MTn的每一个具有栅极电压的G、漏极电极D和源极电极S。非易失存储单元晶体管MT1到MTn的漏极D通过晶体管MS1到MSn分别连接到位线BL1到BLn。当字线WL的电位为高电平时，存储单元晶体管MT1到MTn的每个漏极电极D通过晶体管MS1到MSn与位线BL1到BLn电连接;当字线WL的电位为低电平时，存储单元晶体管MT1到MTn的漏极电极D不与位线BL1到BLn连接。位线BL1到BLn的每一条连接到行译码器等(未示出来)。每条位线BLi(i为从1到n的整数)的电位变化为高电平或低电平。哪一条位线BLi应当为高平电位取决于将要被写数据的内容(DATA)。
非易失存储单元晶体管MT1到MTn的源极电极S通过单个晶体管TR接地。晶体管TR根据控制信号将源极电极S接地或使其为断开状态。
非易失存储单元晶体管MT1到MTn的栅极电极G通过晶体管SG接至页面线PL。当字线WL的电位为高电平时，栅极电极G通过晶体管SG与页面线PL电连接;当字线WL的电位为低电平时，栅极G不与页面线PL电连接。
在这种普通的EEPROM电路中，数据写的实现如下A1.擦除操作被选字线WL、页面线PL和位线BL1到BLn的电位分别被设定为高电平、高电平和低电平。存储单元晶体管MT1到MTn的源极电极S被设定为开路状态。在这一情形中，存储单元晶体管MT1到MTn的栅极电极G的电位根据页面线PL的电位成为高电平。存储单元晶体管MT1到MTn的漏极电极D随位线BL1到BLn的电位而成为低电平。漏极电极D的电子被在栅极电极G和漏极电极D之间形成的电场注入到存储单元晶体管的浮置栅极电极(未示出来)。这样一来就提高了存储单元晶体管的阈值电压。擦除操作总是在将要在下面描述的写操作之间进行。
B1.写操作在进行了上述擦除操作之后，被选字线WL和页面线PL的电位分别被置为高电平和低电平。存储单元晶体管MT1到MTn的源极电极S通过第二控制信号被置为开路状态。位线BLi的电位被置为高电平，位线BLi与将要被写入数据的存储单元晶体管MTi的漏极电极D连接，存储单元晶体管MTi从属于被选行的多个存储单元晶体管MT1到MTn中选择。
此时，存储单元晶体管MT1到MTn栅极电极G的电位根据页面线PL的电位都被置为低电平。存储单元晶体管MT1到MTn漏极电极D的电位根据相应的位线BL1到BLn的电位被置为高电平和低电平。由于在与具有高电平电位的位线BLi连接的漏极电极D和栅极电极G之间形成的电场的作用，电子从存储单元晶体管MTi的浮置栅极电极(未示出来)释放到存储单元晶体管MTi的漏极电极D。这样一来就降低了存储单元晶体管MTi的阈值电压。
上述已有技术存在以下问题。
在普通的EEPROM电路中，数据的擦除操作总是在数据的写操作之间进行。由于这一擦除操作，数据可能会由于过失(误擦除)而被电擦除。因此，如果不进行擦除操作就能够连续地进行写操作的话，误擦除就能够避免。
但是，如果在普通的EEPROM电路中连续地进行数据的写操作又将引起以下问题。
参看图9说明这一问题。例如，存储单元晶体管MT1处于擦除状态(1)，存储单元晶体管MTz处于写状态(0)。其次，数据被写入存储单元晶体管MT1，没有数据被写入存储单元晶体管MTz。
这时，必须分别将存储单元晶体管MT1栅极电极G和漏极电极D的电位置为低电平和高电平，使存储单元晶体管MT1的源极电极S处于开路状态。另一方面，也必须将存储单元晶体管MTz栅极电极G和漏极电极D的电位都置为低电平，使存储单元晶体管MTz的源极电极S处于开路状态。但是，由于存储单元晶体管MTz的阈值电压较低，所以即使存储单元晶体管MT1漏极电极D的电位为低电平，在存储单元晶体管MTz的漏极电极D和源极电极S之间也有电流泄漏。就是说，在被写入数据的存储单元晶体管MTz的源极电极S和漏极电极D之间形成了一泄漏通道。另外，存储单元晶体管MT1Z到MTn的源极电极S相互连接，所以存储单元晶体管MT1的源极电极S通过存储单元晶体管MTz的泄漏通道也接到具有低电平电位的位线BLz。因此，存储单元晶体管MT1的源极电极S不再开路。这样一来，数据就不能够被写入存储单元晶体管MT1。
本发明的EEPROM电路包括排列成行和列的多个非易失存储单元晶体管;用来改变多个非易失存储单元晶体管的栅极电位的栅极电位改变装置;多条分别与多个非易失存储单元晶体管的漏极连接的位线;多个在漏极电极和多条位线之间形成的第一开关元件，用于响应第一信号选择漏极电极和多条位线之间的电气连续性和电气不连续性;具有固定电位的端子;以及多个分别与多个非易失存储单元晶体管的源极连接的第二开关元件，用于响应第二信号选择源极电极和具有固定电位的端子之间的电气连续性和电气不连续性，由此实现上述目的。
在本发明的一实施例中，端子可被接地。
在本发明的另一实施例中，多个第一开关元件的每一个是具有栅极电极、源极电极和漏极电极的晶体管，其中的每个源极电极与多个非易失存储单元晶体管漏极电极的相应的一个连接;每个漏极电极与多个非易失存储单元晶体管的相应一个连接;每个栅极电极接收第一信号并根据第一信号控制源极电极和漏极电极之间的电气连续性和电气不连续性。
在本发明的另一实施例中，EEPROM还包括多条字线，其中多个第一开关元件栅极电极的每一个与多条字线的相应一条连接，第一信号在字线上传送。
在本发明的另一实施例中，多个第二开关元件的每一个是具有栅极电极、源极电极和漏极电极的晶体管，其中的每个源极电极与端子连接;每个漏极电极与多个非易失存储单元晶体管源极电极的相应的一个连接;每个栅极电极接收第二信号并根据第一信号控制源极电极和漏极电极之间的电气连续性和电气不连续性。
在本发明的另一实施例中，EEPROM电路还包括控制信号线，其中多个第二开关元件的栅极电极与控制信号线连接，第二信号在控制信号在字线上传送。
在本发明的另一实施例中，栅极电位改变装置包括与多个非易失存储单元晶体管的栅极电极连接的页面线和在栅极电极和页面线之间形成的第三开关元件，用于根据说第一信号选择栅极电极和页面线之间的电气连续性和电气不连续性。
在本发明的另一实施例中，第三开关元件是具有栅极电极、源极电极和漏极电极的晶体管，其中的源极电极与多个非易失存储单元晶体管的相应栅极电极连接;漏极电极与页面线连接;栅极电极接收第一信号并根据第一信号控制源极电极和漏极电极之间的电气连续性和电气不连续性。
在本发明的另一实施例中，第三开关元件的栅极电极与多条字线的相应一条连接，第一信号在该字线上传送。
本发明的存储器件包括了本发明的EEPROM电路。
在本发明的一实施例中，该EEPROM电路被分成可擦除部分和不可擦除部分，该存储器件还包括地址判断部分，该部分是根据地址信号判断由地址信号表示的地址被包括在可擦除部分中还是被包括在不可擦除部分中并根据判断结果产生一判断信号;以及一控制部分，该部分从地址判断部分接收判断信号，对于地址被包括在EEPROM电路的可擦除部分中时的情况连续地输出进行擦除操作和写操作的信号，对于在地址被包括在不可擦除部分中时的情况输出进行写操作的信号，不输出进行擦除操作的信号。
在本发明的另一实施例中，栅极电位改变装置接收到进行擦除操作的信号时将存储单元晶体管栅极电极的电位改变为逻辑高电平，接收到进行写操作的信号时将栅极电极的电位改变为逻辑低电平。
在本发明的另一实施例中，存储器件还包括一测试部分，该部分不管由地址信号表示的地址被包括在EEPROM电路的可擦除部分中还是被包括在EEPROM电路的不可擦除部分中都输出进行擦除操作的信号给控制部分。
本发明的IC电路板包括在EEPROM电路和存储器件。
根据本发明的另一个方面，提供了一EEPROM电路。该EEPROM电路包括排列成行和列的多个非易失存储单元晶体管;分别与多个非易失存储单元晶体管的漏极连接的多条位线;每一个都在漏极电极和多条位线之间形成的多个第一开关元件，根据第一信号选择漏极电极和多条位线之间的电气连续性和电气不连续性;具有固定电位的端子;以及分别与多个非易失存储单元晶体管的源极连接的多个第二开关元件，根据第二信号选择源极电极和具有固定电位的端子之间的电气连续性和电气不连续性;与多个非易失存储单元晶体管的栅极电极连接的一页面线;在栅极电极和该页面线之间形成的一第三开关元件的ガ根据第一信号选择栅极电极和页面线之间的电气连续性和电气不连续性;一控制信号线;以及多条字线，其中的多个第一开关元件的每一个是具有栅极电极、源极电极和漏极电极的晶体管，其中的每个源极电极与多个非易失存储单元晶体管的漏极电极的相应的一个连接;每个漏极电极与多条位线的相应一条连接;每个栅极电极与多条字线的相应的一条连接，并接收在该字线上传送的第一信号，多个第一开关元件的每一个根据第一信号控制源极电极和漏极电极之间的电连续性和电不连续性，其中的多个第二开关元件的每一个是具有栅极电极、源极电极和漏极电极的晶体管，其中的每个源极电极与端子连接;每个漏极电极与多个非易失存储单元晶体管的源极电极的相应一个连接;每个栅极电极与控制信号线连接，多个第二开关元件的每一个接收在控制信号线上传送的第二信号并根据该第二信号控制源极电极和漏极电极之间的电气连续性和电气不连续性，其中的第三开关元件是具有栅极电极、源极电极和漏极电极的晶体管，其中的源极电极与多个非易失存储单元晶体管的栅极电极的相应一个连接;漏极电极与页面线连接;栅极电极与多条字线的相应一条连接连接，第三开关元件接收在该字线上传送的第一信号，并根据第一信号控制源极电极和漏极电极之间的电连续和电不连续。
因此，在此描述的发明具有优点(1)提供了不进行擦除操作就能不断进行写操作的EEPROM电路，(2)提供了具有EEPROM电路和EEPROM电路以及EPROM电路的功能的存储器件以及具有该存储器件的IC电路板。
一旦阅读并理解参看附图的以下详细描述，本领域的普通技术人员将明白本发明的上述和其它优点。
图1是表示本发明的EEPROM电路的电路图。
图2是表示具有本发明的EEPROM电路的存储器件的示意图。
图3是表示具有本发明的EEPROM电路的另一存储器件的示意图。
图4详细表示被包括在图2所示的存储器件中的写控制部分。
图5详细表示被包括在图4所示的控制部分中的写控制电路。
图6表示在图2所示的存储器件的一EEPROM区域中进行写操作时所用主要信号的波形。
图7表示在图2所示的存储器件的一EEPROM区域中进行写操作时所用主要信号的波形。
图8表示具有本发明的存储器件的一IC电路板。
图9是表示普通EEPROM电路的电路图。
以下参看附图举例描述本发明。
图1表示本发明的EEPROM电路的结构。该EEPROM电路包括排列成行和列(矩阵阵列)的多个非易失存储单元晶体管。但是，为简单起见，图1只表示排列在一单行和n列中的存储单元晶体管MT1到MTn。每个存储单元晶体管MTi(i为从1到n的整数)具有栅极电极G、漏极电极D和源极电极S。可以适当地采用EEPROM电路的任何一种熟知的存储单元晶体管结构作为非易失存储单元晶体管MTi的详细结构。例如，可采用具有FAMOS结构的存储单元晶体管。FAMOS结构的存储单元晶体管包括一控制栅极电极和一浮置栅极电极。上述“栅极电极G”相应于控制栅极电极。
非易失存储单元晶体管MT1到MTn的漏极电极D通过第一开关元件MS1到MSn分别与位线BL1到BLn连接。第一开关元件MS1到MSn响应第一信号选择漏极电极D和相应的位线BL1到BLn之间连接的电连接或电断开。位线BL1到BLn与行译码器等(未在图1中示出)连接。每条位线BLi(i为从1到n的整数)通过被接至升压电路(未示出来)或被连接地而使其电位变为高电平或低电平。哪条位线BLi应当被置为高电平是根据将要被写数据(DATA)的内容而定的。
非易失存储单元晶体管MT1到MTn的源极S通过第二开关元件MG1到MGz分别与每个都具有固定的电位的端子连接。在这一例子中，这些端子接地，所以它们的电位都为ov。第二开关元件MG1到MGz响应控制信号(第二信号)选择存储单元晶体管MT1到MTn的源极电极S和相应的地之间的电连接或电断开。
非易失存储单元晶体管MT1到MTn的栅极电极通过一第三开关元件SG与页面线PL连接。第三开关元件SG响应第一信号选择存储单元晶体管MT1到MTn的栅极电极G和页面线PL之间电气连续性或电气不连续性。实际上，页面线PL和与页面线PL连接的第三开关元件SG的数目与存储单元晶体管行的数目一样。事实上，每条页面线PL通过相应的第三开关元件SG与属于相应的行的存储单元晶体管MT1到MTn的栅极电极G连接。页面线PL与读/写部件连接，位线BL1到BLn也与该部件连接。读/写部件将在下面描述。
以下更详细地描述图1所示EEPROM电路的结构。
在这一实施例中，第一开关元件MS1到MSn的每一个是具有栅极电极G、源极电极S和漏极电极D的晶体管。每个源极S与非易失存储单元晶体管MT1到MTn漏极电极相应一个连接。每个漏极电极D与位线BL1到BLn的相应一条连接。每个栅极电极G与多条字线WL的相应一条连接。为简单起见，只有一条字线WL被示于图1。字线WL与控制字线WL的电位的电路、即一列译码器(未在图1中示出)连接。第一信号由该列译码器输出并在字线WL上传送。第一开关元件MS1到MSn的每一个的栅极电极G接收字线WL上的第一信号并响应该第一信号控制第一开关元件MS1到MSn的源极电极S和其漏极电极D之间的电连接或电断开。第一信号在此是控制第一开关元件MS1到MSn的接通/断开的信号，例如当第一开关元件MS1到MSn导电时，第一信号变为高电平，当第一开关元件MS1到MSn不导电时，第一信号变为低电平。
第二开关元件MG1到MGn的每一个是具有栅极电极G、源极电极S和漏极电极D的晶体管。每个源极电极S被接至接地端(ov)。在图1中画出了多个接地端;但是，可以只有一个端子。每个漏极电极D与非易失存储单元晶体管MT1到MTn的源极电极的相应一个连接。每个栅极电极G与控制信号线GL连接。第二信号在该控制信号线CL上传送。第二开关元件MG1到MGn的每一个的栅极电极G接收第二信号并响应第二信号控制第二开关元件MG1到MGn的源极电极S和其漏极电极D之间的电连接或电断开。当源极电极S和漏极电极D之间的连接没有成为电导通时，存储单元晶体管MT1到MTn的每一个的源极电极S被置为“开路状态”。当前例子的结构与普通例子的结构之间的差别之一如下。就是说，在现在的例子中，对于相应的行构成第二开关元件MG1到MGn，并且对于每一行存储单元晶体管MT1到MTn的每一个的源极电极S具有独立的电位。
第二信号(控制信号)在此是控制第二开关元件MG1到MGn的电连接/电断开的信号。例如，当第二开关元件MG1到MGn电导通时，第二信号的电位成为高电平，当第二开关元件MG1到MGn不导通时，第二信号的电位成为低电平。
在这一例子中，第三开关元件SG是具有栅极电极G、源极电极S和漏极电极D的晶体管。源极电极S与属于响应第三开关元件SG的列的非易失存储单元晶体管MT1到MTn的每一个的栅极电极G连接。漏极电极D与页面线PL连接，对于每一行，形成与图2所示的读/写部分16连接的页面线PL。通过该读/写部件将页面线PL的电位置为高电平(例如，约15到16v)或低电平(例如，约10v)。第三开关元件SG的栅极电极G与相应的字线WL连接。在这一例子中，该栅极电极G接收字线WL的第一信号并控制源极电极S和漏极电极D之间的电连接/电断开。
此外，一组第一开关元件MS1到MSn和第三开关元件SG被称为“选择门”。存储单元包括第一开关元件MSi、第二开关元件MGi和在它们之间形成的存储单元晶体管MTi。
另外，在这一例子中，上述结构被作为改变存储单元晶体管MT1到MTn的每一个的栅极电极G的电位的装置，但是，也可以使用另外的装置。
下面描述在图1所示的EEPROM电路中写数据的操作。根据本发明的EEPROM电路，写操作可以以两种方式来实现。即在电擦除操作之后完成写操作的第一种方式;以及不进行电擦除操作而不断进行写操作的第二种方式。第一种方式是EEPROM方式，而第二种方式是EPROM方式。
首先描述EEPROM方式(第一种方式)。
A1.擦除操作被选的字线WL、页面线PL和位线BL1到BLn的电位分别被置为高电平、高电平和低电平。存储单元晶体管MT1到MTn的源极电极S被置为开路状态。在这种情况下存储单元晶体管MT1到MTn的栅极电极G(控制栅极电极)的电位因页面线PL的电位而成为高电平。存储单元晶体管MT1到MTn的漏极电极D的电位因位线BL1到BLn的电位而成为低电平。漏极电极D的电子由于在栅极电极G和漏极电极D之间形成的电场被注入到浮置栅极电极(未示出来)。这样一来，就提高了所有存储单元晶体管MT1到MTn的阈值电压。通过将位线BL1到BLn的电位置为低电平，属于被选的行的所有存储单元晶体管的阈值电压被提高了，并且存储单元被置于擦除状态。擦除操作总是在写操作之前进行。以下描述写操作。
B1.写操作在进行上述的擦除操作之后，被选字线WL和页面线PL的电位被分别置为高电平和低电平。存储单元晶体管MT1到MTn的源极电极S被第二信号(控制信号)置为开路状态。位线BLj(j为从1到n的整数)的电位置为高电平，位线BLj与将要被写入数据的存储单元晶体管MTj的漏极电极D连接，存储单元晶体管MTj从属于被选列的多个存储单元晶体管MT1到MTn中选择。
此时，存储单元晶体管MTj栅极电极G(控制栅极电极)的电位根据页面线PL的电位被置为低电平。存储单元晶体管MT1到MTn的每一个的漏极电极D的电位根据位线BL1到BLn的相应一条的电位被置为高电平或低电平。由于在与具有高电平电位的位线BLj连接的漏极电极D和栅极电极G之间形成的电场的作用，电子从存储单元晶体管MTj的浮置栅极电极(未示出来)释放到漏极电极D。这样一来就降低了存储单元晶体管MTj的阈值电压。相反地，在与其有低电平电位的位线BLk(k为从1到n的整数，k不等于j)连接的漏极电极D和栅极电极G之间不形成强电场。因此，电子不从存储单元晶体管MTk的浮置栅极电极(未示出来)释放到其漏极电极D。结果，存储单元晶体管MTk的阈值电压仍为高电平。
下面描述EPROM方式(第二种方式)。
B2.没有擦除操作的写操作首先进行与以上所述相同的擦除操作，并使所有的存储单元处于擦除状态(1)。该擦除操作是在制造和发运存储单元时已经完成的初始化操作。
当在存储单元晶体管MT1到MTn的位于预定地址的任何一个中写数据时，都根据该地址选择的字线WL和页面线PL的电位分别被置为高电平和低电平。此外，存储单元晶体管MT1到MTn的每一个的源极电极S被第二信号(控制信号)置为开路状态。位线BLj的电位被置为高电平，位线BLj与将要被写入数据的存储单元晶体管MTj的漏极电极D连接，存储单元晶体管MTj从属于被选列的多个存储单元晶体管MT1到MTn中选择。
这时，存储单元晶体管MTj栅极电极G(控制栅极电极)的电位根据页面线PL的电位被置为低电平。存储单元晶体管MTj漏极电极D的电位根据相应的位线BLj的电位被置为高电平或低电平。由于在与具有高电平电位的位线BLj连接的漏极电极D和栅极电极G之间形成的电场，电子从存储单元晶体管MTj的浮置栅极电极(未示出来)释放到漏极电极D。这样一来就降低了存储单元晶体管MTj的阈值电压。相反地，在与具有低电平电位的位线BLk连接的漏极电极D和栅极电极G之间不形成强电场。因此，电子不从浮置栅极电极(未示出来)释放到漏极电极D。结果是存储单元晶体管MTk的阈值电压仍然与其初始化时保持的一样高。
将更详细地描述写操作。作为一个例子，将描述数据被只写入在图1所示EEPROM电路的存储单元晶体管MT1却没有数据被写入其它存储单元晶体管MT2到MTn的情形。
被选字线WL的电位位置为到高电平，第一开关元件MS1到MSn和第三开关元件SG处于导通状态。页面线PL的电位被置为低电平(地电平)，所以存储单元晶体管MT1到MTn栅极电极G的电位被置为低电平，第二信号置低电平，第二开关元件MG1到MGn处于非导通状态。位线BL1的电位被置为高电平，位线BL2到BLn的电位被置为低电平。这样一来只降低了存储单元晶体管MT1的阈值电压，存储单元晶体管MT1被置为写状态(0)。其它存储单元晶体管MT2到MTn仍然处于擦除状态(1)。
在上述写操作接着数据写入到属于同一行的存储单元晶体管MT2。在这种情况下，如上所选的同一字线的电位被置为高电平，第一开关元件MS1到MSn和第三开关元件SG处于导通状态。页面线PL的电位保持为低电平(地电平)，所以存储单元晶体管MMT1到MTn的每一个的栅极电极G的电位保持为低电平。第二信号也保持为低电平，第二开关元件MG1到MGn保持为非导通状态。
在这一写操作中，位线BL2的电位被置为高电平，位线BL1和BL3到BLn的电位被置为低电平。这样一来只降低了存储单元晶体管MT2的阈值电压，存储单元晶体管MT2被置为写状态(0)。其它存储单元晶体管MT1和MT3到MTn仍保持处于擦除状态(1)。
在这一第二次写操作时，与图9所示EEPROM电路有关的问题并不产生。其理由将在下面说明。
在第二次写操作时，数据已经写入存储单元晶体管MT1，所以存储单元晶体管MT1的阈值电压是低的。因此，在与存储单元晶体管MT1的漏极电极D连接的位线BL1电位(低电平)的影响下，降低了存储单元晶体管MT1源极电极S的电位。但是，由于存储单元晶体管MT2的源极电极S与存储单元晶体管MT1的源极电极S分开，所以存储单元晶体管MT2源极电极S的电位能够避免位线BL1低电平电位的不良影响。如上所述，根据这一例子，能够不断进行写操作而不引起任何问题。因此，根据这一例子，上述写操作能被不断进行，不需要进行擦除操作。
图2表示本发明的存储器件的结构。该存储器件包括EEPROM电路(存储器部件)10及其外围电路。该存储器件的存储器部件10被分为可擦除区域(EEPROM区域)10a和不可擦除区域(EEPROM区域)10b。外围电路包括I/O部分(在图2中未示出)、地址选择部分11、列译码器12、行译码器13、地址判断部分14、控制部分15、读/写部分16和测试部分17等。在I/O部分中输入将要写入到存储器部件10的数据和输出从存储器部件10中读出的数据。地址选择部分11接收地址信号并控制列译码器和行译码器的操作。列译码器12根据地址信号选择字线(WL)。行译码器13根据地址信号选择位线。读/写部分16是控制页面线PL和位线BL1到BLn的电位的电路。作为I/O部分的内部结构的地址选择部分11、列译码器12、行译码器13和读/写部分16可以采用通常熟知的结构。
以下参看图4描述控制部分15。控制部分15包括条件判断部分18、代码判断部分19、写控制电路(CNT1)21、读控制电路(CNT2)22和内部特征位控制电路(CNT3)23。代码判断部分19判断输入到I/O部分20的代码的类型。条件判断部分18根据地址位于可擦除区域(EEPROM区域)10a还是位于不可擦除区域(EEPROM区域)10b产生改变写操作步骤的信号。写控制电路21根据条件判断部分18的输出控制读/写部分16进行的写操作。读控制电路22根据条件判断部分18的输出控制读/写部分16进行的读操作。
在这一例子中，在写数据时，按写代码、地址和数据这样的顺序将它们的输入到I/O部分。在读数据和擦除数据时，分别将读代码和擦除代码而不是写代码输入到I/O部分。以与通常存储器件相同的方式进行数据的读和擦除。
代码判断部分19判断输入到I/O部分的代码的类型。当判断读代码被输入到I/O部分时，代码判断部分19输出“写”信号给条件判断部分18。当判断读代码被输入到I/O部分时，代码判断部分19输出“读”信号给条件判断部分18。同样地，当判断擦除代码被输入到I/O部分时，代码判断部分19输出“擦除”信号给条件判断部分18。
当从地址判断部分14接收到表示地址被包括在EEPROM区域10a中的信号时，条件判断部分18输出“WEEP”信号。反之，当从地址判断部分14接收到表示地址被包括在EPROM区域10b中的信号时，条件判断部分18输出“WEP”信号。这些“WEP”和“WEEP”信号都被输入写控制电路21。
当接收到“WEP”信号时，写控制电路21只输出“写”信号给读/写部分16;当接收到“WEEP”信号时，写控制电路21首先输出“擦除”信号、然后输出“写”信号给读/写部分。
当读/写部分16从控制部分15的写控制电路21接收到“擦除”信号时，读/写部分16将页面线PL的电位置为低电平。反之，当读/写部分16从控制部分15的写控制电路21接收到“写”信号时，读/写部分16将页面线PL的电位置为低电平并将位线BLi的电位为高电平或低电平。位线BLi的电位为高电平还是低电平取决于输入到I/O部分20的数据(数据)。
参看图5至图7描述写控制电路21的内部结构及其操作。如图5所示，这一例子的写控制电路21包括定时器部分24、触发器部分25和开关部分26。定时器部分24产生如图6和图7所示的具有固定周期的时钟脉冲信号P1。触发器部分25接收该时钟脉冲信号P1并输出如图6和图7所示的信号P2和P3。
当从条件判断部分18输入“WEEP”信号时，开关部分26分别输出信号P2和信号P3作为“擦除”信号和“写”信号。因此，读/写部分16就以这样的顺序进行业擦除操作和写操作(图6)。相反地，当从条件判断部分18输入“WEP”信号时，开关部分26只输出信号P2作为“写”信号(图7)。因此，读/写信部分16不进行擦除操作而只进行写操作。
这一实例的存储器件包括具有起EEPROM(可擦除区域)10a和EPROM(不可擦除区域)10b作用的区域的存储器部件。在该存储器件中，用于EEPROM电路的非易失存储单元晶体管用作存储单元晶体管，因此可以在起EPROM作用的区域10b中以电的方式进行数据擦除。由此在存储器件被制造和发货时，可以方便地在起EPROM作用的区域10b中进行例如写测试这样的测试。另一方面，当用户使用这一实例的存储器件时，在起EPROM作用的区域10b中不进行数据擦除，因此能够防止在区域10b中的任何误擦除。这样一来，一旦数据写入到作为这一实例的存储器件的EPROM的区域10b，数据就不会因过失而被擦除。
当包括该存储器件作为一IC芯片的IC电路板被用于电话卡片等时，这一实例的存储器件的上述优点将特别突出。图8表示包括该存储器件作为一IC芯片80的一IC电路板81的一实例。IC芯片80是包括图1所示EEPROM电路的芯片。在这样的电话卡片中，会计信息最好存储在区域10b中，该区域10b在图1所示的EEPROM电路中起EPROM作用，ID号码和代码号码最好存储在起EEPROM作用的区域10a中。会计信息表示呼叫单元并能够根据呼叫单元按如下方式改写。
例如，｛11111111｝→｛11111110｝→…→｛00000000｝。
这里的｛11111111｝表示电话卡片被使用的状态而｛00000000｝表示电话卡片已使用完毕的状态。另外，表示为｛11111111｝的状态是在IC电路板被制造时通过电擦除操作来实现的。
这样的会计信息改写是通过不断进行使多个存储单元的擦除状态(1)顺序地变为写状态(0)的操作来实现的。如果用户能故意地将存储单元的状态从写状态(0)改变为擦除状态(1)，电话卡片就能够被非法地使用;但是，根据本发明，电话卡片的非法使用能够被防止。此外，就会计信息的改写而言，由于不进行擦除操作，所以数据不会因过失而被恢复为擦除状态(1)。另一方面，由于ID号码和代码号码存储在起EEPROM作用的区域10b中，所以信息的改写象普通EEPROM一样地进行。
因此，如果具有本发明的存储器件的IC电路板81被用作电话卡片，就能够避免当具有普通EEPROM电路的IC电路板被用作电话卡片时产生的各种问题。另外，除了作为电话卡片的应用外，图8所示的IC电路板能够被广泛地用作存储不应被擦除的数据、例如会计信息的卡片。
图3表示本发明的另一存储器件。这一存储器件与图2所示存储器件的不同在于以下各个方面。就是说，这一实例的存储器件包括图1所示的EEPROM电路，该EEPROM电路的全部区域都被设定为不可擦除区域。即一般来说，不管地址的位置如何，“擦除”信号不输入到读/写部分16。因此，地址判断部分14对于存储器件不是必须的。另外，在图3中，对与图2中的部分相同的部分给予相同的标号。
存储器件的EEPROM电路的整个区域通常作为EPROM电路来操作。就是说，当改写数据时，不进行擦除操作。因此，防止了由擦除操作引起的数据的误擦除。但是，与普通的EPROM电路不同，存储器件的EEPROM电路包括它自己的存储单元晶体管，所以如果解除对擦除操作的禁令就能够进行数据的写/擦除，至少在制造EEPROM电路时是这样的。擦除操作的禁令例如可利用这样的结构来实现，即不考虑地址位置，利用图4的条件判断部分18将“WEP”信号输入到写控制电路22。这时，如果一特定信号从测试部分17传送到条件判断部分18，“WEEP”信号就通过条件判断部分18被写入到写控制电路22。因此，如果在EEPROM电路制造期间通过操作测试部分17解除对擦除操作的禁令，就能够容易地进行例如预烧测试(Burn-intest)这样的数据写测试。
如上所述，图3所示的存储器件在正常使用时起EPROM电路的作用。因此，在再写数据时，防止了数据的误擦除，而且能够不利用紫外线辐射而以电的方式进行数据擦除。
根据本发明的EEPROM，能够获得不进行擦除操作就能够不断进行写操作的EPROM电路。另外，还能够提供具有不可擦除区域(起EPROM作用的区域)和可擦除区域(起EEPROM作用的区域)的EEPROM电路。
根据本发明的存储器件，在制造本发明的存储器件时，即使在不可擦除区域中也能够方便地进行写测试等。另一方面，当用户使用本发明的存储器件时，在不可擦除区域中数据擦除是被禁止的，这样就防止了在该区域中的误擦除。因此，当数据被写入本发明存储器件的不可擦除区域时，可防止数据由于过失而被擦除操作擦除。
如果具有本发明存储器件的IC电路板用作电话卡片的话，诸如会计信息的误擦除及其不正确的改变等这样的问题就能够被防止，在将具有普通EEPROM的IC电路板用作电话卡片时可能会发生不正确的改变。
各种其它修改在不脱离本发明的范畴和精神的条件下对本领域的普通技术人员是显而易见的并且很容易进行。因此，不打算将在此所附的权利要求的范围局限于在此给出的说明书描述，而应当对权利要求作更广泛的解释。
权利要求
1.一种EEPROM电路，其特征在于包括排成行和列的多个非易失存储单元晶体管；栅极电位改变装置，用来改变多个非易失存储单元晶体管的栅极电位；多条位线，分别与多个非易失存储单元晶体管的漏极电极连接；多个第一开关元件，每一个在漏极电极和多条位线之间形成，用来根据第一信号选择漏极电极和多条位线之间的电连接和电断开；具有固定电位的端子；多个第二开关元件，每一个分别与多个非易失存储单元晶体管的源极电极连接，根据第二信号选择源极电极和具有固定电位的端子之间的电连接和电断开。
2.按权利要求1的一种EEPROM电路，其中端子被接地。
3.按权利要求1的一种EEPROM电路，其中多个第一开关元件的每一个是具有栅极电极、源极电极和漏极电极的晶体管，其中，每个源极电极与多个非易失存储单元晶体管的漏极电极的相应一个连接;每个漏极电极与多条位线的相应一条连接;每个栅极电极接收第一信号并根据第一信号控制源极电极和漏极电极之间的电连接和电断开。
4.按权利要求3的一种EEPROM电路，还包括多条字线，其中，多个第一开关元件栅极电极的每一个与多条字线的相应一条连接，第一信号在该条字线上传送。
5.按权利要求1的一种EEPROM电路，其中多个第二开关元件的每一个是具有栅极电极、漏极电极和漏极电极的晶体管，其中，每个源极电极与端子连接;每个漏极与多个非易失存储单元晶体管的源极电极的相应一个连接;每个栅极电极接收第二信号并根据第二信号控制源极电极和漏极电极之间的电连接和电断开。
6.按权利要求5的一种EEPROM电路，还包括一控制信号线，其中，多个第二开关元件的栅极电极与该控制信号线连接，第二信号在该控制信号线上传送。
7.按权利要求1的一种EEPROM电路，其中栅极电位改变装置包括在多个非易失存储单元晶体管的栅极电极连接的一页面线，以及在栅极电极和该页面线之间形成的一第三开关元件，该第三开关元件根据第一信号选择栅极电极和页面线之间的电连接和电断开。
8.按权利要求7的一种EEPROM电路，其中第三开关元件的具有栅极电极、源极电极和漏极电极的晶体管，源极电极与多个非易失存储单元晶体管的相应栅极电极连接;源极电极与页面线的连接;栅极电极接收第一信号并根据第一信号控制源极电极和漏极电极之间的电连续性和电不续性。
9.按权利要求7的一种EEPROM电路，还包括多条字线，其中，第三开关元件的栅极电极与多条字线的相应一个连接，第一信号在该条字线上传送。
10.一种存储器件，包括按权利要求1的一种EEPROM电路。
11.按权利要求10的一种存储器件，其中EEPROM电路被分为可擦除部分和不可擦除部分，存储器件还包括一地址判断部分，它根据地址信号判断由地址信号表示的地址被包括在可擦除区域还是被包括在不可擦除区域，并根据判断结果产生一判断信号;以及一控制部分，它从地址判断部分接收该判断信号，在地址被包括在EEPROM电路的可擦除区域时连续地输出进行擦除操作和写操作的信号，在地址被包括在不可擦除区域时，输出进行写操作的信号而不输出进行擦除操作的信号。
12.按权利要求11的一种存储器件，其中栅极电位改变装置在接收到进行擦除操作的信号时将存储单元晶体管的栅极电位改变为逻辑高电平，而当接收到进行写操作的信号时，栅极电位改变装置将该栅极电位改变为逻辑低电平。
13.按权利要求11或12的存储器件，还包括一测试部分，不管由地址信号表示的地址被包括在EEPROM电路的可擦除区域中还是被包括在该电路的不可擦除区域中，它都输出进行擦除操作的信号给该控制部分。
14.一种IC电路板，包括按权利要求1的一种EEPROM电路。
15.一种IC电路板，包括按权利要求11至13任何一个所述的存储器件。
16.一种EEPROM电路，包括排成行和列的多个非易失存储单元晶体管;多条位线，分别与多个非易失存储单元晶体管的漏极电极连接;多个第一开关元件，每一个在漏极电极和多条位线之间形成，用来根据第一信号选择漏极电极和多条位线之间的电连续性和电不连续性。具有固定电位的端子;多个第二开关元件，分别与多个非易失存储单元晶体管的源极电极连接，根据第二信号选择源极电极和具有固定电位的端子之间的电连续性的电不连续性;一页面线，与多个非易失存储单元晶体管的栅极电极连接;一第三开关元件，在栅极电极和该页面线之间形成，根据第一信号选择栅极电极和该页面线之间的电连续性的电不连续性;一控制信号线;以及多条字线，多个第一开关元件的每一个是具有栅极电极、源极电极和漏极电极的晶体管，其中每个源极电极与多个非易失存储单元晶体管漏极电极的相应一个连接;每个漏极电极与多条位线的相应一条连接;每个栅极电极与多条字线的相应一条连接，并接收在该条字线上传送的第一信号，多个第一开关元件的每一个根据第一信号控制源极电极和漏极电极之间的电连续性的电不连续性。多个第二开关元件的每一个是具有栅极电极、源极电极和漏极电极的晶体管，其中每个源极电极与端子连接;每个漏极电极与多个非易失存储单元晶体管的源极电极的相应一个连接;每个栅极电极与控制信号线连接，多个第二开关元件的每一个接收在该控制信号线上传送的第二信号，并根据第二信号控制源极电极和漏极电极之间的电连续性的电不连续性。以及第三开关元件是具有栅极电极、源极电极和漏极电极的晶体管，其中，源极电极与多个非易失存储单元晶体管栅极电极的相应一个连接;漏极电极与页面线连接;栅极电极与多条字线的相应一条连接，第三开关元件接收在该条字线上传送的第一信号，并根据第一信号控制源极电极和漏极电极之间的电连续和电不连续。
全文摘要
在一种EEPROM中，存储单元晶体管MTi到MTn的源极电极S通过晶体管MG1到MGn接地。源极电极S相互分开，以便即使当存储单元晶体管MTi在写状态(低阈值电压)下形成一泄漏通道时也保持存储单元晶体管MT1到MTn的每一个的源极电极S为开路状态。在该EEPROM电路中，能够获得不进行擦除操作就能够连续地进行写操作的一EPROM电路。此外，还能够提供具有不可擦除区域(起EPROM作用的区域)和可擦除区域(起EEPROM作用的区域)的一EEPROM电路。
文档编号G11C16/04GK1095864SQ94101949
公开日1994年11月30日 申请日期1994年1月28日 优先权日1993年5月24日
发明者矢岛信二, 道山淳儿, 池田信行 申请人:松下电子工业株式会社