的写入操作，必须实现特定的电位差。特定存储器单元的源极及漏极端子之间的必要电位差取决于半导体技术以及该单元的编程或电荷状态。在目标存储器单元304的写入操作期间，实现充分的电场通常通过提供高电压至耦合至目标单元304的栅极的字线WL 309，高电压至对应至目标单元304的主动漏极端子的位线314，以及在对应至目标存储器单元304的源极端子的位线313上提供在接地位准或其附近的电压。施加至位线314的电压到达充分的编程电位愈快，则愈快地完成目标单元304的写入操作。不过，位线314不应充电太快以致于目标位线314、浮动位线315之间产生电位差。因此，写入操作的效能部分取决于半导体技术以及如何快速地上拉或充电浮动位线315以最小化该电位差。在一些具体实施例中，施加至位线314的高漏极偏压电位是以阶梯状或斜坡波形提供。此一斜坡电压波形电压使得浮动位线315能够以更加紧紧跟随主动位线314的波形的速率斜升或充电。
[0055]浮动位线315的斜升行为取决于数个因素。主要因素之一是造成浮动位线315充电的位线至位线泄露电流。另一个因素是位线314、315之间的金属至金属电容耦合。这些因素通常足以上拉浮动位线315的电压使得未标定单元305的源极及漏极之间的反向电位差对于未标定单元305不会造成严重的写入干扰条件。在晶体管存储器单元用较短栅极及通道长度构成的较高密度存储器阵列中，与密度较小的阵列相比，所得位线泄露电流可能相对高。不过，如上述，在密度较高的存储器阵列中，每一位线由于长度增加以及位线上的负载过大而有较大的电阻。因此，由于电阻/电容时间常数增加，紙邻浮动位线315有远慢于密度较小阵列的充电速率或斜坡率。因此，即使在施加斜坡漏极偏压至位线314的具体实施例中，紙邻浮动位线315上由金属至金属位线电容耦合以及位线至位线泄露诱发的上拉效应不能有效上拉邻近位线315的电位以紧紧跟随主动位线314的漏极偏压电位而在未标定单元305产生写入干扰。
[0056]例如，在进行位线D 314的上升或下降转变以及源极位线“S”313名义上靠近接地(Gnd)电位时，由浮动位线“F”315以及与高电压(HV)驱动位线“D” 314有关的缓慢的电容耦合上/下行为造成此副作用。由于在字线309施加高电压，如果在快速斜升金属位线314旁的浮动位线315的耦合行为没有快到可反应相邻者的电位时间变化△ t(亦即，AV/Δ t)，位线314及315的反向电位差对毗邻单元305产生非所欲写入刺激。
[0057]在非挥发性存储器装置中，例如，包含电荷帮浦及调整器的现有电源供应器经设计成可满足利用存储器装置的应用系统所要求的高写入速度。不过，高密度存储器阵列中的目标单元的写入速度受毗邻位线的斜升行为限制以便最小化写入干扰条件。如上述，用于最小化主动位线、浮动位线间的电位差的技术的一要实作施加至主动位线的电压的斜坡率控制以便使得浮动位线斜坡率能够更加紧紧跟随主动位线斜坡率。不过，为了实现密度较高的存储器阵列，只对目标单元的受驱动位线提供斜坡率控制可能不足以防止写入干扰错误。
[0058]本发明的示范具体实施例减轻此问题通过在写入标定存储器单元时不仅主动控制目标位线的斜坡率也主动控制未标定存储器单元的邻近位线。在另一具体实施例中，改变目标位线及毗邻浮动位线的斜坡率控制通过在写入操作期间应用存储器阵列中的标定单元的源极端子电压控制。取决于存储器阵列的资料型样(data pattern)或非挥发性存储器的其他效能要求，可单独或以组合方式使用该等方法。
[0059]示范具体实施例
[0060]图4图示本发明的一示范具体实施例。非挥发性存储器装置400包含电荷帮浦电路402、电压调整器电路404、第一斜坡控制器/位线驱动器406a、以及第二斜坡控制器/位线驱动器406b。
[0061]电荷帮浦402产生源于电耦合理非挥发性存储器装置400的电源供应器(未图示)的未调整高电压，这在本技艺为众所周知。调整器电路404产生已调整位线目标电压信号403以及已调整干扰抑制电压信号405。位线目标电压信号403为在写入操作期间将会施加至目标或主动存储器单元的位线的高电压信号，而干扰抑制电压信号405为在写入操作期间将会施加至未标定单元的邻近位线以减少或排除未标定毗邻单元发生写入干扰条件的高电压信号。
[0062]如图4所示，提供一对斜坡控制器/位线驱动器电路406a及406b以控制位线目标电压信号403的斜坡率和干扰抑制电压信号405的斜坡率以及输出斜坡式位线目标电压信号407a与斜坡式干扰抑制电压信号407b。斜坡控制器/位线驱动器406a及406b提供各自有预定式受控斜升轮廓的斜坡电压信号给位线解码电路408a及408b，其致能选择及激活存储器阵列的适当位线。位线解码电路408a及408b包含地址解码电路以在执行写入操作时传递正确的高电压信号给各个位线，这在本技艺已充分了解。
[0063]在该等示范具体实施例中，提到邻近位线是指未标定存储器单元的位线，照例它为浮动位线。在该等示范具体实施例中，未标定单元的邻近位线用斜坡电压信号驱动以减轻未标定单元的写入干扰错误。未标定单元的邻近位线可指未标定单元的位线与阵列的标定单元或另一邻近单元共享位线，这在写入干扰错误有不利影响。邻近位线不一定只指与标定单元共享位线的Btt邻单元的位线。
[0064]图4根据本发明的示范具体实施例部分图示存储器阵列430的横列。如图示，存储器阵列430包含各自在栅极411、413、415、417连接至共用字线409的多个晶体管存储器单元410、412、414、416。存储器阵列430也包含多个位线418、420、422、424、426。位线418及420电连接至存储器单元410的S/D端子。位线420及422电连接至存储器单元412的S/D端子。位线422及424电连接至存储器单元414的S/D端子，以及位线424及426电连接至存储器单元416的S/D端子。
[0065]在一示范具体实施例中，存储器单元410指定为写入操作的目标单元。在目标存储器单元410的地址解码时，选择或致能对应至目标存储器单元410的适当字线409及主动位线420。另外，位线解码电路408a及408b冒着目标存储器单元410在该写入操作期间有写入干扰风险选择或致能邻近单元412的适当毗邻位线422。位线解码电路408a及408b配置成可传递输入电压信号407a及407b给选定或致能的位线，这在本技艺已充分了解。
[0066]根据示范具体实施例，写入操作的致能是根据写入脉冲500，如图5A所示。在写入脉冲500期间施加至目标存储器单元的电压信号的简化波形图图示于图5B及图5C。例如，整个写入脉冲500施加编程电压至字线409。如图5B所示，目标位线在写入脉冲期间的漏极偏压包含位线斜升阶段502、实际脉冲阶段504以及位线放电阶段506。位线斜升阶段502是目标位线斜升或充电到达所欲编程偏压，此时偏压在被称为实际脉冲阶段504的期间平稳下来。图示于图5B的电压波形只是范例。
[0067]在一示范具体实施例中，该漏极偏压信号包含由多个阶梯及斜坡组成的波形，特别是在位线斜升阶段502期间，如说明于下文的图7所示。实际脉冲阶段504是由漏极偏压与源极偏压的电位差建立的电场足以注射有所欲数目的电子于例如晶体管存储器单元的浮栅或电荷捕捉层上。根据晶体管存储器单元技术以及晶体管存储器单元想要添加的电荷数，自适应控制实际脉冲阶段504的持续时间。如图5C所示，在一示范具体实施例中，源极偏压508也有瞬变阶段(transient stage)，其在漏极偏压信号的实际脉冲阶段504期间斜升至所欲在接地位准或其附近的编程电压，使得漏极偏压与源极偏压的电位差在实际脉冲阶段504期间保持实质恒定。
[0068]回到图4，在一示范具体实施例中，斜坡式位线目标电压信号407a由斜坡控制器/位线驱动器406a输出至位线解码电路408a，它有至目标单元410的位线420的选定或致能输出路径。位线目标电压信号407a对应至用于目标单元410的“主动漏极”节点的漏极偏压电位。同时地，受控源极偏压调整器(未图示)提供源极偏压给对应至目标单元410的“源极”节点的位线418。在此示范具体实施例中，在整个写入脉冲500期间施加斜坡式干扰抑制电压信号407b至未标定邻近单元412的邻近位线422。斜坡式干扰抑制电压信号407b经产生成包含与斜坡式位线目标电压信号407a的波形类似的波形。在目标存储器单元410的整个写入脉冲期间施加斜坡式干扰抑制电压信号407b至毗邻位线422，其方式与斜坡式位线目标电压信号407a类似。干扰抑制电压信号407b的电位小于位线目标电压信号407a的电位，使得施加至位线422的电压在未标定存储器单元414上不会产生额外干扰条件。
[0069]未标定存储器单元412在目标单元410的写入操作期间可经验在主动漏极、源极端子之间有反向电位差，而不经验严重的写入干扰条件。跨越未标定存储器单元412的容许电位差部分取决于底下的半导体技术以及未标定存储器单元412的编程状态。由于存储器阵列中每个邻近存储器单元的编程状态在每个写入操作之前可能难以确定，在一具体实施例中，最好根据最小容许差来决定跨越未标定存储器单元的容许电位差，而不管未标定单元的编程状态。因此，可产生斜坡式干扰抑制电压信号407b使得经验的电位差不大于容许电位差。
[0070]如图4所示，本发明的示范具体实施例产生至少两个已调整高电压信号，位线目标电压信号403，以及干扰抑制电压信号405。在一示范具体实施例中，有利的是，提供个别斜坡率控制用于与主动位线驱动器的斜坡率控制无关的邻近位线驱动器，使得施加至主动位线420的斜坡式位线目标电压信号407a以及施加至毗邻位线422的斜坡式干扰抑制电压信号407b可独立控制。在此具体实施例中，根据邻近单元对写入干扰的敏感度来自适应控制施加至主动位线420及邻近位线422的电压信号。另外，自适应控制施加至邻近位线422的斜坡式干扰抑制电压信号407b的电位值可根据位线至位线泄露预期在邻近单元的大小(其为储存于邻近单元412中的电荷的函数)，以及在邻近位线422上可看到由邻近单元(例如，414、416)的编程状态造成的任何其他上拉或下拉效应，以及阵列中的其他单元的并行写入操作。
[0071]在致能用于主动位线420及毗邻位线422的独立斜坡率控制的一些具体实施例中，可按需要调整主动位线420与毗邻