【附图说明】
[0026]图1A是根据一范例实施例所绘示的主机系统与存储器储存装置。
[0027]图1B是根据一范例实施例所绘示的计算机、输入/输出装置与存储器储存装置的示意图。
[0028]图1C是根据一范例实施例所绘示的主机系统与存储器储存装置的示意图。
[0029]图2是绘示图1A所示的存储器储存装置的概要方块图。
[0030]图3是根据一范例实施例所绘示的存储器控制电路单元的概要方块图。
[0031]图4是根据一范例实施例绘示下达指令给可复写式非易失性存储器模块的范例示意图。
[0032]图5是根据一范例实施例绘示完成事件队列的示意图。
[0033]图6A与图6B是根据一范例实施例绘示错误处理方法的流程图。
[0034][标号说明]
[0035]1000:主机系统1100:计算机
[0036]1102:微处理器1104:随机存取存储器
[0037]1106:输入/输出装置1108:系统总线
[0038]1110:数据传输接口1202:鼠标
[0039]1204:键盘1206:显示器
[0040]1208:打印机1212:随身盘
[0041]1214:存储卡1216:固态硬盘
[0042]1310:数字相机1312:SD 卡
[0043]1314:MMC 卡1316:存储棒
[0044]1318:CF卡1320:嵌入式储存装置
[0045]100:存储器储存装置102:连接接口单元
[0046]104:存储器控制电路单元106:可复写式非易失性存储器模块
[0047]304(0)?304(R):物理抹除单元202:存储器管理电路
[0048]204:主机接口206:存储器接口
[0049]252:缓冲存储器254:电源管理电路
[0050]256:错误检查与校正电路510:完成事件队列
[0051]511?516:完成事件S601?S610:步骤
【具体实施方式】
[0052]—般而言,存储器储存装置(亦称,存储器储存系统)包括可复写式非易失性存储器模块与控制器(亦称，控制电路)。通常存储器储存装置是与主机系统一起使用，以使主机系统可将数据写入至存储器储存装置或从存储器储存装置中读取数据。
[0053]图1A是根据一范例实施例所绘示的主机系统与存储器储存装置。图1B是根据一范例实施例所绘示的计算机、输入/输出装置与存储器储存装置的示意图。图1C是根据一范例实施例所绘示的主机系统与存储器储存装置的示意图。
[0054]请参照图1A，主机系统1000 —般包括计算机1100与输入/输出(input/output, I/O)装置1106。计算机1100包括微处理器1102、随机存取存储器(random accessmemory, RAM) 1104、系统总线1108与数据传输接口 1110。输入/输出装置1106包括如图1B的鼠标1202、键盘1204、显示器1206与打印机1208。必须了解的是，图1B所示的装置非限制输入/输出装置1106，输入/输出装置1106可还包括其它装置。
[0055]在本发明实施例中，存储器储存装置100是通过数据传输接口 1110与主机系统1000的其它元件电性连接。通过微处理器1102、随机存取存储器1104与输入/输出装置1106的运作可将数据写入至存储器储存装置100或从存储器储存装置100中读取数据。例如，存储器储存装置100可以是如图1B所示的随身盘1212、存储卡1214或固态硬盘(SolidState Drive, SSD) 1216等的可复写式非易失性存储器储存装置。
[0056]一般而言，主机系统1000为可实质地与存储器储存装置100配合以储存数据的任意系统。虽然在本范例实施例中，主机系统1000是以计算机系统来作说明，然而，在本发明另一范例实施例中主机系统1000可以是数字相机、摄影机、通信装置、音频播放器或视频播放器等系统。例如，在主机系统为数字相机(摄影机)1310时，可复写式非易失性存储器储存装置则为其所使用的SD卡1312、MMC卡1314、存储棒(memory stick) 1316、CF卡1318或嵌入式储存装置1320(如图1C所示)。嵌入式储存装置1320包括嵌入式多媒体卡(Embedded MMC, eMMC)。值得一提的是，嵌入式多媒体卡是直接电性连接于主机系统的基板上。
[0057]图2是绘示图1A所示的存储器储存装置的概要方块图。
[0058]请参照图2，存储器储存装置100包括连接接口单元102、存储器控制电路单元104与可复写式非易失性存储器模块106。
[0059]在本范例实施例中，连接接口单元102是兼容于序列先进附件(SerialAdvanced Technology Attachment, SATA)标准。然而，必须了解的是，本发明不限于此，连接接口单元102亦可以是符合并列先进附件(Parallel Advanced TechnologyAttachment, PATA)标准、电气和电子工程师协会(Institute of Electrical andElectronic Engineers, IEEE) 1394 标准、高速外围零件连接接口(Peripheral ComponentInterconnect Express, PCI Express)标准、通用序列总线(Universal Serial Bus, USB)标准、安全数字(Secure Digital, SD)接口标准、超高速一代(Ultra High Speed-1,UHS-1)接口标准、超高速二代(Ultra High Speed-1I, UHS-1I)接口标准、存储棒(MemoryStick, MS)接口标准、多媒体储存卡(Multi Media Card, MMC)接口标准、嵌入式多媒体储存卡(Embedded Multimedia Card, eMMC)接口标准、通用闪存(Universal FlashStorage, UFS)接口标准、小型快闪(Compact Flash, CF)接口标准、集成式驱动电子接口(Integrated Device Electronics, IDE)标准或其它适合的标准。连接接口单元102可与存储器控制电路单元104封装在一个芯片中，或者连接接口单元102是布设于一包含存储器控制电路单元104的芯片外。
[0060]存储器控制电路单元104用以执行以硬件型式或固件型式实作的多个逻辑门或控制指令，并且根据主机系统1000的指令在可复写式非易失性存储器模块106中进行数据的写入、读取与抹除等运作。
[0061]可复写式非易失性存储器模块106是电性连接至存储器控制电路单元104，并且用以储存主机系统1000所写入的数据。可复写式非易失性存储器模块106具有物理抹除单元304(0)?304(R)。例如，物理抹除单元304(0)?304(R)可属于同一个存储器晶粒(die)或者属于不同的存储器晶粒。每一物理抹除单元分别具有多个物理编程单元，并且属于同一个物理抹除单元的物理编程单元可被独立地写入且被同时地抹除。例如，每一物理抹除单元是由128个物理编程单元所组成。然而，必须了解的是，本发明不限于此，每一物理抹除单元是可由64个物理编程单元、256个物理编程单元或其它任意个物理编程单元所组成。
[0062]更具体来说，每一个物理抹除单元包括多条字线与多条位线，每一条字线与每一位线交叉处配置有一个存储单元。每一个存储单元可储存一或多个位。在同一个物理抹除单元中，所有的存储单元会一起被抹除。在此范例实施例中，物理抹除单元为抹除的最小单位。亦即，每一物理抹除单元含有最小数目的一并被抹除的存储单元。例如，物理抹除单元为物理区块。另一方面，同一个字线上的存储单