移位寄存器及其驱动方法、栅极驱动电路和显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，具体地，涉及一种移位寄存器及其驱动方法、栅极驱动电路和显示装置。
【背景技术】
[0002]随着平板显示的发展，高分辨率、窄边框成为发展的潮流，而在显示面板上集成栅极驱动电路是实现高分辨率、窄边框显示最重要的解决办法。
[0003]栅极驱动电路由多级移位寄存器依次级联组成，图1为现有技术提供的移位寄存器的电路图，该移位寄存器包括:触发晶体管T100、复位晶体管T200、第一上拉晶体管T300、第二上拉晶体管T400、自举电容ClOO和下拉模块。其中，第一上拉晶体管T300用于上拉移位寄存器的输出端输出的信号，第二上拉晶体管T400用于上拉移位寄存器的传递信号输出端输出的信号。移位寄存器的传递信号输出端为本级移位寄存器与上一级移位寄存器和下一级移位寄存器级联的级联端。第一节点PUl为自举电容ClOO和第二上拉晶体管T400的栅极的连接点，VCLK用于在上拉阶段对移位寄存器的传递信号输出端输出的信号进行上拉。VZ为移位寄存器的传递信号输出端输出的传递信号，STV为与触发晶体管TlOO的栅极连接的起始信号端输出的起始信号，RESET为复位晶体管T200的栅极连接的复位信号端输出的复位信号，OUTPUT为移位寄存器的输出端输出的信号，VGH表示高电平的电压，VGL表示低电平的电压。
[0004]如图2所示，在移位寄存器的上拉阶段，STV为高电平(RESET为低电平)，触发晶体管TlOO开启，VGH对第一节点PUl进行充电，同时VGH对自举电容ClOO进行充电，将第一节点PUl的电位上拉为高电位；第二上拉晶体管T400开启，VCLK为高电平，对移位寄存器的传递信号输出端输出的信号进行上拉，使移位寄存器的传递信号输出端输出高电平的传递信号。在移位寄存器的下拉阶段，RESET为高电平(STV为低电平)，下拉模块将第一节点PUl的高电位下拉为低电位，同时将移位寄存器的传递信号输出端输出的传递信号从高电平下拉为低电平。
[0005]在移位寄存器的下拉阶段，第一节点PUl的电位跳变(即由高电位跳变为低电位)会使自举电容ClOO产生耦合效应，自举电容ClOO的耦合效应会直接导致移位寄存器的传递信号输出端输出的传递信号VZ产生尖刺，严重影响移位寄存器移位传递的稳定性，移位寄存器移位传递的稳定性还会使移位寄存器电路的噪声提高，影响移位寄存器的输出端输出信号的稳定性。
【发明内容】
[0006]本发明针对现有技术中存在的上述技术问题，提供一种移位寄存器及其驱动方法、栅极驱动电路和显示装置。该移位寄存器通过设置去噪模块，使其在上拉节点的电位发生跳变时，能防止电容的耦合效应使移位寄存器传递信号输出端输出的传递信号产生尖刺等噪声，从而使移位寄存器的移位传递信号更加稳定，进而使移位寄存器输出的信号更加稳定。
[0007]本发明提供一种移位寄存器，包括触发复位模块、上拉模块、第一电容和下拉模块，还包括去噪模块，所述触发复位模块、所述上拉模块、所述下拉模块和所述第一电容的第一端连接于上拉节点；所述去噪模块的第一端连接所述第一电容的第二端，所述去噪模块的第二端连接所述下拉模块和传递信号输出端；所述上拉模块和所述下拉模块均与所述移位寄存器的输出端连接；所述上拉模块与所述传递信号输出端连接；
[0008]所述触发复位模块，用于根据起始信号输入端输入的起始信号和复位信号输入端输入的复位信号对所述上拉模块触发或复位；
[0009]所述上拉模块，用于对所述移位寄存器的输出端输出的信号和所述传递信号输出端输出的信号上拉；
[0010]所述第一电容，用于在上拉阶段提升所述上拉节点的电位；
[0011]所述下拉模块，用于对所述移位寄存器的输出端输出的信号和所述传递信号输出端输出的信号下拉；
[0012]所述传递信号输出端，用于输出本级移位寄存器与上一级移位寄存器和下一级移位寄存器之间的级间传递信号；
[0013]所述去噪模块，用于在下拉阶段对所述传递信号输出端输出的传递信号去噪。
[0014]优选地，所述去噪模块包括第九晶体管，所述第九晶体管的栅极和第一极连接所述第一电容的第二端，所述第九晶体管的第二极连接所述传递信号输出端和所述下拉模块。
[0015]优选地，所述去噪模块包括第九晶体管，所述第九晶体管第一极连接所述第一电容的第二端，所述第九晶体管的栅极和第二极连接所述传递信号输出端和所述下拉模块。
[0016]优选地，所述上拉模块包括第一子模块和第二子模块，所述第一子模块和所述第二子模块连接于所述上拉节点，所述第一子模块连接第一时钟信号端，所述第二子模块连接第一电源；所述第一子模块连接所述传递信号输出端，所述第二子模块连接所述移位寄存器的输出端；
[0017]所述第一子模块用于对所述传递信号输出端输出的信号上拉；
[0018]所述第二子模块用于对所述移位寄存器的输出端输出的信号上拉。
[0019]优选地，所述下拉模块包括第三子模块和第四子模块，所述第三子模块和所述第四子模块连接于下拉节点，所述第三子模块连接第二时钟信号端和所述第一电源，所述第四子模块连接第二电源、所述第九晶体管的第二极和所述传递信号输出端，且所述第四子模块与所述第一子模块和所述第二子模块连接于所述上拉节点；
[0020]所述第三子模块用于在下拉阶段控制所述下拉节点的电位；
[0021]所述第四子模块用于对所述移位寄存器的输出端输出的信号和所述传递信号输出端输出的信号下拉。
[0022]优选地，所述第一子模块包括第四晶体管，所述第四晶体管的栅极连接所述上拉节点和所述第一电容的第一端，所述第四晶体管的第一极连接所述第一时钟信号端，所述第四晶体管的第二极连接所述传递信号输出端、所述第九晶体管的第二极和所述第四子模块；
[0023]所述第二子模块包括第三晶体管，所述第三晶体管的栅极连接所述上拉节点，所述第三晶体管的第一极连接所述第一电源和所述第三子模块，所述第三晶体管的第二极连接所述移位寄存器的输出端和所述第四子模块。
[0024]优选地，所述第三子模块包括第五晶体管和第六晶体管，所述第五晶体管的栅极和第一极连接所述第二时钟信号端，所述第五晶体管的第二极连接所述第六晶体管的栅极；所述第六晶体管的第一极连接所述第一电源和所述第三晶体管的第一极，所述第六晶体管的第二极连接所述下拉节点；
[0025]所述第四子模块包括第七晶体管、第八晶体管、第十晶体管和第十一晶体管，所述第十晶体管的栅极和所述第七晶体管的第一极均连接所述上拉节点；所述第十晶体管的第一极、所述第七晶体管的栅极、所述第八晶体管的栅极和所述第十一晶体管的栅极均连接所述下拉节点；所述第十晶体管的第二极、所述第七晶体管的第二极、所述第八晶体管的第二极和所述第十一晶体管的第二极均连接所述第二电源；所述第八晶体管的第一极连接所述第九晶体管的第二极、所述第四晶体管的第二极和所述传递信号输出端；所述第十一晶体管的第一极连接所述第三晶体管的第二极和所述移位寄存器的输出端。
[0026]优选地，所述第一时钟信号端输出的第一时钟信号和所述第二时钟信号端输出的第二时钟信号相反。
[0027]优选地，所述触发复位模块包括触发子模块和复位子模块，所述触发子模块和所述复位子模块连接于所述上拉节点，所述触发子模块连接第三电源，所述复位子模块连接第四电源；
[0028]所述触发子模块用于根据所述起始信号输入端输入的起始信号对所述上拉模块进行触发；
[0029]所述复位子模块用于根据所述复位信号输入端输入的复位信号对所述上拉模块复位。
[0030]优选地，所述触发子模块包括第一晶体管，所述第一晶体管的栅极连接所述起始信号输入端，所述第一晶体管的第一极连接所述第三电源，所述第一晶体管的第二极连接所述上拉节点；
[0031]所述复位子模块包括第二晶体管，所述第二晶体管的栅极连接所述复位信号输入端，所述第二晶体管的第一极连接所述上拉节点，所述第二晶体管的第二极连接所述第四电源。
[0032]本发明还提供一种栅极驱动电路，包括:多级的移位寄存器，所述移位寄存器采用上述移位寄存器，本级所述移位寄存器的传递信号输出端与上一级所述移位寄存器的复位信号输入端和下一级所述移位寄存器的起始信号输入端连接。
[0033]本发明还提供一种显示装置，包括上述栅极驱动电路。
[0034]本发明还提供一种移位寄存器的驱动方法，所述移位寄存器包括触发复位模块、上拉模块、第一电容、去噪模块和下拉模块，所述驱动方法包括:
[0035]第一阶段，所述触发复位模块根据起始信号输入端输入的起始信号对所述上拉模块触发，所述上拉模块对所述移位寄存器的输出端输出的信号上拉；