上拉节点的电位发生跳变时，能防止第一电容的耦合效应使移位寄存器传递信号输出端输出的传递信号产生尖刺等噪声，从而使移位寄存器的级间移位传递信号更加稳定，同时还能降低移位寄存器电路的噪声，进而使移位寄存器的输出端输出的信号更加稳定。
[0088]实施例3:
[0089]本实施例提供一种栅极驱动电路，如图9所示，包括:多级的移位寄存器，该移位寄存器采用实施例1或2中的移位寄存器，本级移位寄存器的传递信号输出端OUTI与上一级移位寄存器的复位信号输入端RESET和下一级移位寄存器的起始信号输入端INPUT连接。
[0090]通过采用实施例1或2中的移位寄存器，降低了该栅极驱动电路的噪声，使该栅极驱动电路输出的栅极驱动信号更加稳定。
[0091]实施例4:
[0092]本实施例提供一种显示装置，包括实施例3中的栅极驱动电路。
[0093]通过采用实施例3中的栅极驱动电路，使该显示装置的显示更加稳定，从而提升了该显示装置的显示质量。
[0094]可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
【主权项】
1.一种移位寄存器，包括触发复位模块、上拉模块、第一电容和下拉模块，其特征在于，还包括去噪模块，所述触发复位模块、所述上拉模块、所述下拉模块和所述第一电容的第一端连接于上拉节点；所述去噪模块的第一端连接所述第一电容的第二端，所述去噪模块的第二端连接所述下拉模块和传递信号输出端；所述上拉模块和所述下拉模块均与所述移位寄存器的输出端连接；所述上拉模块与所述传递信号输出端连接； 所述触发复位模块，用于根据起始信号输入端输入的起始信号和复位信号输入端输入的复位信号对所述上拉模块触发或复位； 所述上拉模块，用于对所述移位寄存器的输出端输出的信号和所述传递信号输出端输出的信号上拉； 所述第一电容，用于在上拉阶段提升所述上拉节点的电位； 所述下拉模块，用于对所述移位寄存器的输出端输出的信号和所述传递信号输出端输出的信号下拉； 所述传递信号输出端，用于输出本级移位寄存器与上一级移位寄存器和下一级移位寄存器之间的级间传递信号； 所述去噪模块，用于在下拉阶段对所述传递信号输出端输出的传递信号去噪。
2.根据权利要求1所述的移位寄存器，其特征在于，所述去噪模块包括第九晶体管，所述第九晶体管的栅极和第一极连接所述第一电容的第二端，所述第九晶体管的第二极连接所述传递信号输出端和所述下拉模块。
3.根据权利要求1所述的移位寄存器，其特征在于，所述去噪模块包括第九晶体管，所述第九晶体管的第一极连接所述第一电容的第二端，所述第九晶体管的栅极和第二极连接所述传递信号输出端和所述下拉模块。
4.根据权利要求2或3所述的移位寄存器，其特征在于，所述上拉模块包括第一子模块和第二子模块，所述第一子模块和所述第二子模块连接于所述上拉节点，所述第一子模块连接第一时钟信号端，所述第二子模块连接第一电源；所述第一子模块连接所述传递信号输出端，所述第二子模块连接所述移位寄存器的输出端； 所述第一子模块用于对所述传递信号输出端输出的信号上拉； 所述第二子模块用于对所述移位寄存器的输出端输出的信号上拉。
5.根据权利要求4所述的移位寄存器，其特征在于，所述下拉模块包括第三子模块和第四子模块，所述第三子模块和所述第四子模块连接于下拉节点，所述第三子模块连接第二时钟信号端和所述第一电源，所述第四子模块连接第二电源、所述第九晶体管的第二极和所述传递信号输出端，且所述第四子模块与所述第一子模块和所述第二子模块连接于所述上拉节点； 所述第三子模块用于在下拉阶段控制所述下拉节点的电位； 所述第四子模块用于对所述移位寄存器的输出端输出的信号和所述传递信号输出端输出的信号下拉。
6.根据权利要求5所述的移位寄存器，其特征在于，所述第一子模块包括第四晶体管，所述第四晶体管的栅极连接所述上拉节点和所述第一电容的第一端，所述第四晶体管的第一极连接所述第一时钟信号端，所述第四晶体管的第二极连接所述传递信号输出端、所述第九晶体管的第二极和所述第四子模块； 所述第二子模块包括第三晶体管，所述第三晶体管的栅极连接所述上拉节点，所述第三晶体管的第一极连接所述第一电源和所述第三子模块，所述第三晶体管的第二极连接所述移位寄存器的输出端和所述第四子模块。
7.根据权利要求6所述的移位寄存器，其特征在于，所述第三子模块包括第五晶体管和第六晶体管，所述第五晶体管的栅极和第一极连接所述第二时钟信号端，所述第五晶体管的第二极连接所述第六晶体管的栅极；所述第六晶体管的第一极连接所述第一电源和所述第三晶体管的第一极，所述第六晶体管的第二极连接所述下拉节点； 所述第四子模块包括第七晶体管、第八晶体管、第十晶体管和第十一晶体管，所述第十晶体管的栅极和所述第七晶体管的第一极均连接所述上拉节点；所述第十晶体管的第一极、所述第七晶体管的栅极、所述第八晶体管的栅极和所述第十一晶体管的栅极均连接所述下拉节点；所述第十晶体管的第二极、所述第七晶体管的第二极、所述第八晶体管的第二极和所述第十一晶体管的第二极均连接所述第二电源；所述第八晶体管的第一极连接所述第九晶体管的第二极、所述第四晶体管的第二极和所述传递信号输出端；所述第十一晶体管的第一极连接所述第三晶体管的第二极和所述移位寄存器的输出端。
8.根据权利要求7所述的移位寄存器，其特征在于，所述第一时钟信号端输出的第一时钟信号和所述第二时钟信号端输出的第二时钟信号相反。
9.根据权利要求1-3任意一项所述的移位寄存器，其特征在于，所述触发复位模块包括触发子模块和复位子模块，所述触发子模块和所述复位子模块连接于所述上拉节点，所述触发子模块连接第三电源，所述复位子模块连接第四电源； 所述触发子模块用于根据所述起始信号输入端输入的起始信号对所述上拉模块进行触发； 所述复位子模块用于根据所述复位信号输入端输入的复位信号对所述上拉模块复位。
10.根据权利要求9所述的移位寄存器，其特征在于，所述触发子模块包括第一晶体管，所述第一晶体管的栅极连接所述起始信号输入端，所述第一晶体管的第一极连接所述第三电源，所述第一晶体管的第二极连接所述上拉节点； 所述复位子模块包括第二晶体管，所述第二晶体管的栅极连接所述复位信号输入端，所述第二晶体管的第一极连接所述上拉节点，所述第二晶体管的第二极连接所述第四电源。
11.一种栅极驱动电路，包括:多级的移位寄存器，其特征在于，所述移位寄存器采用权利要求1-10任意一项所述的移位寄存器，本级所述移位寄存器的传递信号输出端与上一级所述移位寄存器的复位信号输入端和下一级所述移位寄存器的起始信号输入端连接。
12.—种显示装置，其特征在于，包括权利要求11所述的栅极驱动电路。
13.—种移位寄存器的驱动方法，所述移位寄存器包括触发复位模块、上拉模块、第一电容、去噪模块和下拉模块，其特征在于，所述驱动方法包括: 第一阶段，所述触发复位模块根据起始信号输入端输入的起始信号对所述上拉模块进行触发，所述上拉模块对所述移位寄存器的输出端输出的信号上拉； 第二阶段，所述第一电容在该阶段提升上拉节点的电位，所述上拉模块继续对所述移位寄存器的输出端输出的信号上拉，同时，所述上拉模块对传递信号输出端输出的信号上拉; 第三阶段，所述触发复位模块根据复位信号输入端输入的复位信号对所述上拉模块复位，所述下拉模块对所述移位寄存器的输出端输出的信号和所述传递信号输出端输出的信号下拉；在该阶段，所述去噪模块对所述传递信号输出端输出的传递信号去噪。
【专利摘要】本发明提供一种移位寄存器及其驱动方法、栅极驱动电路和显示装置。该移位寄存器包括触发复位模块、上拉模块、第一电容和下拉模块，还包括去噪模块，上拉模块用于对移位寄存器的输出端输出的信号和传递信号输出端输出的信号上拉；第一电容，用于在上拉阶段提升上拉节点的电位；下拉模块，用于对移位寄存器的输出端输出的信号和传递信号输出端输出的信号下拉；去噪模块，用于在下拉阶段对传递信号输出端输出的传递信号去噪。该移位寄存器通过设置去噪模块，使其在上拉节点的电位发生跳变时，能防止电容的耦合效应使传递信号输出端输出的传递信号产生尖刺等噪声，从而使移位寄存器的移位传递信号更加稳定，进而使移位寄存器输出的信号更加稳定。
【IPC分类】G11C19-28, G09G3-20
【公开号】CN104810058
【申请号】CN201510242821
【发明人】李金钰, 陈希
【申请人】京东方科技集团股份有限公司, 北京京东方光电科技有限公司
【公开日】2015年7月29日
【申请日】2015年5月13日