易失性存储器、存储模块及其操作方法
【专利说明】易失性存储器、存储模块及其操作方法
[0001]相关申请的交叉引用
[0002]本申请要求2014年4月7日提交的申请号为10-2014-0041192的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
[0003]本发明的示例性实施例涉及存储器和包括该种存储器的存储模块。
【背景技术】
[0004]数据处理系统(诸如个人计算机(PC)，工作站、服务器计算机和通信系统)通常包括其中多个存储器或芯片作为数据储存存储器安装在模块板上的存储模块。
[0005]在数据处理系统中使用的存储模块包括易失性存储器，诸如动态随机存取存储器(DRAM)。易失性存储器可以以高数据率操作，但当切断电源时，易失性存储器丢失储存在其中的数据。因此，已经引入了非易失性双列插入式内存模块(NVDIMM)。NVDMM采用应急电源和非易失性存储器以及易失性存储器。当主机电源不稳定时，NVDIMM使用应急电源将易失性存储器的数据备份至非易失性存储器。NVDIMM可以保护数据免于由于主机电源的故障而丢失。
[0006]电容器通常用作用于NVDIMM的应急电源。为了产生高电源，电容器可以具有高电容，而这导致其生产成本的增加。因此，开发一种以低电源消耗将易失性存储器的数据安全备份至非易失性存储器的技术是有利的。
【发明内容】
[0007]本发明的一个实施例涉及以最小功率消耗将易失性存储器的数据安全备份至非易失性存储器的技术。
[0008]根据本发明的一个实施例，存储模块包括:应急电源供应器；多个存储排，其中每个包括一个或多个易失性存储器；非易失性存储器；以及控制器，适于在电源故障期间通过使用应急电源供应器将存储排的数据备份至非易失性存储器，其中，存储排被顺序地备份，且在存储排中的一个存储排被备份的同时，将其他存储排控制在自刷新模式下。
[0009]存储排之中的两个或更多个存储排可以共享时钟使能信号，且共享时钟使能信号的两个或更多个存储排被控制成独自地进入自刷新模式。
[0010]根据本发明的另一个实施例，存储模块包括:应急电源供应器；多个存储排，其中每个包括一个或多个易失性存储器；非易失性存储器；以及控制器，适于在电源故障期间通过使用应急电源供应器来将存储排的数据备份至非易失性存储器，其中，存储排被顺序地备份，且被控制成进入最大功率节约模式。
[0011]存储排可以在最大功率节约模式下比在自刷新模式下消耗更少的功率。在最大功率节约模式下，可以将存储排与应急电源供应器切断。在存储排被备份之前，存储排可以被控制在自刷新模式下。
[0012]根据本发明的另一个实施例，易失性存储器包括:时钟使能接收单元；适于接收时钟使能信号；模式设置单元，适于设置用于防止易失性存储器进入自刷新模式的自刷新防止模式；自刷新控制单元，适于响应于时钟使能信号和内部刷新命令而设置自刷新模式信号，同时在自刷新防止模式下将自刷新模式信号保持在禁用状态。
[0013]易失性存储器还可以包括:命令接收单元，适于接收命令；地址接收单元，适于接收地址；以及命令解码单元，适于通过对命令解码来产生内部模式寄存器设置命令和内部刷新命令，其中模式设置单元基于内部模式寄存器设置命令和地址来设置自刷新防止模式。.
[0014]根据本发明的另一个实施例，一种易失性存储器包括:时钟使能接收单元，适于接收时钟使能信号；命令接收单元，适于接收命令；地址接收单元，适于接收地址；命令解码单元，适于通过对命令解码来产生内部模式寄存器设置命令和内部刷新命令；模式设置单元，适于基于内部模式寄存器设置命令和地址来产生进入信号；以及自刷新控制单元，适于响应于时钟使能信号和内部刷新命令而产生自刷新模式信号，同时当进入信号被使能时将自刷新模式信号使能。
[0015]根据本发明的另一个实施例，一种操作包括非易失性存储器和多个存储排的存储模块的方法，每个存储排包括一个或多个易失性存储器，该方法包括:检测主机的电源故障；将存储模块的电源从主机电源切换至应急电源；将存储排的数据顺序备份至非易失性存储器；以及将所述存储排之中的除了在顺序备份下正在备份数据的存储排之外的存储排控制在自刷新模式下。
[0016]该方法还可以包括:当所述主机电源被恢复时，将所述非易失性存储器中备份的所述数据重新储存回所述存储排中。
[0017]根据本发明的另一个实施例，一种操作包括非易失性存储器和多个存储排的存储模块的方法，每个存储排包括一个或多个易失性存储器，所述方法包括:检测主机的电源故障；将所述存储模块的电源从主机电源切换至应急电源；将所述存储排的数据顺序备份至所述非易失性存储器；以及在所述存储排的数据备份之后，控制相应的存储排进入最大功率节约模式。
[0018]所述存储排在所述最大功率节约模式下可以比在自刷新模式下消耗更少的功率。控制存储排进入最大功率节约模式可以包括切断存储排与应急电源。该方法还可以包括在将存储排的数据备份之前将存储排控制在自刷新模式下。
【附图说明】
[0019]图1是说明根据本发明的一个实施例的存储模块100的框图；
[0020]图2是说明根据本发明的一个实施例的易失性存储芯片120_0的框图；
[0021]图3是说明根据本发明的另一个实施例的易失性存储芯片120_0的框图；
[0022]图4说明根据本发明的一个实施例的操作存储模块100的方法；
[0023]图5说明根据本发明的另一个实施例的操作存储模块100的方法；
[0024]图6说明根据本发明的另一个实施例的操作存储模块100的方法。
【具体实施方式】
[0025]以下将参照附图更详细地描述本发明的示例性实施例。然而，本发明可以以不同形式实施，且不应当被解释为局限于本文所列实施例。更确切地，提供这些实施例，使得本公开将充分和完整，且将向本领域的技术人员更全面地传达本发明的范围。在本公开中，相同的附图标记在本发明的各种附图和实施例中表示相同的部分。
[0026]图1是说明根据本发明的一个实施例的存储模块100的框图。
[0027]参见图1，当主机的电源不稳定时，存储模块100可以通过将储存在易失性存储芯片120_0至120_15中的数据备份至非易失性存储芯片140来保护数据免于丢失。为了简单描述，也示出了主机的存储控制器I。存储器控制器I提供控制信号CTRL、地址ADDR和时钟CLK，用于在向存储模块100传送数据和从存储模块100接收数据的同时控制存储模块100。
[0028]参见图1，存储模块100可以包括模块控制芯片110、易失性存储芯片(VMs) 120_0至120_15、非易失性存储控制芯片(NVM CTRL) 130、非易失性存储芯片(NVM) 140、应急电源150和电源故障检测芯片160。易失性存储芯片120_0至120_15可以是动态随机存取存储器(DRAMs)，以及非易失性存储芯片140可以是快闪存储器。然而，易失性存储芯片120_0至120_15可以是不同于DRAM的易失性存储器，以及非易失性存储芯片140也可以是不同于快闪存储器的非易失性存储器。
[0029]当主机的电源HOST_VDD和HOST_VSS处于正常/稳定状态时，模块控制芯片110可以缓冲且将控制信号CTRL (控制信号CTRL是用于控制易失性存储芯片120_0至120_15的命令和信号)、地址ADDR和时钟CLK从存储器控制器I供应至易失性存储芯片120_0至120_15。另外，模块控制芯片110可以在存储器控制器I和易失性存储芯片120_0至120_15之间缓冲且传送数据DATA。总之，当主机的电源处于稳定状态时，模块控制芯片110可以执行中继易失性存储芯片120_0至120_15和存储器控制器I之间的通信的功能。
[0030]当在主机的电源HOST_VDD和HOST_VSS中检测到故障时，换言之，当主机的电源电压HOST_VDD和/或接地电压HOST_VSS被检测为不稳定时，电源故障检测芯片160可以切断主机电源HOST_VDD和HOST_VSS至存储模块100的供应，且控制存储模块100利用应急电源供应器150的电源来操作。应急电源供应器150可以由一个或多个电容器(例如，具有大型电容的超级电容器)形成，且应急电源供应器150可以在将易失性存储芯片120_0至120_15的数据备份至非易失性存储芯片140中时将应急电源供应至存储模块100。同时，电源故障检测芯片160可以在检测到电源故障之后通知模块控制芯片110关于主机电源HOST_VDD和HOST_VSS中的故障。
[0031]被通知主机电源HOST_VDD和HOST_VSS中的故障后，模块控制芯片110可以执行控制以将储存在易失性存储芯片120_0至120_15中的数据备份至非易失性存储芯片140中。更具体地，模块控制芯片110可以通过将在模块控制芯片110中产生的控制信号CTRL和地址ADD施加至非易失性存储控制芯片130和易失性存储芯片120_0至120_15而控制非易失性存储控制芯片130以读取储存在易失性存储芯片120_0至120_15中的数据且将从易失性存储芯片120_0至120_15读出的数据编程(或写入)至非易