失性存储芯片140中。非易失性存储控制芯片130可以控制非易失性存储芯片140以将自模块控制芯片110传送的数据DATA(其是从易失性存储芯片120_0至120_15读出的数据)编程至非易失性存储芯片140中。
[0032]当主机电源HOST_VDD和HOST_VSS回到稳定状态时，在电源故障时被备份在非易失性存储芯片140中的数据可以被传回至易失性存储芯片120_0至120_15且被恢复。
[0033]易失性存储芯片120_0至120_15可以划分成多个存储排RANKO至RANK3。这里，存储排可以表示共享一个芯片选择信号CS的芯片组。存储排的芯片可以具有用于接收数据DATA的不同引脚，但它们可以共享相同的芯片选择信号CS、相同控制信号CTRL和相同地址ADDR。因此，相同存储排的易失性存储芯片可以逻辑上被认作一个存储芯片且同时操作。例如，存储排RANKO至RANK3可以分别对应于不同的芯片选择信号CSO至CS3。
[0034]不同的时钟使能信号CKE可以被分配且用于存储排RANKO至RANK3，但在大多数情况下，一时钟使能信号CKE被分配至两个或更多个存储排。时钟使能信号CKE是用于控制自刷新操作的信号，且它们用于表示存储器必须与时钟CLK同步地操作的区段。附图示出了时钟使能信号CKEO被分配至存储排RANKO和RANK2，且时钟使能信号CKEl被分配至存储排RANKl和RANK3的情况。共享时钟使能信号的存储排通常同时进入自刷新模式。以下将参照图2和图3描述共享相同时钟使能信号的同时独自地进入自刷新模式的技术。
[0035]尽管芯片选择信号CSO至CS3和时钟使能信号CKEO和CKEl属于控制信号CTRL，但它们被示出作为被分配至存储排RANKO至RANK3的独立信号CSO至CS3、CKEO和CKEl。另外，图1中示出的结构不是物理上的区别，而是彼此功能区别。例如，在图1中所示的结构中的每个可以表示一个半导体芯片，但图1中所示的结构中不止两个可以形成在一个物理半导体芯片中。
[0036]图2是说明根据本发明的一个实施例的易失性存储芯片120_0的框图。其他易失性存储芯片120_1至120_15可以形成得与图2的易失性存储芯片相同。
[0037]参见图2，易失性存储芯片120_0可以包括时钟使能信号接收单元210、命令接收单元220、地址接收单元230、时钟接收单元240、数据传送/接收单元250、命令解码单元260、模式设置单元270、自刷新控制单元280、刷新控制单元290和存储器阵列200。
[0038]时钟使能信号接收单元210可以接收时钟使能信号CKE0。由于易失性存储芯片120_0属于存储排RANK0，所以时钟使能信号接收单元210可以接收时钟使能信号CKEO和CKEl之间的时钟使能信号CKEO。
[0039]命令接收单元220可以接收由多比特位信号形成的命令CMD。命令CMD可以包括行地址选通信号(RAS)、列地址选通信号(CAS)、激活信号ACT和芯片选择信号CS0。由于易失性存储芯片120_0属于存储排RANKO，所以命令接收单元220可以接收芯片选择信号CSO至CS3之中的芯片选择信号CS0。
[0040]地址接收单元230可以接收由多比特位信号形成的地址ADDR。时钟接收单元240可以接收时钟CLK。时钟接收单元240接收的时钟CLK可以是包括时钟和通过对时钟取反获得的时钟取反的差分时钟。时钟接收单元240接收的时钟CLK可以用于易失性存储芯片120_0的同步操作。数据传送/接收单元250可以接收自外部输入的写入数据DATA、且将接收的数据传送至存储器阵列200，或接收自存储器阵列200输出的数据、且将接收的数据作为读取数据DATA传送至外部。
[0041]命令解码单元260可以通过对经由命令接收单元220接收的命令CMD解码来产生各种内部命令IACT、IPCG、IRD、IffT, IREF和MRS。命令解码单元260产生的内部命令可以包括:内部激活命令IACT，用于命令激活操作；内部预充电命令IPCG，用于命令预充电操作；内部读取命令IRD，用于命令读取操作；内部写入命令IWT，用于命令写入操作；内部刷新操作IREF，用于命令刷新操作；以及内部模式寄存器设置命令IMRS，用于命令设置操作。
[0042]当内部模式寄存器设置命令MRS被使能时，模式设置单元270可以通过对经由地址接收单元230接收的地址ADDR解码来执行各种设置操作。模式设置单元270执行的设置操作可以包括设置各种内部电压电平、设置各种延迟值以及设置各种模式。模式设置单元270设置的模式可以包括自刷新防止模式。在自刷新防止模式中，自刷新防止信号SREF_BLOCK可以被使能。
[0043]自刷新控制单元280可以控制自刷新模式的进入/退出。自刷新控制单元280可以当内部刷新命令IREF在时钟使能信号CKEO从逻辑高电平禁用至逻辑低电平的区段中被使能时将自刷新模式信号SREF使能。当时钟使能信号CKEO从逻辑低电平使能成逻辑高电平时，其可以禁用自刷新模式信号SREF。自刷新模式信号SREF的使能可以表示当前模式是自刷新模式，以及自刷新模式信号SREF的禁用可以表示当前模式不是自刷新模式。同时，当自刷新防止信号SREF_BLOCK被使能时，自刷新控制单元280不将自刷新模式信号SREF使能，而与内部刷新命令IREF的值和时钟使能信号CKEO的值无关。通过设置自刷新防止模式，不理会自外部传送的自刷新命令是可能的。以这种方式，控制共享相同时钟使能信号CKEO的不同存储排(例如，存储排RANKO和RANK2)来独自地进入自刷新模式或退出自刷新模式是可能的。
[0044]刷新控制单元290可以控制存储器阵列200内部的多个行在自刷新模式信号SREF被使能的区段期间以预定周期被顺序地刷新。同时，当内部刷新命令IREF被使能时，刷新控制单元290控制存储器阵列200内部的多个行之中的一个行被刷新。每当内部刷新命令IREF被使能时，存储器阵列200内部被刷新的行可以继续改变。这种刷新操作被称作为自动刷新操作(auto-refresh operat1n)，其与自刷新操作(self-refresh operat1n)不同。
[0045]存储器阵列200可以包括:单元阵列，包括以多个行和多个列布置的多个存储器单元；行电路，用于控制单元阵列的行操作(例如，激活操作、预充电操作和刷新操作)；和列电路，用于控制单元阵列的列操作(例如，读取操作和写入操作)。内部命令IACT、IPCG、IRD和IWT指定的操作可以在存储器阵列200的存储器单元之中的由地址ADDR指定的存储器单元中执行。
[0046]图3是说明根据本发明的另一个实施例的易失性存储芯片120_0的框图。其他易失性存储芯片120_1至120_15可以被形成得与图3中所示的易失性存储芯片120_0相同。
[0047]参见图3，易失性存储芯片120_0可以包括时钟使能信号接收单元210、命令接收单元220、地址接收单元230、时钟接收单元240、数据传送/接收单元250、命令解码单元260、刷新控制单元290和存储器阵列200。图3中所示的这个实施例的易失性存储芯片120_0可以包括模式设置单元370和自刷新控制单元380，其与图2中所示的操作不同。在下文中，描述了模式设置单元370和自刷新控制单元380。
[0048]当内部模式寄存器设置命令MRS被使能时，模式设置单元370可以通过对经由地址接收单元230接收的地址ADDR解码来执行各种设置操作。模式设置单元370执行的设置操作可以包括设置各种内部电压电平、设置各种延迟值、以及设置各种模式。模式设置单元370还可以产生进入信号ENTRY和退出信号EXIT。在内部模式寄存器设置命令MRS被使能的同时，进入信号ENTRY可以当地址ADDR具有特定组合时被使能。同样地，在内部模式寄存器设置命令MRS被使能的同时，退出信号EXIT可以当地址ADDR具有与进入信号ENTRY的特定组合不同的特定组合时被使能。
[0049]自刷新控制单元380可以控制从自刷新模式的退出/对自刷新模式的进入。当内部刷新命令IREF在时钟使能信号CKEO从逻辑高电平禁用至逻辑低电平的区段中使能时，自刷新控制单元380可以使能自刷新模式信号SREF。当时钟使能信号CKEO从逻辑低电平被使能至逻辑高电平时，其可以禁用自刷新模式信号SREF。自刷新模式信号SREF的使能可以表示当前模式是自刷新模式，以及自刷新模式信号SREF的禁用可以表示当前模式不是自刷新模式。同时，自刷新控制单元380可以当进入信号ENTRY被使能时使能自刷新模式信号SREF，以及其可以当退出信号EXIT被使能时禁用自刷新模式信号SREF。在图3的实施例中，进入信号ENTRY和退出信号EXIT经由命令CMD和地址ADDR的组合产生，而不使用时钟使能信号CKE0，以及从自刷新模式的退出/对自刷新模式的进入可以基于进入信号ENTRY和退出信号EXIT来执行。以这种方式，控制共享相同时钟使能信号CKEO的不同存储排(例如，存储排RANKO和RANK2)来独自地进入自刷新模式或从自刷新模式退出是可能的。
[0050]图4说明根据本发明的一个实施例的操作存储模块100的方法。以下描述的是当在主机的电源中出现故障时将易失性存储芯片120_0至120_