器件300处减小电容(例如，位线电容)，由此实现更快的操作(例如，通过要求与常规SRAM器件相比更少的时间来对位线进行充电)。进一步，通过将读取缓冲器对与相应的补读字线耦合，电路面积和电路组件数目与其中每个读取缓冲器耦合至独特补读字线的器件相比可以减小。例如，通过将读取缓冲器对耦合至相应的补读字线，包括器件300的集成电路与其中每个读取缓冲器耦合至独特补读字线的常规集成电路相比可包括更少的金属层。
[0052]参照图4，描绘了操作SRAM单元的方法的特定解说性实施例并将其一般地标示为400。SRAM单元可对应于参照图1到图3描述的SRAM单元中的任一个，诸如SRAM单元102。方法400可包括在410，在访问SRAM单元之前对位线进行预充电。作为示例，位线可对应于读位线138。
[0053]方法400可进一步包括在420，发起与SRAM单元相关联的读操作。作为特定示例，读字线130可根据逻辑高电压来充电以激活读取缓冲器104的反相器。作为另一示例，pMOSFET208、222的源极端子可接地(例如，经由相应的读字线)。
[0054]方法400可进一步包括在430，将存储在SRAM单元处的值反相以生成反相值。该值由与SRAM单元相关联的读取缓冲器的反相器来反相。该读取缓冲器可对应于读取缓冲器104。该反相器可包括pMOSFET 122和nMOSFETl 24。该值可存储在节点116处。
[0055]方法400可进一步包括在440，基于该反相值来控制该读取缓冲器的开关的控制端子。例如，该开关的控制端子可耦合至或以其他方式响应于该反相器的输出。作为示例，该开关可对应于开关126，并且该控制端子可对应于控制端子128。该反相器的输出可对应于pMOSFET 122的漏极端子与nM0SFET124的漏极端子之间的连接。
[0056]方法400可进一步包括在450，基于位线的逻辑值来确定读取位。例如，如果反相值对应于逻辑I值，则控制该开关的控制端子可包括通过激活该开关来使预充电的位线向电压端子放电。该电压端子可对应于补读字线140。激活该开关并使预充电的位线放电可在位线处生成逻辑O值。因此，激活该开关导致读取O位。
[0057]作为另一示例，如果反相值对应于逻辑O值，则控制该开关的控制端子可包括将该开关维持在停用状态。将该开关维持在停用状态可导致位线处的逻辑I值(例如，位线保持预充电电荷且不经由该开关向电压端子放电)。将该开关维持在停用状态导致读取I位。
[0058]图4的方法400可实现与感测存储在SRAM单元处的O位值相关联的低感测延迟。例如，通过在读O操作期间经由单个开关使预充电的位线快速地放电，与感测O位值相关联的感测延迟与利用串联晶体管的常规SRAM器件相比可以减小。进一步，本文中描述的技术可改善与感测I位值相关联的感测余量，诸如通过利用多个SRAM单元(例如，SRAM单元列)的一个或多个泄漏电流，如参照图5进一步描述的。
[0059]另外，在确定存储在SRAM单元处的位值之后，可在包括SRAM单元(例如，SRAM阵列)的存储器设备处执行一个或多个附加操作。例如，可以选择存储器设备的一个或多个SRAM单元以进行读操作、写操作、或其组合。替换或附加地，可发起与存储器设备相关联的待机操作模式。控制端子在待机操作模式期间维持在停用状态。例如，开关的控制端子在待机操作模式期间可被偏置在逻辑O值。可在存储器设备不活跃时(诸如在执行读操作之后且在确定没有附加读操作或写操作被调度成在存储器设备处发生时)发起待机操作模式。可针对存储器设备的每个SRAM单元发起待机操作模式。
[0060]在特定实施例中，读取缓冲器的各晶体管被偏置以使得在待机操作模式期间这些晶体管中的每个晶体管的漏源电压(Vds)为O。例如，在待机操作模式期间，pMOSFET 122和nMOSFET 124的源极端子可被偏置为共用电压(例如，接地电压)。进一步，读位线138和补读字线140在待机操作模式期间可被偏置为共用电压(例如，Vdd)，由此在待机操作模式期间将开关126的端子(例如，源极和漏极端子)维持在共用电压。
[0061]因此，读取缓冲器的晶体管的漏源电压在待机操作模式期间可以大致为0，从而与读操作期间相比减少了在待机操作模式期间通过读取缓冲器的泄漏电流。因此，减小或消除了在待机操作期间通过读取缓冲器的泄漏电流(包括“阈下”或“静态”泄漏电流)。例如，与其中泄漏电流在待机操作期间从读位线流过读取缓冲器的常规SRAM配置相比减少了通过读取缓冲器的泄漏电流。减少使用待机操作模式的泄漏电流可以节省功率，诸如移动设备的电池功率。
[0062]参照图5，描绘了操作SRAM单元列的方法的特定解说性实施例并将其一般地标示为500。该SRAM单元列可对应于图2的SRAM单元列200。方法500可包括在510，对与SRAM单元列相关联的位线进行预充电。该位线可对应于图1的读位线138。
[0063]在520，可发起与SRAM单元列中的第一 SRAM单元相关联的读操作。第一 SRAM单元可对应于参照图1和2描述的SRAM单元中的任一个，诸如SRAM单元102。在530，在读操作期间，第一泄漏电流可从位线流到SRAM单元列中的第一未选中SRAM单元的第一读取缓冲器。例如，第一读取缓冲器和第一未选中SRAM单元可分别对应于读取缓冲器204和SRAM单元202。第一泄漏电流可对应于电流234。
[0064]在540，在读操作期间，第二泄漏电流可从SRAM单元列中的第二未选中SRAM单元的第二读取缓冲器流到位线。第二读取缓冲器和第二 SRAM单元可对应于读取缓冲器218和SRAM单元216。第二泄漏电流可对应于电流236。在特定实施例中，第一泄漏电流和第二泄漏电流各自具有幅值1测|。如果SRAM单元列包括η个SRAM单元，则流到位线的泄漏电流的总幅值可对应于(η- 2) * 1涵|，如参照图2所解释的。
[0065]由于具有幅值(η_2)*Ι?|的总泄漏电流在与第一SRAM单元相关联的读操作期间流到位线，因此可在读I操作期间维持位线的预充电电荷。因此，读I操作期间的感测余量可由于总泄漏电流维持位线处的预充电电荷而得到改善。例如，感测余量与其中泄漏电流在读I操作期间使位线放电(或部分放电)的常规器件相比可以得到改善。读O期间的感测延迟与某些常规SRAM器件相比也得到改善。例如，读O操作期间的感测延迟与其中来自未选中SRAM单元的泄漏电流在读O操作期间流到位线的常规SRAM “缓冲脚”读取缓冲器配置相比得到改善。由于读I操作期间的感测余量和读O操作期间的感测延迟各自得到改善，因此参照图5所描述的技术可以实现改善的SRAM性能，从而导致更好的电子设备性能。
[0066]可在包括或访问SRAM存储器设备的电子设备的电路或组件处执行图4的方法400和图5的方法500中的一者或两者。例如，可在包括或访问SRAM存储器设备的现场可编程门阵列(FPGA)设备、包括或访问SRAM存储器设备的专用集成电路(AS IC )、包括或访问SRAM存储器设备的处理单元(诸如中央处理单元(CPU))、包括或访问SRAM存储器设备的数字信号处理器(DSP)、包括或访问SRAM存储器设备的控制器、包括或访问SRAM存储器设备的另一硬件设备、包括或访问SRAM存储器设备的固件设备、或其组合处执行图4的方法400和图5的方法500中的一者或两者。作为示例，可在执行指令的处理器处执行图4的方法400和图5的方法500中的一者或两者，如参照图6所描述的。
[0067]参照图6，移动设备的特定解说性实施例的框图被描绘并被一般地标示为600。移动设备600包括处理器610，诸如数字信号处理器(DSP)。在图6的示例中，处理器610包括图1的器件100。器件100可被包括在SRAM阵列612中。SRAM阵列612可对应于处理器610的高速缓存。根据其他实施例，器件100可被包括在移动设备600的另一位置处。例如，SRAM阵列612可在处理器610外部。作为另一示例，与图6中描绘的特定示例相比，器件100可被包括在移动设备600的不同组件中。处理器610可在SRAM阵列612处发起某些操作。例如，处理器610可在SRAM阵列612中的SRAM单元处发起读操作。
[0068]处理器610可以耦合到存储器632(例如，非瞬态计算机可读介质)。存储器632可存储指令654、数据656、或其组合。指令654可由处理器610执行以执行本文中描述的一种或多种操作。例如，指令654可由处理器610执行以执行包括访问器件100中的SRAM单元102的存储器操作(例如，在器件100中的SRAM单元102处发起读操作)。例如，指令6 54可由处理器610执行以使SRAM阵列612进入待机操作模式，诸如参照图4所描述的待机操作模式。在特定实施例中，SRAM阵列612对应于被配置成存储指令654、数据656、或其组合中的各部分的高速缓存(例如，指令高速缓存、数据高速缓存、或其组合)。
[0069]图6还示出了耦合至处理器610和显示器628的显示器控制器626。编码器/解码器(C0DEC)634也可耦合至处理器610。扬声器636和话筒638可耦合至CODEC 634。移动设备600可进一步包括耦合至处理器610并耦合至相机646的相机控制器690。图6还指示无线控制器640可耦合至处理器610并耦合至射频(RF)接口 650(例如，收发机KRF接口 650可耦合至天线 642。
[0070]在一特定实施例中，处理器610、显示器控制器626、相机控制器690、存储器632、CODEC 634、以及无线控制器640被包括在系统级封装或片上系统设备622中。在一特定实施例中，输入设备630和电源644被耦合至片上系统设备622。此外，在特定实施例中，如图6中所解说的，显示器628、输入设备630、扬声器636、话筒638、天线642、相机646、RF接口 650和电源644在片上系统设备622的外部。然而，显示器628、输入设备630、扬声器636、话筒638、天线642、相机646、RF接口 650和电源644中的每一者可被耦合到片上系统设备622的组件，诸如耦合到接口或控制器。
[0071]结合所描述的实施例，一种装备包括用于存储值的装置(例如，SRAM单元102、202、216中的任一个或SRAM阵列612中的任何SRAM单元)、以及用于在读操作期间缓冲值的装置(例如，读取缓冲器104、204、218中的任一个)。该用于缓冲值的装置包括用于将值反相以生成反相值的装置(例如，读取缓冲器104、204、218的反相器中的任一个)。该用于缓冲值的装置进一步包括用于基于反相值将位线(例如，读位线138)选择性地耦合至电压端子(例如，补读字线140、230中的任一个)的装置(例如，开关126、212、226中的