施例。对这些实施例的各种修改对于本领域技术人员而言将是显而易见的，并且本文中定义的原理可被应用于其他实施例而不会脱离本公开的范围。因此，本公开并非旨在被限定于本文中示出的实施例，而是应被授予与如由所附权利要求定义的原理和新颖性特征一致的最广的可能范围。
【主权项】
1.一种器件，包括: 静态随机存取存储器(SRAM)单元；以及 读取缓冲器，其耦合至所述SRAM单元的输出，其中所述读取缓冲器包括: 反相器，其中所述反相器的输入响应于所述SRAM单元的输出；以及 开关，其中所述开关的控制端子响应于所述反相器的输出。2.如权利要求1所述的器件，其特征在于，所述开关响应于由所述反相器生成的第一逻辑值而被激活，并且其中所述开关响应于由所述反相器生成的第二逻辑值而被停用。3.如权利要求1所述的器件，其特征在于，所述开关包括η型金属氧化物半导体场效应晶体管(nMOSFET)。4.如权利要求3所述的器件，其特征在于，所述控制端子对应于所述nMOSFET的栅极端子。5.如权利要求1所述的器件，其特征在于，进一步包括位线和电压端子，其中所述开关耦合在所述位线与所述电压端子之间。6.如权利要求5所述的器件，其特征在于，所述开关是耦合在所述位线与所述电压端子之间的单个开关，并且其中所述开关是所述读取缓冲器的耦合在所述位线与所述电压端子之间的唯一组件。7.如权利要求5所述的器件，其特征在于，进一步包括耦合至第二读取缓冲器的第二SRAM单元，其中所述第二读取缓冲器耦合至所述位线并进一步耦合至所述电压端子。8.如权利要求7所述的器件，其特征在于，进一步包括耦合至第三读取缓冲器的第三SRAM单元，其中所述第三读取缓冲器耦合至所述位线，并且其中所述第三读取缓冲器不耦合至所述电压端子。9.如权利要求1所述的器件，其特征在于，进一步包括其中集成了所述SRAM和所述读取缓冲器的至少一个半导体管芯。10.如权利要求1所述的器件，其特征在于，进一步包括其中集成了所述SRAM单元和所述读取缓冲器的设备，所述设备选自包括以下各项的组:移动设备、计算机、平板计算机、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、以及位置固定的数据单元。11.一种操作静态随机存取存储器(SRAM)单元的方法，所述方法包括: 将存储在所述SRAM单元处的值反相以生成反相值，其中所述值由与所述SRAM单元相关联的读取缓冲器的反相器来反相；以及 基于所述反相值来控制所述读取缓冲器的开关的控制端子。12.如权利要求11所述的方法，其特征在于，所述反相值具有逻辑I值，并且其中控制所述开关的所述控制端子包括通过激活所述开关来使预充电的位线向电压端子放电。13.如权利要求12所述的方法，其特征在于，激活所述开关在所述预充电的位线处生成逻辑O值。14.如权利要求11所述的方法，其特征在于，所述反相值具有逻辑O值，并且其中控制所述开关的所述控制端子包括将所述开关维持在停用状态。15.如权利要求14所述的方法，其特征在于，将所述开关的所述控制端子维持在所述停用状态导致耦合至所述读取缓冲器的预充电的位线处的逻辑I值。16.如权利要求11所述的方法，其特征在于，进一步包括发起与所述SRAM单元相关联的待机操作模式，其中所述开关的所述控制端子在所述待机操作模式期间被维持在停用状??τ O17.如权利要求16所述的方法，其特征在于，所述开关的所述控制端子在所述待机操作模式期间被偏置在逻辑O值。18.如权利要求16所述的方法，其特征在于，所述开关耦合至位线并耦合至电压端子，并且其中所述位线和所述电压端子在所述待机操作模式期间被偏置在共用电压。19.如权利要求16所述的方法，其特征在于，所述反相器的P型金属氧化物半导体场效应晶体管(pMOSFET)的第一源极端子以及η型金属氧化物半导体场效应晶体管(nMOSFET)的第二源极端子在所述待机操作模式期间被偏置在共用电压。20.如权利要求19所述的方法，其特征在于，通过所述读取缓冲器的泄漏电流在所述待机操作模式期间与读操作期间相比被减少。21.如权利要求11所述的方法，其特征在于，所述SRAM单元被包括在集成于电子设备内的处理器中。22.—种操作静态随机存取存储器(SRAM)单元列的方法，所述方法包括: 发起与所述SRAM单元列中的第一 SRAM单元相关联的读操作； 在所述读操作期间: 使第一电流从位线流到所述SRAM单元列中的第一未选中SRAM单元的第一读取缓冲器；以及 使第二电流从所述SRAM单元列中的第二未选中SRAM单元的第二读取缓冲器流到所述位线。23.如权利要求22所述的方法，其特征在于，进一步包括在发起所述读操作之前对所述位线进行预充电，其中所述第一电流在所述读操作期间对抗所述位线的放电。24.如权利要求23所述的方法，其特征在于，η指示所述SRAM单元列中的单元数目，并且其中所述位线的所述放电由η- 2个泄漏电流来对抗。25.如权利要求22所述的方法，其特征在于，所述第一电流在所述读操作期间流过所述第一读取缓冲器的第一开关。26.如权利要求22所述的方法，其特征在于，所述读操作由集成到电子设备中的处理器发起。27.—种装备，包括: 用于存储值的装置；以及 用于在读操作期间缓冲所述值的装置，所述用于缓冲所述值的装置包括: 用于将所述值反相以生成反相值的装置；以及 用于基于所述反相值来选择性地将位线耦合至电压端子的装置。28.如权利要求27所述的装备，其特征在于，所述用于存储所述值的装置包括静态随机存取存储器(SRAM)单元。29.如权利要求27所述的装备，其特征在于，所述用于缓冲所述值的装置包括读取缓冲器。30.如权利要求29所述的装备，其特征在于，所述读取缓冲器耦合至所述用于存储所述值的装置的输出。31.如权利要求27所述的装备，其特征在于，所述用于将所述值反相的装置包括反相器。32.如权利要求27所述的装备，其特征在于，所述用于选择性地将所述位线耦合至所述电压端子的装置包括耦合在所述位线与所述电压端子之间的开关。33.如权利要求27所述的装备，其特征在于，所述装备被集成到至少一个半导体管芯中。34.如权利要求27所述的装备，其特征在于，进一步包括其中集成了所述用于存储所述值的装置和所述用于缓冲所述值的装置的设备，所述设备选自包括以下各项的组:移动设备、计算机、平板计算机、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、以及位置固定的数据单元。35.—种存储能由处理器执行以访问静态随机存取存储器(SRAM)单元的指令的计算机可读介质，其中访问所述SRAM单元包括: 将存储在所述SRAM单元处的值反相以生成反相值，其中所述值由与所述SRAM单元相关联的读取缓冲器的反相器来反相；以及 基于所述反相值来控制所述读取缓冲器的开关的控制端子。36.如权利要求35所述的计算机可读介质，其特征在于，所述指令能由所述处理器进一步执行以使所述SRAM单元进入待机操作模式，并且其中所述开关的所述控制端子在所述待机操作模式期间被偏置在逻辑O电压而不管存储在所述SRAM单元处的所述值。37.如权利要求35所述的计算机可读介质，其特征在于，所述读取缓冲器具有三晶体管(3T)偏置，并且其中所述SRAM单元和所述读取缓冲器具有九晶体管(9T)配置。38.如权利要求35所述的计算机可读介质，其特征在于，所述指令能由集成到设备中的处理器执行，所述设备选自包括以下各项的组:移动设备、计算机、平板计算机、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、以及位置固定的数据单元。39.一种方法，包括: 接收表示半导体器件的至少一种物理性质的设计信息，所述半导体器件包括: 静态随机存取存储器(SRAM)单元；以及 读取缓冲器，其耦合至所述SRAM单元的输出，其中所述读取缓冲器包括: 反相器，其中所述反相器的输入响应于所述SRAM单元的输出；以及 开关，其中所述开关的控制端子响应于所述反相器的输出； 转换所述设计信息以遵循文件格式；以及 生成包括经转换的设计信息的数据文件。40.如权利要求39所述的方法，其特征在于，所述数据文件包括GDSII格式。41.一种方法，包括: 接收数据文件，所述数据文件包括对应于半导体器件的设计信息；以及 根据所述设计信息制造所述半导体器件，其中所述半导体器件包括: 静态随机存取存储器(SRAM)单元；以及 读取缓冲器，其耦合至所述SRAM单元的输出，其中所述读取缓冲器包括: 反相器，其中所述反相器的输入响应于所述SRAM单元的输出；以及 开关，其中所述开关的控制端子响应于所述反相器的输出。42.如权利要求41所述的方法，其特征在于，所述数据文件具有GDSII格式。43.一种方法，包括: 接收设计信息，所述设计信息包括经封装半导体器件在电路板上的物理定位信息，所述经封装半导体器件包括: 静态随机存取存储器(SRAM)单元；以及 读取缓冲器，其耦合至所述SRAM单元的输出，其中所述读取缓冲器包括: 反相器，其中所述反相器的输入响应于所述SRAM单元的输出；以及 开关，其中所述开关的控制端子响应于所述反相器的输出；以及 转换所述设计信息以生成数据文件。44.如权利要求43所述的方法，其特征在于，所述数据文件具有GERBER格式。45.—种方法，包括: 接收数据文件，所述数据文件包括包含经封装半导体器件在电路板上的物理定位信息的设计信息；以及 根据所述设计信息来制造被配置成接纳所述经封装半导体器件的所述电路板，其中所述经封装半导体器件包括: 静态随机存取存储器(SRAM)单元；以及 读取缓冲器，其耦合至所述SRAM单元的输出，其中所述读取缓冲器包括: 反相器，其中所述反相器的输入响应于所述SRAM单元的输出；以及 开关，其中所述开关的控制端子响应于所述反相器的输出。46.如权利要求45所述的方法，其特征在于，所述数据文件具有GERBER格式。47.如权利要求45所述的方法，其特征在于，进一步包括将所述电路板集成到选自包括以下各项的组的设备中:机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、位置固定的数据单元、以及计算机。
【专利摘要】一种器件包括静态随机存取存储器(SRAM)单元和耦合至该SRAM单元的输出的读取缓冲器。该读取缓冲器包括反相器和开关。该反相器的输入响应于该SRAM单元的输出。该开关的控制端子响应于该反相器的输出。
【IPC分类】G11C11/412
【公开号】CN105637589
【申请号】CN201480043596
【发明人】S-O·郑, Y·杨, S·S·宋, Z·王, C·F·耶普
【申请人】高通股份有限公司, 延世大学校产学协力团
【公开日】2016年6月1日
【申请日】2014年7月21日
【公告号】EP3028281A1, US20150036417, WO2015017164A1