Z向地址缓冲器分别与控制电路电性连接。当有数据写入时，控制电路发出指令将数据分别分发至X向地址缓冲器、Y向地址缓冲器和Z向地址缓冲器，以便于控制电路以相应的速度将数据存入三维存储片中。
[0025]在本技术方案中，所述地址译码装置包括X向译码器、Y向译码器和Z向译码器，所述X向译码器与X向地址缓冲器电性连接，所述Y向译码器与Y向地址缓冲器电性连接，所述Z向译码器与Z向地址缓冲器电性连接，X向译码器、Y向译码器和Z向译码器分别与控制电路电性连接。当数据经X向地址缓冲器、Y向地址缓冲器和Z向地址缓冲器写入时，其相应的数据需要编译三维存储片中的地址，此时，所述X向译码器、Y向译码器和Z向译码器提供存储地址，控制电路根据存储地址将数据写入；同时，当读出数据时，控制电路发出读取指令，所述X向译码器、Y向译码器和Z向译码器根据指令进行寻址，控制电路再根据存储地址取出数据。
[0026]数据在存储时，通常是转换为二进制码进行存储，在存储中具体的表示形式为“ I ”和“0”，在本技术方案中，所述忆阻器存储单元包括从上至下依次设置的上电极1、存储介质层2、下电极3和用于引导出下电极3的下电极引导层4。本忆阻器工作时，在加载电流或电压后，存储介质层2内部的高低电阻状态发生改变；进一步定义高阻值、低阻值对应“1”、“ O ”，从而实现数据存储。
[0027]作为进一步的改进，所述存储介质层2包括从上至下依次叠加的N型半导体层和P型半导体层，所述N型半导体层通过金属Pt纳米线与上电极I电连接，所述P型半导体层通过金属Pt纳米线与下电极3电连接。
[0028]进一步的，所述N型半导体层、P型半导体层分别可为Ag、T1、Cu、Ta、W、Pt、Au、TiW和氧化石墨稀中的任意一种材料制成，当然，作为优选，所述存储介质层2为氧化石墨稀(英文为:graphene oxide，简称G0)，即所述上电极1、存储介质层2、下电极3分别为AL、G0,AL ;经过多次实验发现，利用AL/IT0 (金属氧化物)或AL/Pt为上电极1、下电极3的组合时，阻变特性更稳定；由于氧化石墨烯其带隙可调，可以在室温条件下加工，可更广泛的用于本存储器中，具体地说，氧化石墨烯带隙的变化使其可以由绝缘体向半导体转变，而温度对氧化石墨烯的影响小，较大的费米速度和低接触电阻则有助于进一步减小器件响应时间，超高频率的操作响应特性使其数据读写速度更快。
[0029]在本技术方案中，所述N型半导体层、P型半导体层的厚度为60~300nm之间。当然，在实际应用中，所述N型半导体层为70±5nm，所述P型半导体层为80nm±5为最佳，在该范围值内，可以更好的保证薄膜的连续引出，而且还可以保证厚度适中。
[0030]以上内容仅为本实用新型的较佳实施例，对于本领域的普通技术人员，依据本实用新型的思想，在【具体实施方式】及应用范围上均会有改变之处，本说明书内容不应理解为对本实用新型的限制。
【主权项】
1.一种基于忆阻器的三维结构存储器，包括存储器基体、控制电路和地址缓冲装置，所述控制电路设置于存储器基体内，所述地址缓冲装置与控制电路电性连接，其特征在于:还包括地址译码装置及与地址译码装置电性连接的阵列存储装置，所述地址译码装置与地址缓冲装置电性连接，所述阵列存储装置还连接有放大电路，所述放大电路连接有输出缓冲器。2.根据权利要求1所述的一种基于忆阻器的三维结构存储器，其特征在于:所述阵列存储装置包括若干个三维存储片，所述若干个三维存储片以矩阵串连或并联，所述三维存储片包括若干个忆阻器存储单元，若干个忆阻器存储单元以三维堆栈架构。3.根据权利要求2所述的一种基于忆阻器的三维结构存储器，其特征在于:所述忆阻器存储单元的尺寸为30nm X 30nmo4.根据权利要求1所述的一种基于忆阻器的三维结构存储器，其特征在于:所述地址缓冲装置包括X向地址缓冲器、Y向地址缓冲器和Z向地址缓冲器，所述X向地址缓冲器、Y向地址缓冲器和Z向地址缓冲器分别与控制电路电性连接。5.根据权利要求4所述的一种基于忆阻器的三维结构存储器，其特征在于:所述地址译码装置包括X向译码器、Y向译码器和Z向译码器，所述X向译码器与X向地址缓冲器电性连接，所述Y向译码器与Y向地址缓冲器电性连接，所述Z向译码器与Z向地址缓冲器电性连接，X向译码器、Y向译码器和Z向译码器分别与控制电路电性连接。6.根据权利要求2所述的一种基于忆阻器的三维结构存储器，其特征在于:所述忆阻器存储单元包括从上至下依次设置的上电极(1)、存储介质层(2)、下电极(3)和用于引导出下电极(3)的下电极引导层(4)。7.根据权利要求6所述的一种基于忆阻器的三维结构存储器，其特征在于:所述存储介质层(2)包括从上至下依次叠加的N型半导体层和P型半导体层，所述N型半导体层通过金属Pt纳米线与上电极(I)电连接，所述P型半导体层通过金属Pt纳米线与下电极(3)电连接。8.根据权利要求7所述的一种基于忆阻器的三维结构存储器，其特征在于:所述N型半导体层、P型半导体层分别可为Ag、T1、Cu、Ta、W、Pt、Au、TiW和氧化石墨稀中的任意一种材料制成。9.根据权利要求7所述的一种基于忆阻器的三维结构存储器，其特征在于:所述N型半导体层、P型半导体层的厚度为60~300nm之间。
【专利摘要】本实用新型涉及存储器技术领域，公开了一种基于忆阻器的三维结构存储器，包括存储器基体、控制电路和地址缓冲装置，所述控制电路设置于存储器基体内，所述地址缓冲装置与控制电路电性连接，还包括地址译码装置及与地址译码装置电性连接的阵列存储装置，所述地址译码装置与地址缓冲装置电性连接，所述阵列存储装置还连接有放大电路，所述放大电路连接有输出缓冲器；本三维结构存储器采用忆阻器作为存储介质，利用忆阻器的堆栈特性，实现大容量的存储，而且，由于忆阻器的能耗低，使整体的存储器能耗大幅下降，本存储器还具有结构简单的优点。
【IPC分类】G11C13/00
【公开号】CN204760039
【申请号】CN201520542506
【发明人】谭志平, 田立伟, 莫夫, 余亮
【申请人】广东科技学院
【公开日】2015年11月11日
【申请日】2015年7月24日