迭层电子器件、迭层共用器及通信设备的制作方法

专利名称：迭层电子器件、迭层共用器及通信设备的制作方法
技术领域：
本发明主要涉及安装在手机等高频无线设备上的迭层电子器件。
图3表示已有的迭层电子器件的分解立体图。如图3所示，迭层电子器件依序从电介质层301开始迭层至电介质308。在电介质层301上配置接地电极309，在电介质层302上配置电容电极310，又在电介质层303上配置带状线311和带状线312，在连接点313处连接。
在电介质层304、305、306、307上分别配置看电容电极314、接地电极315、电容电极316、接地电极317。还有，电容电极310通过穿孔322和带状线311的连接点318连接，电容电极314通过穿孔323和连接点313连接。再有，电容电极316通过穿孔324和带状线312的连接点319连接。
接地电极315、317通过在迭层电子器件侧面形成的外部电极320与接地电极309连接，电路的外部电极端子将带状线311、312的一端延伸至迭层电子器件的端面，通过与在迭层电子器件侧面形成的外部电极321连接，从而形成输入电极及输出电极。但是，关于上述情况的说明，图中穿孔的位置为了简单化原则上以分解立体图上的虚线示意性地表示。
下面，已有的迭层电子器件的立体图的又一示例示于图23。
在图23，迭层电子器件3901由多层电介质片迭层而成的迭层体3902和外部电极3903构成。具备一个输入/输出端子的至少一个内部电路(未图示)及至少一个内部接地电极(未图示)存在于迭层体3902的内层。
迭层体3902的至少一个侧面上形成外部电极3903，这些外部电极3903分别电气连接于内部电路的输入/输出端子和内部接地电极连接。这里，将与内部电路的输入/输出端子连接的作为外部电极3903a，与内部接地电极连接的作为外部电极3903b。
通过在迭层体3902侧面的特定部位涂布金属膜形成外部电极3903a、b，每一外部电极都从迭层体3902的最上面至最底面形成较宽广的面积。
但是在图3所示的已有的结构中，因为在存在多个电路的迭层电子器件的侧面上，作为外部电极存在着输入电极、输出电极、以及接地电极，所以在迭层电子器件侧面形成的这些外部电极有多个，接地电极所占据的面积减少。因此，存在着仅这些外部电极不能充分确保接地电极的面积，电气接地强度变弱的问题。
还有，在这里，接地电极是用软钎焊等与预定安装迭层电子器件的母板(图中省略)上的规定的接地面连接用的电极。
另一方面，在图23所示的已有的迭层电子器件中，与内部电路的输入/输出端子电气连接的外部电极3903a和与内部接地电极电气连接的外部电极3903b具有大致相同的形状，从迭层体3902的最上面至最低面形成较宽广的面积。
因此，尤其是在与内部电路的输入/输出端子电气连接的外部电极3903a的面积较大时，外部电极3903a的内部，特别是外部电极3903a上产生电导分量或电感分量的寄生分量，在使用于高频区域时，存在与特性劣化相关的问题。
特别是若将图3、图23所示的上述已有的迭层电子器件作为处理IGHz以上的输入信号的迭层滤波器使用，则存在有滤波电路等的高频特性、即在高频区域的频率的选择特性劣化的问题。
本发明考虑到上述已有的迭层电子器件的这样的问题，目的还在于提供在高频区域具有优异的频率选择性的迭层电子器件。
本发明之一(与权利要求1所述的本发明对应)为迭层电子器件，具备在一方的主面上设置第1屏蔽电极的电介质层A、作为对上述电介质层A间接迭层的电介质层，在一方的主面上设置第2屏蔽电极的电介质层C、至少一方的主面露出在外部的电介质层D、迭在上述电介质层A和上述电介质层C之间的，包含内部电路的电介质层B、以及设置在上述电介质层A的另一方的主面或上述电介质层D的上述一方的主面上的第1接地电极，上述电介质层A和上述电介质层D的至少一方的电介质层上设置着穿孔，
上述第1屏蔽电极和上述第2屏蔽电极电气连接，上述第1接地电极和上述第1屏蔽电极通过设置在上述电介质层A的穿孔电气连接，或上述第1接地电极和上述第2屏蔽电极通过设在上述电介质层D上的穿孔电气连接。
又，本发明之2(与权利要求2所述的本发明对应)为上述本发明之1的迭层电子器件，具备设置在上述迭层电子器件侧面的，将上述第1屏蔽电极和上述第2屏蔽电极电气连接用的端面电极。
又，本发明之3(与权利要求3所述的本发明对应)为上述本发明之2的迭层电子器件，在上述电介质层B，作为上述内部电路，包含谐振器电极，所述迭层电子器件具备连接于所述谐振器电极的第1端子电极，上述端面电极为与安装上述迭层电子器件的预定的底板上的规定的接地面连接用的第2接地电极，上述第1端子电极被上述第2接地电极所包围，或与上述第2接地电极电气连接，设置在上述电介质层A～电介质层D的侧面部。
又本发明之4(与权利要求4所述的本发明对应)为上述本发明之3的迭层电子器件，在上述电介质层B还包含作为上述内部电路与上述谐振器电极的一部分对向设置的耦合电极，上述迭层电子器件具备与上述耦合电极连接的第2端子电极，上述第2端子电极(1)在上述电介质层A的所述另一方的主面及/或电介质层D的上述一方的主面上形成，且与不与上述第1接地电极电气连接，并且(2)通过与上述穿孔不同的穿孔和上述耦合电极电气连接。
又，本发明之5(与权利义务要求5所述的本发明对应)为上述本发明之3的迭层电子器件，上述谐振器电极由传输线路构成。
又，本发明之6(与权利要求6所述的本发明对应)为上述本发明之1的迭层电子器件，上述第1接地电极可做成网眼状、带状、或蜂巢状的形状。
又，本发明之7(与权利要求7所述的本发明对应)为上述本发明之4的迭层电子器件，上述耦合电极由传输线路构成。
又，本发明之8(与权利要求8所述的本发明对应)为上述本发明之4的迭层电子器件，上述耦合电极为由传输线路构成的级间耦合电容电极。
又，本发明之9(与权利要求9所述的本发明对应)为叠层共用器，具备使用上述本发明之7的迭层电子器件的发送滤波器、以及使用上述本发明之8的迭层电子器件的接收滤波器。
又，本发明之10(与权利要求10所述的本发明对应)为通信设备，具备使用上述本发明之1的迭层电子器件的迭层滤波器及/或本发明之9的迭层共用器。
用上面所述的结构，例如在最底面或最上面的电介质上形成穿孔，通过让屏蔽电极和接比电极通过穿孔连接，不管迭层电子器件主体侧面有无外部电极，都能确保大面积接地，提高接地强度。
又，本发明之11(与权利要求11所述的本发明对应)为上述本发明之2的迭层电子器件，具备与上述内部电路连接，有从上述迭层电子器件的底面向最上面的第1高度的外部端子电极，上述端面电极，(1)是与安装上述迭层电子器件的预定的底板上的规定的接地面连接用的第2接地电极，并且(2)具有从上述电子器件的底面向最上面的第2高度，上述第1的高度和上述第2的高度互不相同。
又，本发明之12(与权利要求12所述的本发明对应)为上述本发明之11的迭层电子器件，从上述外部端子电极的上述迭层体最底面起的上述第1高度比从上述第2接地电极的上述迭层体底面部起的上述第2高度低。
又，本发明之13(与权利要求13所述的本发明对应)为上述本发明之12的迭层电子器件，上述第2接地电极在上述迭层体的最上面和最底面上延伸设置。
又，本发明之14(与权利要求14所述的本发明对应)为上述本发明之11的迭层电子器件，具备与上述第2接地电极连接的外部屏蔽电极，上述外部屏蔽电极设置在上述迭层体的最上面。
又，本发明的第15(与权利要求15所述的本发明对应)为上述本发明之11的迭层电子器件，具备与上述屏蔽电极连接的引出侧面电极，上述引出侧面电极至少设置在从上述迭层体的最上面开始到上述迭层体侧面的上述外部端子电极形成的区域上，设置在上述迭层体侧面的部分，从上述迭层体的最低面看来，被配置在比上述外部端子电极的高度更高的地方。
又，本发明之16(与权利要求16所述的本发明对应)为上述本发明之11的迭层电子器件，上述引出侧面电极与上述外部屏蔽电极连接。
又，本发明之17(与权利要求17所述的本发明对应)为上述本发明之11的迭层电子器件，上述第2接地电极配置在上述外部端子电极的两侧。
又，本发明之18(与权利要求18所述的本发明对应)为上述本发明之11的迭层电子器件，具备多个所述外部端子电极，上述第2接地电极配置在上述外部端子电极间。
又，本发明之19(与权利要求19所述的本发明对应)为上述本发明之15、17或18的迭层电子器件，上述引出侧面电极与上述第2接地电极中至少一个连接。
又，本发明之20(与权利要求20所述的本发明对应)为上述本发明之17或18的迭层电子器件，上述外部端子电极和配置在上述外部端子电极边上的上述第2接地电极的间隔大于上述外部端子电极的电极宽度。
又，本发明之21(与权利要求21所述的本发明对应)为上述本发明之11的迭层电子器件，上述外部端子电极及上述第2接地电极埋设在上述迭层体中，或露出在上述迭层体外部。
又，本发明之22(与权利要求22所述的本发明对应)为上述本发明之11的迭层电子器件，上述电介质层包括结晶相和非晶态相，上述结晶相包含Al2O3、MgO、SiO2、及ROa(R为从La、Ce、Pr、Nd、Sm及Gd中的至少一种，a为根据上述R的价数由化学计算确定的数值)中的至少一种。
又，本发明的第23(与权利要求23所述的本发明对应)为上述本发明之11的迭层电子器件，上述电介质层以Bi2O3、Nb2O6为主成分。
又，本发明之24(与权利要求24所述的本发明对应)为通信设备，其特征在于使用上述本发明之11的迭层电子器件。
以上所述的本发明的迭层电子器件具有这样的特征，即例如，至少一个内部电路的输入/输出端子上连接的外部电极的高度做得比至少一个屏蔽电极(内部接地电极)上连接的外部接地电极的高度低。
又，本发明之26(与权利要求26所述的本发明对应)为迭层电子器件，具备将多片电介质片迭层成一体的迭层体、设置在上述迭层体内的多片电介质片的主面上的内部电路、设置在上述迭层体内的多片电介质的主面上的接地电极、贯穿上述迭层体的全部或一部分，分别电气连接设置在上述多片电介质片的主面上的接地电极的第1穿孔、贯穿上述迭层体的全部或一部分，分别电气连接设置在上述多片电介质片的主面上的内部电路的第2穿孔、以及和上述第2穿孔电气连接的输入端子与输出端子，所述迭层电子器件的特征在于，
上述接地电极中至少一个从上述电介质层的最下层及/或最上层的电介质片的主面向外露出，作为露出接地电极而设置，上述输入电极和上述输出电极，在设置上述露出接地电极的面的同一面上，将该露出接地电极夹在其间设置。
又，本发明之27(与权利要求27所述的本发明对应)为上述本发明之26的迭层电子器件，其特征在于，上述露出接地电极以外的上述接地电极不具有露出在该迭层电子器件的外部的部分。
又，本发明之28(与权利要求28所述的本发明对应)为上述本发明之26的迭层电子器件，其特征在于，上述多片电介质片至少有第1电介质片和第2电介质片，上述多个接地电极至少具有设置在上述第1电介质片主面上的第1接地电极和设置在上述第2电介质片主面上的第2接地电极，上述第2电介质片配置在上述第1接地电极和上述第2接地电极之间，上述第1穿孔至少贯穿上述第1电介质片及/或上述第2电介质片，电气连接所述第1及第2接地电极。
又，本发明之29(与权利要求29所述的本发明对应)为上述本发明之28的迭层电子器件，其特征在于，所述第2电介质片设置于所述第1电介质片的上面的一层。
又，本发明之30(与权利要求30所述的本发明对应)为上述本发明之29的迭层电子器件，其特征在于，所述第1电介质片和所述第2电介质片之间至少配置1片所述内部电路设置于主面上的电介质片。
又，本发明之31(与权利要求31所述的本发明对应)为上述本发明之29的迭层电子器件，其特征在于，所述第1电介质片和所述第2电介质片直接叠层在一起。
又，本发明之32(与权利要求32所述的本发明对应)为上述本发明之26的迭层电子器件，其特征在于，所述多片电介质片至少有第3电介质片，所述多个接地电极至少有设置于所述第3电介质片主面上的第3接地电极，所述第1穿孔至少贯穿所述第3电介质片，并电气连接所述第3电介质片和所述露出接地电极连接。
又，本发明之33(与权利要求33所述的本发明对应)为上述本发明之32的迭层电子器件，其特征在于，在所述第3电介质片和设置所述露出接地电极的电介质片之间至少配置1片所述内部电路设置于主面上的电介质片。
又，本发明之34(与权利要求34所述的本发明对应)为上述本发明之32的迭层电子器件，其特征在于，所述第3电介质片和设置所述露出接地电极的电介质片为同一电介质片。
又，本发明之35(与权利要求35所述的本发明对应)为上述本发明之26的迭层电子器件，其特征在于，所述电介质片的厚度为5～50微米。
又，本发明之36(与权利要求36所述的本发明对应)为上述本发明之26的迭层电子器件，其特征在于，所述电介质片至少由结晶相和非晶态相组成，所述结晶相包含Al2O3、MgO、SiO2以及ROa(R是从La、Ce、Pr、Nd、Sm以及Ga中选出的至少一种元素，a为根据所述R的价数化学计算决定的数值)中的至少一种。
又，本发明之37(与权利要求37所述的本发明对应)为上述本发明之26的迭层电子器件，其特征在于，所述电介质片包含Bi2O3、Nb2O6。
又，本发明之38(与权利要求38所述的本发明对应)为高频无线设备，其特征在于，安装有上述本发明之26～第37中的任一种迭层电子器件。
如上所述的本发明的迭层电子器件是，具备例如多层电介质片迭层成为一体的迭层体，具有输入电极和输出电极的多个内部电路和多个接地电极介于所述迭层体内层的电子器件，在所述电子器件的底面上形成第1接地电极，在所述电子器件的内层形成第2接地电极，同时，至少通过两个以上穿孔，将所述第1接地电极和所述第2接地电极加以连接。
图2是本发明实施形态1的迭层电子器件的等效电路图。
图3是已有的迭层电子器件的分解立体图。
图4是本发明实施形态2的迭层电子器件的分解立体图。
图5(a)是本发明实施形态1的迭层电子器件和母板的连接状态的示意图。
图5(b)是本发明实施形态2的迭层电子器件和母板的连接状态的示意图。
图6是表示芯片零件安装于实施形态1的迭层电子器件表层上的状态的立体图。
图7是表示芯片零件安装于实施形态2的迭层电子器件表层上的状态的立体图。
图8是本发明实施形态B1的迭层滤波器的分解立体图。
图9是本发明实施形态B1的迭层滤波器的等效电路图。
图10是本发明实施形态B2的迭层滤波器的分解立体图。
图11是本发明实施形态B2的迭层滤波器的等效电路。
图12是说明将实施形态C1的结构使用于本发明实施形态B1的结构中的迭层滤波器一示例用的分解立体图。
图13是说明将实施形态C2的结构使用于本发明实施形态B1的结构中的迭层滤波器一示例用的分解立体图。
图14是本发明实施形态C1的迭层电子器件图。
图15是本发明实施形态C1的迭层电子器件的其他形态图。
图16是本发明实施形态C2的迭层电子器件图。
图17是本发明实施形态C2的迭层电子器件的分解立体图。
图18是本发明实施形态C2的迭层电子器件内部电路的等效电路图。
图19是本发明实施形态C2的迭层电子器件的其他形态图。
图20是本发明实施形态C2的迭层电子器件的图。
图21(a)图是本发明实施形态C1-C3的外部电极概略图。
图21(b)图是本发明实施形态C1-C3的外部电极其他概略图。
图21(c)图是本发明实施形态C1-C3的外部电极其他概略图。
图22是表示本发明实施形态B1的迭层滤波器的变形例的分解立体图。
图23是已有的迭层电子器件的立体图。
符号说明101、102、103、104、105、106、107、108电介质层301、302、303、304、305、306、307、308电介质层401、402、403、404、405、406、407 电介质层109、112、118、120接地电极
309、315、317 接地电极409、417、419 接地电极121、122、123、124、125、126 穿孔420、421、422、423 穿孔110、111、320、321、410、411、424 外部电极113、117、119、310、314、316 电容电极412、416、418 电容电极114、115、311、312、413、414 带状线C1、C2、C3 电容L1、L2 电感2101 电介质层2102 电介质层2103 谐振器电极2104、2105 电容电极2106、2107 端面电极2108 接地电极2109 穿孔电极3101 迭层电子器件3102 迭层体3103 外部端子电极3104 外部接地电极3201 迭层电子器件3202 迭层体3203 外部端子电极3204 外部接地电极3205 引出侧面电极3206 外部屏蔽电极3301 迭层电子器件3302 迭层体3303a 外部输入端子电极3303b 外部输出端子电极3304 外部接地电极
3305a 引出侧面电极3305b 引出侧面电极3401第1电介质层3402第2电介质层3403第3电介质层3404第4电介质层3405第5电介质层3406第6电介质层3407第7电介质层3408第8电介质层3409内部接地电极3410电容电极3411带状线3412带状线3413连接点3414电容电极3415内部接地电极3416电容电极3417内部接地电极3418连接点3419连接点3501 连接于内部电路的输入/输出端子的第1外部电极3502 连接于内部电路的输入/输出端子的第2外部电极3503 连接于屏蔽电极的外部电极3601a 连接电极3601b 连接电极3602外部屏蔽电极3701电极电子器件3702迭层体3703a 外部输入端子电极3703b 外部输出端子电极3704外部接地电极
3705a 引出侧面电极3705b 引出侧面电极3706接地电极3707外部屏蔽电极3801迭层电子器件3802迭层体3803a 外部电极3803b 外部电极3901迭层电子器件3902迭层体3903外部电极3904外部电极实施形态1下面参照


本发明实施形态1的迭层电子器件。
图1表示本发明实施形态1的迭层电子器件分解立体图。如图1所示，本发明的迭层电子器件从电介质层101到电介质层108依序迭层，各电介质层为由相对介电常数εr＝7，介电损耗tanδ＝2.0×10-4的结晶相和非晶态相组成的电介质片。
电介质层101的底面上配置接地电极109、电路的输入电极110、输出电极111、在电介质层101的上面配置接地电极112。
另外，电介质层102上配置电容电极113，电介质层上配置带状线114及115，在连接点116上连接。
电介质层104、105、106、107上分别配置电容电极117、接地电极118、电容电极119、接地电极120。
还有，接地电极112通过穿孔121、122、123与接地电极109连接，接地电极118、120分别通过穿孔122、123与接地电极112连接。
另外，带状线114的一端和电容电极113通过穿孔124与输入电极110连接。
电容电极119通过穿孔125与连接点116连接，电容电极117和带状线115的一端通过穿孔126连接输出电极111。
但是，关于上述说明，图中穿孔的位置为了简化用分解立体图上的虚线形式表示，这在以下的各实施形态中也一样。
下面利用图1和图2，对上述构成的本实施形态1的迭层电子器件，说明其动作。
首先，图2表示图1的迭层电子器件的等效电路，与图1对应的元件用相同的元件编号表示。
在图2，电容C1在电容电极113和接地电极110间形成，电容C2在电容电极117和接地电极118间形成。
另外，电容C3在电容电极119和接地电极120间形成，电感L1、L2分别利用带状线114、115形成。
另外，输入电极110和L1串联连接、和C1并联连接，输出电极111和L2串联连接，和C3并联连接，在连接点116上和L1、L2串联连接、和C2并联连接。
借助于此，可知图1的迭层电子器件由5级的低通滤波器构成。
这里，形成电容C2、C3的接地电极118、120通过穿孔122、123，与形成电容C1的接地电极110连接，接地电极112再通过穿孔121、122、123和接地电极109连接。
也就是说，配置在迭层电子器件内层的接地电极109、112、118、120通过穿孔121、122、123全部在迭层电子器件的内部连接，使用在迭层电子器件底面上形成的接地电极109，作为接地电极的外部电极。
另外，低通滤波器的输入电极110、输出电极111配置成在其电极之间存在接地电极109的一部分。
如上所述，采用本发明实施形态1的迭层电子器件，在迭层电子器件底面上，能够形成与以往相比较大面积的接地电极109。
因此，与已有的在迭层电子器件侧面设置接地电极、电路的输入电极及输出电极的结构相比，因为和安装底板的接地面积增大，故电气接地强度也提高。
借助于此，能防止高频特性劣化，能使迭层电子器件内部电路的特性稳定。
特别是将本实施形态的迭层电子器件作为处理IGHZ以上输入信号的迭层滤波器等使用时，发挥能够防止滤波电路等高频特性、即高频区域内的频率的选择特性的劣化的作用。
另外，通过在输入电极110、输出电极111的电极间形成接地电极109的构成，能防止输入电极及输出电极间的耦合，就能增强隔离特性。
还有，利用只在迭层电子器件底面形成外部电极109、110、111，在迭层电子器件侧面不存在外部电极的构成，从而不必在迭层电子器件侧面上形成外部电极，因此从迭层母体切断成迭层电子器件单片时，对于迭层母体切断面即迭层电子器件侧面的平坦度的精度没有要求。
另外，因只有在迭层电子器件底面有外部电极，故能形成BGA(Ball GridArray；球形格栅阵列)和LGA(Land Grid Array；齿刃状格栅阵列)方式的端子，能高密度安装。再者，外部电极形成工序还能和内部电极的印刷工序同时进行，能简化制作工序并降低成本。
再者，成为外部电极的接地电极、输入电极及输出电极也可不设在迭层电子器件的底面而在上面，设在底面及上面两个面上也能得到同样的效果。
还有，本发明的实施形态1中，作为电介质层101至电介质层108，以相对介电常数εr＝7、介电损耗tanδ＝2.0×10-4的结晶相与非晶态相组成的电介质片为例作了叙述，但用相对介电常数εr＝5～10的结晶相与非晶态相组成的电介质片也能够得到相同的效果。
又，用相对介电常数εr＝50～100左右的Bi2O3、Nb2O5为主要成分的电介质片也一样，不管电介质片的组成、电介质片的相对介电常数、以及介电损耗如何，均能获得同样效果。
还有，本发明的实施形态1中，虽然以低通滤波器的构成为例作了叙述，但该构成在旁通滤波器、带通滤波器等各种滤波器上均能获得同样效果。
实施形态2下面参照

本发明实施形态2的迭层电子器件，图4表示本发明实施形态2的迭层电子器件分解立体图。
如图4所示，本发明的迭层电子器件从电介质层401开始依序迭层至电介质层407，各层电介质层是由相对介质常数εr＝7、介电损耗tanδ＝2.0×10-4的结晶相和非晶态相组成的电介质片。
电介质层401底面配置接地电极409、电路的输入电极410、输出电极411，电介质层401的上面配置电容电极412。
另外，电介质层402上配置带状线413和414，在连接点415上连接。
电介质层403、404、405、406上分别配置电容电极416、接地电极417、电容电极418、接地电极419。
再者，接地电极417、419通过穿孔420连接于接地电极409。
另外，带状线413的一端和电容电极412通过穿孔421连接于输入电极410。
电容电极418通过穿孔422连接于连接点415，电容电极416和带状线414的一端通过穿孔423，连接于输出电极411。
又，接地电极409、417、419与迭层电子器件侧面形成的外部电极427连接。
如上所述，本发明实施形态2的迭层电子器件，与本发明实施形态1不同，虽然在配置于迭层电子器件底面上的接地电极409和配置在迭层电子器件内层的接地电极417、419之间配置着许多电容电极和带状线，但在这种情况下，也可以和本发明实施形态1同样，在迭层电子器件底面上形成与以往相比面积更大的接地电极409。
因此，与以往的在迭层电子器件侧面设置接地电极、电路的输入电极及输出电极的结构相比，因为和安装底板的接地面积增大，故电气上的接地强度也增强。
又，所有的接地电极与迭层电子器件内层，不仅通过穿孔420连接，而且还存在着与迭层电子器件侧面也通过外部电极424连接的不同处，利用这样的构造，与本发明实施形态1相比，电路的接地强度更得到增强。
因此，能防止高频特性劣化，使迭层电子器件内部电路特性稳定。
特别是将本实施形态的迭层电子器件作为处理IGHz以上的输入信号的迭层滤波器等使用时，发挥能进一步抑制滤波电路等的高频特性、即高频区域中的频率的选择特性的劣化的效果。
这里利用图5(a)、(b)对分别将上述两实施形态说明过的迭层电子器件安装在母板上时，与其母板的接地面如何连接这一点简单加以叙述。
图5(a)、图5(b)为形象地表示用软钎焊等分别将上述两个实施形态的迭层电子器件1502、1504连接于母板1501的接地面上的样子的侧面图。还有，为例说明，软钎料的厚度在图中被夸张地表示。
实施形态1所述的迭层电子器件1502如图5(a)所示在接地电极109上用软钎料1503等和母板1501的接地面连接。另外，实施形态2所述的迭层电子器件1504如图5(b)所示，在接地底板409上用软钎料1505等与母板1501的接地面电气连接。
又，与本发明的实施形态1一样，利用在输入电极410、输出电极411的电极间形成接地电极409的构成，能防止输入电极及输出电极间发生耦合，增强隔离作用。
而且，在本发明实施形态2中，作为从电介质层101开始至电介质层108，曾以介电常数εr＝7、介电损耗tanδ＝2.0×10-4的结晶相和非晶态相组成的电介质片为例作过叙述，但用相对介电常数εr＝5～10的结晶相和非晶态相组成的电介质片也能获得同样的效果。
另外，利用主要成分为相对介电常数εr＝50～100左右的Bi2O3、Nb2O5的电介质片也一样，不管电介质片的组成、电介质片的相对介电常数、以及介电损耗如何，都能获得同样的效果。
再者，本发明的实施形态2以低通滤波器的构成为例作过叙述，但和实施形态1一样，该构成即使对于旁通滤波器、带通滤波器等各种滤波器也能获得同样的效果。
又，如果将本发明的各实施形态的迭层电子器件作为滤波器用于高频无线设备，则通过利用BGA等底面安装，就能高密度地安装在底板上，所以能实现高频无线设备小型化。另外，和安装底板的设置面积加大，所以能够取得抗弯折强度增加，落下试验等可靠性提高的效果。
又如图6、图7所示，在上述实施形态的迭层电子器件的表层上也可安装开关等芯片零件。
亦即，图6为表示芯片零件1601安装在实施形态1的迭层电子器件1502的表层上的状态的立体图。设在迭层电子器件迭层电子器件1502表层及侧面的外部电极1602为将芯片零件1601和母板(图中未示出)上的规定的电极图案电气连接用的电极。
实施形态1的迭层电子器件1502中，因为其侧面上不存在迭层电子器件本身的电极，所以发挥能自由配置芯片1601的连接所需的电极的效果。
还有，图7为表示芯片零件1601安装在实施形态2的迭层电子器件1504表层上的状态的立体图。设在迭层电子器件1504表层上的外部电极1701是和设在芯片零件1601背面的外部端子(图中未示出)连接用的电极。
另外，贯穿迭层电子器件1504的内部设置的穿孔1702是将母板(图中未示出)上的规定电极图案和外部电极1701加以连接用的电极。
像实施形态2的迭层电子器件1504那样，在其侧面存在本身的电极的情况下，也有能够利用穿孔将芯片零件1601与母板连接的效果。
又可以是将图6和图7组合的结构。亦即，在该情况下，芯片零件1601的一部分端子和母板上的规定的电极图案通过图6所示那样的外部电极1602连接，而且芯片零件1601的其他端子和母板上的别的电极图案通过图7所示那样的穿孔1702连接。
还有，当然又可以是芯片零件1601的别的端子通过上述外部电极或上述穿孔等和上述迭层电子器件的内部电路电气连接。
再者，本发明的接地电极与上述各实施形态中的接地电极109(图1)、接地电极409(图4)对应。
另外，本发明的第1屏蔽电极和接地电极112(图1)或接地电极417(图4)对应，本发明的第2屏蔽电极与接地电极120、118(图1)或接地电极419(图4)对应。另外，本发明的端面电极与外部电极424(图4)对应。
还有，在图1所示的迭层电子器件中，将与上述本发明的接地电极对应的电极109等称为露出接地电极，另外，有时也将与本发明的第1或第2屏蔽电极对应的电极112、118、120等称为内部接地电极等。
另外，有时要明确地区分这些电极的屏蔽功能和接地功能这两种功能也是件困难的事。
如上所述，采用本发明，在迭层电子器件的底面或上表面，能够形成与以往相比面积较大的接地电极，由于与安装底板的接地面积变大，提高了电气接地强度。
以此能够提供防止高频特性劣化，迭层电子器件内部电路特性稳定的迭层电子器件。
另外，通过夹住迭层电子器件底面或上表面形成的接地电极，形成电路的输入电极及输出电极，从而能提供可防止输入电极及输出电极间发生的耦合，强化隔离特性的迭层电子器件。
实施形态B1图8为表示本发明实施形态B1的迭层滤波器的分解立体图。
在图8，2101表示电介质层，2102表示屏蔽电极，2103表示谐振器电极，2104、2105表示电容器电极，2106、2107表示端面电极，2108表示接地电极，2109表示穿孔电极。
下面对该迭层滤波器的迭层构造进行说明。但在该图中，上下前后方向假设根据图中箭头而定。
本实施形态的迭层滤波器中，第1屏蔽电极2102a配置在第1电介质层2101a的上主面，接地电极2108配置在下主面。
另外，第2电介质层2101b迭在第1屏蔽电极2102a的上主面上，两个谐振器电极2103a、2103b还配置在电介质层2101b的上主面上。
再有，第3电介质层2101c迭在电介质层2101b的上主面上，3个电容电极2104a、2104b及2105配置在电介质层2101c的上主面上。
还将第4电介质层2101d迭在电容电极2104a、2104b及2105的上侧，第2屏蔽电极2102b配置在该迭层体层2101d的上主面上，第5电介质层2101e迭在第2屏蔽电极2102b的上侧。还有，这里将被层迭的第1～第5电介质层汇总称为电介质。
再在第1电介质层2101a上开贯穿上下主面的穿孔，在各个穿孔中配置穿孔电极2109a、2109b及2109c、2109d，穿孔电极做成和第1屏蔽电极2102a和接地电极2108电气连接。
这样做就形成本实施形态的电介质滤波器的迭层构造。
还有，在电介质层的各侧面也设置电极，说明如下，端面电极2106a设在电介质的前面，端面电极2106d设在电介质的后面，另外，端面电极2106b、2106c设在电介质的右侧面，端面电极2106e、2106f设在电介质的左侧面。
另外，在电介质的左侧面，端面电极2106f和2106e之间再设置端面电极2107a，又在电介质的右侧面，在端面电极2106b和2106c之间，再设置端面电极2107b。
以下对这些端面电极和各电介质层上形成的电极的连接关系进行说明。
第1屏蔽电极2102a、电介质层2101b的后面侧的短路端2103c、和第2屏蔽电极2102b在端面电极2106d处连接。再者，这里谐振器电极2103a、2103b在短路端2103c上一起连接。
还有，如图5(b)所述，端面电极2106d用软钎料等与预定安装图8所示的本实施形态的迭层滤波器的母板(图中未示出)上的接地图案电极电气连接。
另外，将电容电极2104a与端面电极2107a加以连接，电容电极2104b和端面电极2107b连接。另外，第1屏蔽电极2102a和第2屏蔽电极2102b在端面电极2106a上连接。
还有，端面电极2106a和上述端面电极2106d一样，和母板的接地图案电极电气连接。
另外，第1屏蔽电极2102a和第2屏蔽电极2102b用端面电极2106b、2106c、2106e、及2106f连接，在这里，端面电极2106a连接于2106b、2106f，2106d连接于2106c、2106e。
又，接地电极2108通过第1屏蔽电极2102a、穿孔电极2109a、2109b、以及2109c、2109d分别连接。
在这里，图9表示本发明实施形态B1的迭层滤波器的等效电路。
以下参照图8及图9的等效电路说明本发明实施形态B1的迭层滤波器动作。
谐振器2103a、2103b通过端面电极2106d接地，所以作为4分之1波长谐振器起作用。电容电极2105与谐振器电极2103a的一部分及谐振器电极2103b的一部分相向配置，形成作为级间耦合电容起作用的电容2205a、2205b。
另外，这些电容2205a、2205b以相当于与电容电极2105中的谐振器电极2103a、2103b不相向的部分的传输线2204连接。
电容电极2104a与谐振器电极2103a的一部分相向配置，电容电极2104b与谐振器电极2103b的一部分相向配置，形成输入输出耦合电容2203a、2203b。
另外，这些电容2203a、2203b与相当于端面电极2107a、2107b的传输线2202a、2202b连接。
这样，可知本实施形态B1的电介质滤波器作为带通滤波器的工作。
如上所述，采用本实施形态，在位于电介质最底面位置的电介质层上形成穿孔，借助从屏蔽电极开始通过穿孔连接接地电极，能够在电介质的整个底面接地，能实现具有陡峭的衰减特性的带通滤波器。
另外，因为在整个底面的接地电极上接地，抗折弯强度更强，与已有的构造相比，在落下试验中耐久性也可增加。
再有，在上述的说明中，虽然曾假设接地电极2108为平板状进行了说明，但是把接地电极做成网眼状、带状或蜂巢状，可以使衰减特性保持原样又减小偏向底面的电极引起的挠曲。
另外，曾将接地电极假设为设在电介质的最底面上进行说明，但也可以设在最上面，只要和最底面的情形一样用穿孔与屏蔽电极连接即可。
再者，本实施形态中，曾对2级带通滤波器作过叙述，但其构成为3级以上的滤波器也能获得同样效果，在这种情况下，电介质层可用5层以上。
还有，本发明的电介质层A、C、D分别与上述实施形态的电介质层2101a、2101d、2101e对应。另外，本发明的电介质层B与电介质层2101b及/或2101c对应。又，在本发明的内部电路中包含谐振器103(103a～103c)等。
有，本发明的第1接地电极与接地电极2108对应，又，本发明的第2接地电极与端面电极2106a～2106f对应。又本发明的第1端子电极与端面电极2106d对应，本发明的第2端子电极与端面电极2107a、b对应。
实施形态B2下面参照附图对本发明实施形态B2的迭层滤波器进行说明。
图10是本发明实施形态的迭层滤波器的分解立体图。
在图10中，2301为电介质层，2302为屏蔽电极，2303为谐振器电极，2304为传输线电极，2305、2306为端面电极，2307为接地电极，2308为穿孔电极。
下面对该迭层滤波器的构造进行说明。图中的上下前后方向假设和图8一样。
本实施形态的迭层滤波器将第1屏蔽电极2302a配置在第1电介质层2301a的上主面，接地电极2307配置在下主面。
另外，将第2电介质层2301b迭在第1屏蔽电极2302a的上主面上，再将两个谐振器电极2303a、2303b配置在电介质层2301b的上主面上。
再将第3电介质层2301c迭在电介质层2301b的上主面上。将传输线电极2304a配置于电介质层2301c上主面。再将第4电介质层2301d迭在传输线电极2304a的上侧，在该迭层体层2301d的上主面配置的第2屏蔽电极2302b。
然后，在第2屏蔽电极2302b的上侧迭层第5电介质层2301e。在这里，将所迭层的第1～第5电介质层汇总称为电介质。
再在第1电介质层2301a上开贯穿上下主面的穿孔，在各个穿孔配置穿孔电极2308a、2308b、及2308c、2308d，使得第1屏蔽电极2302a和接地电极2308电气连接。
这样就形成本发明实施形态的迭层滤波器的迭层构造。
还在电介质的各侧面上也设置电极，现说明如下。
端面电极2305a设在电介质的前面，端面电极2305d设在电介质的后面。端面电极2305b、2305c设在电介质的右侧面，端面电极2305e、2305f设在电介质的左侧面。
另外，在电介质的左侧面，端面电极2305f和2305e之间，再设端面电极2306a，在电介质的右侧面，端面电极2305b和2305c之间，再设端面电极2306b。
下面对这些端面电极和在各电介质层上形成的电极的连接关系说明如下。
第1屏蔽电极2302a、谐振器电极2303a、2303b一起连接的电介质层2301b的后面侧的短路端、以及第2屏蔽电极2302b在端面电极2305d处连接并接地。
又，传输线电极2304的一端和端面电极2306a连接，传输线电极2304的另一端和端面电极2306b连接。另外，第1屏蔽电极2302a和第2屏蔽电极2302b在端面电极2305a上连接并接地。
另外，第1屏蔽电极2302a和第2屏蔽电极2302b在端面电极2305b、2305c、2305e、2305f处连接。
还有，这里端面电极2305a分别与2305b、2305f连接，2305d分别与2305c、2305e连接。
另外，接地电极2307通过穿孔电极2307a、2307b及2307c、2307d分别和第1屏蔽电极2302a连接。
这里，图11表示本发明实施形态B2的迭层滤波器的等效电路。以下参照图10及图11的等效电路说明本发明实施形态B2的迭层滤波器的动作。
谐振器电极2303a、2303b通过端面电极2305d接地，作为四分之一波长谐振器起作用。传输线电极2304和谐振器电极2303a的一部分及谐振器电极2303b的一部分相向配置，形成作为陷波电容起作用的电容2401a、2401b。
另外，这些电容2401a、2401b以与传输线电极2304中的和谐振器电极2303a、2303b不相向的部分相当的传输线2402a、2402b、2402c连接。
这样，可知本实施形态B2的电介质滤波器作为带阻滤波器动作。
如上所述，采用本实施形态，在电介质的最底面电介质层上形成穿孔，从屏蔽电极起通过穿孔和接地电极连接，从而能在电介质的整个底面上接地，实现具有陡峭衰减特性的带阻滤波器。
另外，因为以整个底面的接地电极接地，所以抗折弯强度更强，与已有的构造相比，落下试验的耐久性增加。
再有，在上述说明中，虽然假设接地电极2307为平板状作了说明，但也可将接地电极做成网眼状、带状、或蜂巢状，可以使衰减特性保持原样又减小偏向底面的电极引起的挠曲。
另外，虽然假设接地电极设在电介质的最低面作了说明，但也可设在最上面，和最低面的情形一样，可在穿孔与屏蔽电极连接。
还有，在本实施形态，叙述了两级带阻滤波器，但该构成用3级以上滤波器也能取得同样的效果，这时电介质层也可以用5层以上。
另外，将本发明各实施形态的迭层滤波器作为划分手机等通信设备的发信和收信的频率的天线共用器使用，能以有限的大小实现所希望的特性，能够为通信设备小型化作出贡献。这时，如采用(RX为BPF、TX为BEF)的构成，则效果更佳。
再有，将本发明的各实施形态的迭层滤波器使用在手机等通信设备上，从而能实现抗折强度可靠性也相当优异的构造，对通信设备的可靠性也作出贡献。
又，本发明的迭层电子器件，虽然曾对在上述实施形态中对作为迭层滤波器构成的情形作了说明，但并不限于此，例如也可是平衡—不平衡变压器、耦合器等滤波器以外的其他电子零件。
采用上述的本发明，在电介质层上形成穿孔，从屏蔽电极通过穿孔连接接地电极，借助于此，能够提供具有希望的衰减特性，同时可靠性也优良的滤波器。
另外，在上述实施形态中，作为本发明的第1端子电极的一例，对端面电极2106d等与和本发明的第2接地电极对应的端面电极2106c、2106e电气连接的情况进行了说明，但并不限于此，例如，第1端子电极也可设在各电介质层的侧面，形成被第2接地电极包围的样子。
还有，上述实施形态中，对连接于耦合电极(例如电容电极2104a、2104b)的本发明第2端子电极，例如作为端面电极2107a、2107b设在迭层电子器件的侧面的情况(参照图8)作了说明，但未不限于此，例如上述第2端子电极又可以是以下所述的结构。
亦即这时上述第2端子电极(1)在本发明的迭层电子器件的上述电介质层A的上述另一主面及/或上述电介质层D的上述一主面上，形成不和上述第1接地电极电气连接，并且(2)通过和上述穿孔不同的穿孔，和上述耦合电极电气连接。
再者，在这里，本发明的迭层电子器件的构成为，例如具备在一主面上设置第1屏蔽电极的电介质层A、对上述电介质层A间接层迭的，在一主面上设置第2屏蔽电极的电介质层C、至少一主面露出在外部的电介质层D、迭在上述电介质层A和上述电介质层C之间，包含内部电路的电介质层B、以及设置在上述电介质层A的另一主面或上述电介质层D的上述一主面上的第1接地电极，上述电介质层A和上述电介质层D中至少一电介质层上设置穿孔，上述第1屏蔽电极和上述第2屏蔽电极电气连接，上述第1接地和上述第1屏蔽电极通过设在上述电介质层A的穿孔电气连接，或上述第1接地电极与上述第2屏蔽电极通过设在上述电介质层D的穿孔电气连接的迭层电子器件，在上述电介质层B中，作为上述内部电路，还包含与上述谐振器电极的一部分相向设置的耦合电极，上述迭层电子器件具备与上述耦合电接连接的第2端子电极。
具有这样构成的迭层电子器件具体如图22所示，第2端子电极2111、2110(1)在电介质层2101a的下主面上形成不和第1接地电极2108电气连接，并且(2)通过与穿孔2109a～2109d不同的穿孔2126、2124电气连接电容电极2104a、2104b。其他构成基本和图8所示的构成相同。
采用图22所示构成的迭层电子器件，与内部电路的电容电极2104a、b连接的端面电极2111、2110的各电极面积分别比图8所示的端面电极2107a、b的各电极面积要小。
因此，具有抑制这些端面电极(外部端子电极)上产生的电导分量或电感分量等寄生成分的效果。
还有，能够将端面电极2111、2110设在电介质层2101a的下主面上，在迭层电子器件的侧面，将各个第2接地电极(端面电极2106b、c、e、f)做成一个，将电极2106b和2106c做成一个，能够像把电极2106e和电极2106f合并成一体那样，在各侧面上将接地电极汇总成一个，将电极的面积做得更大。
借助于此，能够使接地电极的面积进一步增大，所以能发挥更加增强电气接地强度的效果。
实施形态C1图14为表示本发明实施形态C1的迭层电子器件的构成图。
在图14，本发明实施形态C1的迭层电子器件3101为多片电介质层迭层的迭层体3102，具备输入/输出端子的内部电路(图中未示出)和内部接地电极(图中未示出)介于迭层体3102的内层中间。
电介质片用相对介电常数εr＝7、介电损耗tanδ＝2.0×10-4的结晶相和非晶态相组成。在迭层体3102的侧面上形成与内部电路的输入/输出端子电气连接的外部端子电极3103以及与内部接地电极电气连接的外部接地电极3104。
这时，做成与内部电路的输入/输出端子电气连接的外部端子电极3103的高度比内部接地电极上连接的外部接地电极3104的高度低。
即外部接地电极3104形成于迭层体3102的侧面，从迭层体3102的最上面开始直至最底面。另外，外部端子电极3103形成于迭层体3102的侧面，在中间部与最底面之间形成。
外部端子电极3103和外部接地电极3104的横向宽度在这里大致取相同宽度。因此，由于电极高度的不同，外部端子电极3103的面积会形成得比以往小。
还有，外部端子电极3103和外部接地电极3104的横向宽度也可以不一定一致。
采用如上所述的构成，本发明的实施形态C1的迭层电子器件能抑制与内部电路的输入/输出端子电气连接的外部端子电极由于电导分量及电感分量等寄生成分引起的特性劣化。
再者，本发明的迭层电子器件也可是图15所示的构成。
在图15，本发明的迭层电子器件3201是多片电介质片迭层形成的迭层体3202，具备输入/输出端子的内部电路(未图示)和内部接地电极(未图示)介于迭层体的内层中间。
在迭层体3202的侧面，形成与内部电路的输入/输出端子电气连接的外部电极3202和与内部接地电极电气连接的外部电极3204。做成与内部电路的输入/输出端子电气连接的外部电极3203的高度比与内部接地电极连接的外部接地电极3204的高度低。
另外，外部接地电极3204在迭层体3202的侧面形成于从迭层体3202的最上面开始直至最底面。又，外部端子电极3203在迭层体3202的侧面形成于，中间部与最底面之间。
另外，在外部端子电极3203的上部区域从迭层体3202的最上面引出引出侧面电极3205，引出侧面电极3205和内部接地电极连接。
另外，外部屏蔽电极3206设置于迭层体3202的最上面，引出侧面电极3205与外部接地电极3204连接。
采用上述构成，本发明的迭层电子器件能够抑制与输入/输出端子电气连接的外部端子的电导分量或电感分量等寄生成分引起的特性劣化，同时具有能够改善屏蔽的效果。
还有，引出侧面电极3205即使不与迭层体3202的内部接地电极和外部屏蔽电极3206两者连接，也可以和内部接地电极或外部屏蔽电极3206中的任何一个连接，并电气接地。
还有，在本实施形态中，外部端子电极、外部接地电极、引出侧面电极的数量，以及所配置侧面的位置并不限于图14和图15所示，可以根据迭层体的内部电路、内部接地电极的配置和构成相应任意配置，任何一个外部电极，只要至少都能从迭层体的底面开始延伸形成即可。
另外，在本实施形态中将内部接地电极定为1个进行说明，但即使是内部接地电极有多个，只要在迭层体上设置穿孔连接，或利用外部接地电极连接，取得等电位即可，通过增加内部接地电极，从而强化接地并且也能够提高屏蔽效果。
另外，本实施形态中采用连接内部接地电极的外部接地电极3104、3204在迭层体3102、3202的最上面和最底面间形成的构成，但并不限于此，如果采用连接内部电路输入/输出端子的外部端子电极3103、3203的高度比连接内部接地电极的外部接地电极3104、3204的高度低的构成，则也能够取得同上的结果。
但这时最好是外部端子电极3103或3203、以及外部接地电极3104或3204其横向宽度都大致相同。
另外，在本实施形态中，作为电介质片，以相对介电常数εr＝7、介电损耗tanδ＝2.0×10-4的结晶相和非晶态相组成的电介质片为例进行了叙述，但是用相对介电常数εr＝5～10的结晶相和非晶态相组成的电介质片也能够取得相同的效果。
另外，用相对介电常数εr＝50～100左右的Bi2O3、Nb2O5为主成分的电介质片也能够取得相同的效果。
还有，本发明的第2接地电极对应于上述实施形态的外部接地电极3104等，本发明的外部端子电极对应于外部端子电极3103等。
实施形态C2图16为本发明实施形态C2的迭层电子器件的构成的示意图。
在图16中，本发明实施形态C2的迭层电子器件3301为多片电介质片迭层构成的迭层体3302，具备输入/输出端子的内部电路(未图示)和内部接地电极(未图示)介于迭层体的内层中间。
电介质片由相对介电常数εr＝7、介电损耗tanδ＝2.0×10-4的结晶相和非晶态相组成。
在迭层体3302的侧面，形成与内部电路的输入端子电气连接的外部输入端子电极3303a、与内部电路的输出端子电气连接的外部输出端子电极3303b、以及与内部接地电极电气连接的外部接地电极3304。
这时，做成外部输入端子电极3303a的高度、以及外部输出端子电极3303b的高度比外部接地电极3304的高度低。
另外，外部接地电极3304配置在外部输入端子电极3303a、3303b的两侧，外部接地电极3304形成于迭层体3302的最上面至迭层体3302的最底面。
外部输入端子电极3303a在迭层体3302侧面上，在其中间部和最底面之间形成。在上述侧面上，外部输入端子电极3303a的上部区域上，从迭层体3302的最上面引出引出侧面电极3305a，引出侧面电极3305a连接于内部接地电极。
另外，外部输出端子电极3303b在迭层体3302的侧面上形成于其中间部直至最底面。在外部输出端子电极3303b的上部区域，从迭层体3302的最上面引出引出侧面电极3305b，引出侧面电极3305b与内部接地电极连接。
还有，在上述构成中，外部端子电极3303和外部接地电极3304的横向宽度在这里大致相同。
图17是图16所示迭层电子器件3301的分解立体图。
如图17所示，迭层电子器件3301从电介质层3401开始以编号为序逐层迭层至电介质层3408。电介质层3401中配置内部接地电极3409，电介质层3402中配置电容电极3410。
又，电介质层3403中配置带状线3411和带状线3412，在连接点3413上连接。电介质层3404、3405、3406、3407上分别配置电容电极3414、内部接地电极3415、电容电极3416、内部接地电极3417。
还有，电容电极3410通过穿孔3501与带状线3411的连接点3418连接，电容电极3414通过穿孔3502与连接点3413连接。
还有，电容电极3416通过穿孔3503与带状线3412的连接点3419连接。
另外，内部接地电极3415、3417通过在迭层电子器件侧面形成的外部接地电极3304与内部接地电极3409连接。又，内部电路的输入端子将带状线3411的一端引伸至迭层电子器件端面，与在迭层电子器件侧面形成的外部输入端子电极3303a连接。
又，内部电路的输出端子将带状线3412的一端引伸至迭层电子器件的端面，与在迭层电子器件侧面形成的外部输入端子电极3303b连接。
另外，内部接地电极3417连接于引出侧面电极3305a、引出侧面电极3305b。关于上述说明，在图中穿孔的位置为了简化原则上以分解立体图上的虚线形象化地予以表示。
图18表示图17的迭层电子器件的等效电路，与图17对应的元件采用相同的编号。电容C1在电容电极3410和内部接地电极3409之间形成，电容C2在电容电极3414和接地电极3415之间形成。
另外，电容C3在电容电极3416和接地电极3417之间形成，电感L1、L2分别由带状线3411、3412形成。外部输入端子电极3303a与L1串联，与C1并联连接，外部输出端子电极3303b与L2串联，与C3并联连接。
再在连接点3413上，通过与L1、L2串联，与C2并联连接，构成5元件的低通滤波器。
通过采用以上的结构，本发明实施形态C2的迭层电子器件能够抑制与内部电路的输入端子电气连接的外部输入端子电极3303a、与内部电路的输出端子电气连接的外部输出端子电极3303b的电导分量或电感分量等寄生成分引起的特性劣化，同时利用配置在外部输入端子电极3303a、以及外部输出端子电极3303b的两侧的外部电极3304，能够改善屏蔽效果，抑制空间上电气耦合引起的特性劣化。
还有，在本发明的实施形态中，在迭层电子器件3301上，如图19所示，外部屏蔽电极3602也可以配置在迭层体3302的最上面。在这种情况下，能改善迭层电子器件3301的屏蔽效果。
还有，引出外部电极3305a、3305b如图19所示，也可构成利用连接电极3601a、3601b与电气连接内部接地电极的外部接地电极3304连接的结构。在这种情况下，可以期待能够进一步改善屏蔽效果。
还有，在本实施形态中，如图16所示，外部端子电极3303a和配置在其两侧的外部接地电极3304的间隔W2、W3最好是与外部端子电极3303a的电极宽度W1相同或比其更大。
另外，外部端子电极3303b和配置在其两侧的外部接地电极3304的间隔W2’、W3’和外部端子电极3303b的电极宽度W1’的关系与上面所述相同。
还有，在本实施形态中，外部端子电极、外部接地电极、引出侧面电极的数量、以及所配置的侧面的位置并不限于此，只要对迭层体的内部电路、内部接地电极合适，任何外部电极只要至少从迭层体的底面开始延伸形成即可。
还有，本实施形态中，将内部电路作为低通滤波器进行了说明，但是也可以是其他电路结构，另外，内部电路也可以不是单一，而是有多个。
还有，在本实施形态，取内部接地电极为一个作为例子进行说明，但是也可以存在多个内部接地电极，在电叠层体通过设置通孔连接，或利用外部接地电极连接，以此实现等电位，通过增大内部接地电极，从而使接地强化，而且增大屏蔽效果。
还有，引出侧面电极3305a、3305b即使不与迭层体3302的内部接地电极连接也可以，也可以与外部屏蔽电极3206电气连接。
另外，本实施形态中，作为电介质层3401～电介质层3408，曾以相对介电常数εr＝7、介电损耗tanδ＝2.0×10-4的结晶相和非晶态相做成的电介质片为例进行了说明，但是利用相对介电常数εr＝5～10的结晶相和非晶态相做成的电介质片也能够获得同样的效果。另外，用以相对介电常数εr＝50～100左右的Bi2O3、Nb2O5为主成分的电介质片也能够取得相同的效果。
还有，例如权利要求11所述的本发明的第1屏蔽电极的一例是上述实施形态的内部接地电极3409，另外，本发明的第2屏蔽电极的一例为内部接地电极3417。
实施形态C3图20为本发明实施形态C3的迭层电子器件的构成的示意图。
在图20，本发明实施形态C3的迭层电子器件3701为多片电介质片迭层构成的迭层体3702，具备输入/输出端子的内部电路(未图示)和内部接地电极(未图示)介于迭层体的内层中间。
电介质片由相对介电常数εr＝7、介电损耗tanδ＝2.0×10-4的结晶相和非晶态相组成。在迭层体3702的侧面，形成与内部电路的输入端子电气连接的外部输入端子电极3703a、与内部电路的输出端子电气连接的外部输出端子电极3703b、以及与内部接地电极电气连接的外部接地电极3704。
这时，外部输入端子3703a的高度、以及外部输出端子电极3703b的高度做成比外部接地电极3704的高度低。
另外，外部输入端子电极3703a、以及外部输出端子电极3703b配置于迭层体3702的同一侧面上，配置有外部输入端子电极3703a和外部输出端子电极3703b的外部接地电极3704。
外部接地电极3704形成于迭层体3702的最上面直至最底面。外部输入端子电极3703a在迭层体3702的侧面形成于其中间部到最底面。
在外部输入端子电极3703a的上部区域，从迭层体3702的最上面引出引出侧面电极3705a，引出侧面电极3705a连接内部接地电极。
另外，外部输出端子电极3703b在迭层体3702的侧面，在其中间部和最底面之间形成。在外部输出端子电极3703b的上部区域上，从迭层体3702的最上面引出引出侧面电极3705b，引出侧面电极3705b连接内部接地电极。
再者，在上述结构中，外部端子电极3703、外部接地电极3704、以及引出侧面电极3705的横向宽度在这里取大致相同。
利用上述构成，本发明实施形态C3的迭层电子器件即使在迭层体3702的同一侧面上配置外部输入端子电极3703a及外部输出端子电极3703b的情况下，也能够确保外部输入端子电极3703a和外部输出端子电极3703b间的绝缘。
另外，引出侧面电极3705a、3705b也可以采取利用连接电极3706与电气连接内部接地电极的外部接地电极3704连接的结构。在这种情况下，能够期待进一步改善屏蔽效果。
还有，外部接地电极3704或引出侧面电极3705a、3705b也可以与外部屏蔽电极3707连接。在这种情况下，在确保绝缘作用之外，还能期待屏蔽效果也获得改善。
还有，对于与内部电路的输入端子电气连接的外部输入端子电极3703a及与内部电路的输出端子电气连接的外部输出端子电极3703b与电气连接内部接地电极的外部接地电极3704直接的间隔，最好是和外部输入端子电极3703a、外部输出端子电极3703b的电极宽度相同或比其更大。
还有，本实施形态中采取在迭层体3702的同一侧面上配置外部输入端子电极3703a及内部电路的结构，但是并不限于此，即使在同一侧面上配置多个内部电路的外部端子电极，如果在外部端子电极间配置外部接地电极，则也能够获得同样的效果。
还有，在本实施形态，外部端子电极、外部接地电极、引出侧面电极的数量、以及所配置的侧面的位置并不限于此，只要是对叠层体的内部电路，内部接地电极合适，至少从端子到外部的外部电极都至少从迭层体的底面开始延伸形成即可。
还有，本实施形态中，以内部接地电极是1个进行了说明，但是即使内部接地电极存在多个，也可通过在叠层体上设置穿孔连接，或靠外部接地电极连接而取得等电位，通过增加内部接地电极，从而强化接地，并提高屏蔽效果。
还有，引出侧面电极3705a、3705b即使不与迭层体3302的内部接地电极连接，也可与外部屏蔽电极3707连接并电气接地。
还有，本实施形态中，作为电介质层3101～电介质层3108曾以相对介电常数εr＝7、介电损耗tanδ＝2.0×10-4的结晶相和非晶态相组成的电介质片为例进行说明，但是用相对介电常数εr＝5～10的结晶相和非晶态相组成的电介质片也能够获得同样的效果。
另外，用相对介电常数εr＝50～100左右的Bi2O3、Nb2O5为主成分的电介质片也能够取得相同的效果。而且，电介质层的层数也不限于此。
还有，连接于实施形态C1～C3中曾经说明过的内部接地电极的外部接地电极3104、3204、3304、3704如图21(a)所示，外部电极3803a也可以是在迭层电子器件3801上，在迭层体3802形成后，用钻头等在迭层体3802上形成孔，通过涂布导电材料或进行电镀等形成，埋没在迭层体3802中构成。
又，如图21(b)所示，外部电极3803b也可以是在迭层电子器件3801上，通过在构成迭层体3802的电介质片上印刷等形成电极图案，在迭层体3802内层埋没构成。
还有，与在实施形态C1～C3说明过的内部接地电极连接的外部接地电极3104、3204、3304、3704如图21(c)所示，外部电极3803c也可以是在迭层电子器件3801上，在形成迭层体3802后，通过涂布银胶等导电材料从而在迭层体3802的外部形成的结构。
还有，虽然外部电极3803c在迭层体3802最上面形成环绕的形状，但是也可以只在侧面上涂布。
另外，对于连接内部电路的输入/输出端子的外部端子电极3103、3203、3303a、3303b、3703a、3703b，和图21(a)～图21(c)的外部电极3803a、3803b、3803c一样形成。但是，构成上的不同之处是外部端子电极3103、3203、3303a、3303b、3703a、3703b的高度做成比外部接地电极3104、3204、3304、3704的高度低。
另外，对于引出侧面电极3205、3305a、3305b、3705a、3705b以及连接电极3601a、3601b、3706，做成和图21(a)～图21(c)的外部电极3803a、3803b、3803c一样。
但是在结构上的不同之处是，引出侧面电极3205、3305a、3305b、3705a、3705b及连接电极3601a、3601b、3706的高度做成比外部接地电极3104、3204、3304、3704的高度低。
另外，实施形态C1～C3中说明过的迭层电子器件也可以是将半导体、弹性表面波滤波器等电子器件芯片复合在迭层体上的构成。
另外，实施形态C1～C3中说明过的迭层电子器件通过用于通信设备，能使端子面积小型化，将和底板上的图案的耦合减少。或通过改进输入输出的绝缘，防止不需要的信号输入，具有能提高性能的效果。
采用上述构成，目的在于提供一种迭层电子器件，本发明的迭层电子器件通过使与至少一个内部电路的输入/输出端子上连接的外部端子电极的高度比与内部接地电极连接的外部电极电极的高度低，从而能够抑制由电导分量或电感分量等寄生成分造成的特性劣化。
又一个目的是，通过将与至少1个内部接地电极连接的外部接地电极配置在与至少1个内部电路的输入/输出端子连接的多个外部端子电极之间，从而提供能将外部端子电极间的空间耦合缩小的迭层电子器件。
如上所述，本发明的迭层电子器件是多片电介质片迭层一体的迭层体、和具备输入/输出端子的至少1个内部电路的输入/输出端子与至少1改变内部接地电极介子上述迭层体的内层中的迭层电子器件；上述内部电路的输入/输出电子与在上述迭层体的侧面形成的外部端子电极电气连接，上述内部接地电极与在上述迭层体的侧面形成的外部接地电极电气连接，同时通过做成上述外部端子电极的高度比上述外部接地电极的高度低，从而能抑制由于电导分量或电感分量等寄生成分引起的特性劣化。
再者，上述实施形态B1～B2中曾对端面电极107a、107b等的高度和接地电极106b、106e等的高度相同的场合进行了说明，但并不限于此，例如，通过将实施形态C1～C3的某一个组合，如图12、13所示，也可取双方的电极高度不同的结构。
这里，图12是说明在上述实施形态B1的结构中应用上述实施形态C1的结构的例子用的分解立体图。
在该图的结构中，除了在端面电极2117a、2117b的高度上有不同之外，其余和图8的构成相同，端面电极2117a、2117b的各上端部分别连接电容电极2104a、2104b。
凭籍这样的构成，加上接地强度的改善，也能抑制端面电极2117a、2117b中的，由于电导分量和电感分量等寄生成分造成特性劣化，更进一步发挥能提供高频特性优良的迭层电子器件的效果。
又，图13为说明在上述实施形态B1的构成上应用上述实施形态C2的构成的例子用的分解立体图。
在该图的构成中，除去了还形成端面电极2117c、2117d这一点和第2屏蔽电极2102b的外形不同这一点之外，和图12构成相同。端面电极2117c、2117d的各下端部分别和第2屏蔽电极2102b的一连接用电极2112c、另一连接用电极2112d连接。
凭籍这样的构成，能取得和图13所述的同样的效果。
又，本发明的迭层电子器件在上述实施相同中以采用具有例如5层电介质层的迭层滤波器构成的情况作了说明，但并不限于此，只要是下述结构即可，亦即，这时的迭层电子器件具备在一主面上设置第1屏蔽电极的电介质层A、对于上述电介质层A直接或间接地迭层的，在一主面上设第2屏蔽电极的电介质层B、至少一主面露出在外部的电介质层D、迭层在上述电介质层B和上述电介质层D之间的，包含内部电路的电介质层B、以及设在上述电介质层A的另一主面或上述电介质层D的上述一主面上的第1接地电极，在上述电介质层A和上述电介质层D中至少一电介质层上设置穿孔，上述第1屏蔽电极和上述第2屏蔽电极电气连接，上述第1接地电极和上述第1屏蔽电极通过设在上述电介质层A上的穿孔电气连接，或上述第1接地电极和上述第2屏蔽电极通过设在上述电介质层D上的穿孔电气连接。
因此，本专利发明的迭层电子器件对于电介质层的层数、电子器件的种类、或设置穿孔的电介质层的迭层位置、以及其他的构成等不限于上述的实施形态。
另外，本发明的迭层电子器件，在上述实施形态中，例如曾对设置第1及第2屏蔽电极的情形作了说明，但并不限于此，例如，第2屏蔽电极可以没有。
作为这种情况下的构成，例如，在实施实施形态B1说明过的迭层电子器件的构成内，除了第4电介质层2101d不存在这一点之外，和图8所示的结构基本相同。
因而在这种情况下的迭层电子器件具备第1屏蔽电极设置在一主面上的电介质层A、至少一主面露出在外部的电介质层D、和迭层在上述电介质层A和上述电介质层D之间，包含内部电路的电介质层B、以及设在上述电介质层A的另一主面上的第1接地电极；上述电介质层A上设置穿孔，上述第1接地电极和上述第1屏蔽电极通过设在上述电介质层A上穿孔电气连接。
采用这样的构成，如在上述实施形态1所述，能充分确保接地电极的面积，发挥意在增强对母板的接地强度的效果。
再者，第1屏蔽电极设置在迭层电子器件的内部电路和母板之间，所以当然也能和以往一样确保上述内部电路和母板侧的电路间的屏蔽功能。
从以上所述可知，本发明具有在迭层电子器件上抑制寄生成分引起的特性劣化，改善屏蔽及外部电极间的绝缘的长处。
另外，在将上述各实施形态的迭层电子器件作为处理IGHz以上输入信号的迭层滤波器使用时，发挥能进一步抑制滤波器电路等的高频特性、即高频区域的频率选择特性劣化的效果。
从以上所述可知，本发明具有能充分确保接地电极，谋求增加接地强度的长处。
另外，本发明还具有高频区域的频率选择性优异的长处。
工业应用性如上所述，本发明的构成例如用于处理IGHz以上输入信号的迭层滤波器时，能进一步抑制滤波电路等高频特性、即高频区域率选择特性的劣化。
权利要求
1.一种迭层电子器件，其特征在于，具备在一方的主面上设置第1屏蔽电极的电介质层A、作为对所述电介质层A间接迭层的电介质层，在一方的主面上设置第2屏蔽电极的电介质层C、至少一方的主面露出在外部的电介质层D、迭层于所述电介质层A和所述电介质层C之间的，包含内部电路的电介质层B、以及设置在所述电介质层A的另一方的主面或所述电介质层D的所述一方的主面上的第1接地电极，所述电介质层A和所述电介质层D中的至少一电介质层上设置着穿孔，所述第1屏蔽电极和所述第2屏蔽电极电气连接，所述第1接地电极和所述第1屏蔽电极通过设置在所述电介质层A的穿孔电气连接，或所述第1接地电极和所述第2屏蔽电极通过设在所述电介质层D上的穿孔电气连接。
2.根据权利要求1所述的迭层电子器件，其特征在于，具备设置在所述迭层电子器件侧面的，将所述第1屏蔽电极和所述第2屏蔽电极电气连接用的端面电极。
3.根据权利要求2所述的迭层电子器件，其特征在于，在所述电介质层B，作为所述内部电路，包含谐振器电极，所述迭层电子器件具备连接于所述谐振器电极的第1端子电极，所述端面电极为与安装所述迭层电子器件的预定的底板上的规定的接地面连接用的第2接地电极，所述第1端子电极被所述第2接地电极所包围，或与所述第2接地电极电气连接，设置在所述电介质层A～电介质层D的侧面部。
4.根据权利要求3所述的迭层电子器件，其特征在于，在所述电介质层B中还包含作为所述内部电路与所述谐振器电极的一部分对向设置的耦合电极，所述迭层电子器件具备与所述耦合电极连接的第2端子电极，所述第2端子电极(1)在所述电介质层A的所述另一方的主面及/或电介质层D的所述一方的主面上形成，且与不与所述第1接地电极电气连接，并且(2)通过与所述穿孔不同的穿孔和所述耦合电极电气连接。
5.根据权利要求3所述的迭层电子器件，其特征在于，所述谐振器电极由传输线路构成。
6.根据权利要求1所述的迭层电子器件，其特征在于，所述第1接地电极可做成网眼状、带状、或蜂巢状的形状。
7.根据权利要求4所述的迭层电子器件，其特征在于，所述耦合电极由传输线路构成。
8.根据权利要求4所述的迭层电子器件，其特征在于，所述耦合电极为由传输线路构成的级间耦合电容电极。
9.一种叠层共用器，其特征在于，具备使用权利要求7所述的迭层电子器件的发送滤波器、以及使用权利要求8所述的迭层电子器件的接收滤波器。
10.一种通信设备，其特征在于，具备使用权利要求1所述的迭层电子器件的迭层滤波器及/或权利要求9所述的迭层共用器。
11.根据权利要求2所述的迭层电子器件，其特征在于，具备与所述内部电路连接，有从所述迭层电子器件的底面向最上面的第1高度的外部端子电极，所述端面电极，(1)是与安装所述迭层电子器件的预定的底板上的规定的接地面连接用的第2接地电极，并且(2)具有从所述电子器件的底面向最上面的第2高度，所述第1的高度和所述第2的高度互不相同。
12.根据权利要求11所述的迭层电子器件，其特征在于，从所述外部端子电极的所述迭层体最底面起的所述第1高度比从所述第2接地电极的所述迭层体底面部起的所述第2高度低。
13.根据权利要求12所述的迭层电子器件，其特征在于，所述第2接地电极在所述迭层体的最上面和最底面上延伸设置。
14.根据权利要求11所述的迭层电子器件，其特征在于，具备与所述第2接地电极连接的外部屏蔽电极，所述外部屏蔽电极设置在所述迭层体的最上面。
15.根据权利要求11所述的迭层电子器件，其特征在于，具备与所述屏蔽电极连接的引出侧面电极，所述引出侧面电极至少设置在从所述迭层体的最上面开始到所述迭层体侧面的所述外部端子电极形成的区域上，设置在所述迭层体侧面的部分，从所述迭层体的最低面看来，被配置在比所述外部端子电极的高度更高的地方。
16.根据权利要求11所述的迭层电子器件，其特征在于，所述引出侧面电极与所述外部屏蔽电极连接。
17.根据权利要求11所述的迭层电子器件，其特征在于，所述第2接地电极配置在所述外部端子电极的两侧。
18.根据权利要求11所述的迭层电子器件，其特征在于，具备多个所述外部端子电极，所述第2接地电极配置在所述外部端子电极间。
19.根据权利要求15、17或18所述的迭层电子器件，其特征在于，所述引出侧面电极与所述第2接地电极中至少一个连接。
20.根据权利要求17或18所述的迭层电子器件，其特征在于，所述外部端子电极和配置在所述外部端子电极边上的所述第2接地电极的间隔大于所述外部端子电极的电极宽度。
21.根据权利要求11所述的迭层电子器件，其特征在于，所述外部端子电极及所述第2接地电极埋设在所述迭层体中，或露出在所述迭层体外部。
22.根据权利要求11所述的迭层电子器件，其特征在于，所述电介质层包含结晶相和非晶态相，所述结晶相包含Al2O3、MgO、SiO2、及ROa中的至少一种，其中，R为从La、Ce、Pr、Nd、Sm及Gd中的至少一种，a为根据所述R的价数由化学计算确定的数值。
23.根据权利要求11所述的迭层电子器件，其特征在于，所述电介质层以Bi2O3、Nb2O6为主成分。
24.一种通信设备，其特征在于，使用权利要求11所述的迭层电子器件。
25.根据权利要求1所述的迭层电子器件，其特征在于，所述电介质层B以及所述电介质层C内，设置贯通全部或一部分电介质层的，电气连接所述第1屏蔽电极和所述第2屏蔽电极用的穿孔。
26一种迭层电子器件，具备将多片电介质片迭层成一体的迭层体、设置在所述迭层体内的多片电介质片的主面上的内部电路、设置在所述迭层体内的多片电介质的主面上的接地电极、贯穿所述迭层体的全部或一部分，分别电气连接设置在所述多片电介质片的主面上的接地电极的第1穿孔、贯穿所述迭层体的全部或一部分，分别电气连接设置在所述多片电介质片的主面上的内部电路的第2穿孔、以及和所述第2穿孔电气连接的输入端子与输出端子，其特征在于，所述接地电极中至少一个从所述电介质层的最下层及/或最上层的电介质片的主面向外露出，作为露出接地电极而设置，所述输入电极和所述输出电极，在设置所述露出接地电极的面的同一面上，将该露出接地电极夹在其间设置。
27.根据权利要求26所述的迭层电子器件，其特征在于，所述露出接地电极以外的所述接地电极不具有露出在该迭层电子器件的外部的部分。
28.根据权利要求26所述的迭层电子器件，其特征在于，所述多片电介质片至少有第1电介质片和第2电介质片，所述多个接地电极至少具有设置在所述第1电介质片主面上的第1接地电极和设置在所述第2电介质片主面上的第2接地电极，所述第2电介质片配置在所述第1接地电极和所述第2接地电极之间，所述第1穿孔至少贯穿所述第1电介质片及/或所述第2电介质片，电气连接所述第1及第2接地电极。
29.根据权利要求28所述的迭层电子器件，其特征在于，所述第2电介质片设置于所述第1电介质片的上面的一层。
30.根据权利要求29所述的迭层电子器件，其特征在于，所述第1电介质片和所述第2电介质片之间至少配置1片所述内部电路设置于主面上的电介质片。
31.根据权利要求29所述的迭层电子器件，其特征在于，所述第1电介质片和所述第2电介质片直接叠层在一起。
32.根据权利要求26所述的迭层电子器件，其特征在于，所述多片电介质片至少有第3电介质片，所述多个接地电极至少有设置于所述第3电介质片主面上的第3接地电极，所述第1穿孔至少贯穿所述第3电介质片，并将所述第3电介质片和所述露出接地电极电气连接。
33.根据权利要求32所述的迭层电子器件，其特征在于，在所述第3电介质片和设置所述露出接地电极的电介质片之间至少配置1片所述内部电路设置于主面上的电介质片。
34.根据权利要求32所述的迭层电子器件，其特征在于，所述第3电介质片和设置所述露出接地电极的电介质片为同一电介质片。
35.根据权利要求26所述的迭层电子器件，其特征在于，所述电介质片的厚度为5～50微米。
36.根据权利要求26所述的迭层电子器件，其特征在于，所述电介质片至少由结晶相和非晶态相组成，所述结晶相包含Al2O3、MgO、SiO2以及ROa中的至少一种，其中，
37.根据权利要求26所述的迭层电子器件，其特征在于，所述电介质片包含Bi2O3、Nb2O6，R是从La、Ce、Pr、Nd、Sm以及Ga中选出的至少一种元素，a为根据所述R的价数化学计算决定的数值。
38.一种高频无线设备，其特征在于，安装有权利要求26～37中的任一项所述的迭层电子器件。
39.一种迭层电子器件，其特征在于，具备在一方的主面上设置第1屏蔽电极的电介质层A、至少一方的主面露出在外部的电介质层D、迭层于所述电介质层A和所述电介质层D之间的，包含内部电路的电介质层B、以及设置在所述电介质层A的另一方的主面的第1接地电极，所述电介质层A上设置着穿孔，所述第1接地电极和所述第1屏蔽电极通过设置在所述电介质层A的穿孔电气连接。
全文摘要
本发明涉及一种迭层滤波器，其特征在于，具备具有设置在一方的主面上的第1屏蔽电极的第1电介质层(2101a)、具有设置在一方的主面上的谐振器电极的第2电介质层(2101b)、具有在一方主面上和上述谐振器电极的一部分相向设置的耦合电极的第3电介质层(2101c)、具有设在一方的主面上的第2屏蔽电极的第4电介质层(2101d)、至少一方的主面露出在外部的第5电介质层(2101d)、以及设置在上述第1电介质层的另一方的主面及/或上述第5电介质层的上述一方的主面上的接地电极(2108)，上述第1接地电极和上述第1屏蔽电极通过设在上述第1电介质层的穿孔(2109)电气连接。
文档编号H01P1/203GK1429418SQ01809608
公开日2003年7月9日 申请日期2001年3月14日 优先权日2000年3月15日
发明者瓜生一英, 中村弘幸, 山田徹, 松村勉, 加賀田博司, 川北晃司, 石崎俊雄 申请人:松下电器产业株式会社