专利名称：浅槽隔离的方法
技术领域：
本发明提供一种浅槽隔离(shallow trench isolation，STI)方法，尤其提供一种利用一高温氧化膜(HTO(high temperature oxide))作为一界面强化(interface reinforcement)层以保护浅槽边角(STI edge)的浅槽隔离工艺方法，利用本发明方法能够有效避免酸侵蚀缝隙(acid corroded seam)现象的发生。
背景技术：
随着半导体元件的小型化，传统的VLSI半导体前期工艺中所使用的局部氧化隔离技术(local oxidation of silicon，LOCOS)已经逐渐无法满足目前的ULSI工艺。这是由于LOCOS技术的鸟嘴效应(bird′s beak)现象，使其不适合应用于高密度晶片的工艺上，取而代之的是一种称为浅槽隔离(STI)的元件隔离技术。然而，近来由于缺陷探测工程的进步，发现现有技术STI元件隔离技术存在有随机故障(random bit failure)现象，造成元件的漏电流增加，以及STI隔离效果减弱。如此一来，将严重影响产品的可靠性。
请参阅图1至图7，图1至图7为现有技术浅槽隔离方法的示意图。如图1所示，现有技术方法首先于一衬底101上蚀刻出一槽区域102。形成槽区域102的方法是利用一掩蔽层106于衬底101表面上定义出槽区域102的位置，然后利用一干法蚀刻工艺，例如反应离子蚀刻(reactive ion etching，RIE)工艺，蚀刻衬底101，以形成槽区域102。此处的掩蔽层106是指由一缓冲氧化层103、一氮化硅层104以及一介电层防反射涂层(dielectric anti-reflection coating，DARC)105所构成的堆叠层。DARC层105一般是由SiON所构成。定义掩蔽层106的方法是利用传统的黄光以及蚀刻工艺，在此不再赘述。
如图2所示，接着进行一热氧化工艺，利用氧气为反应气体，在950℃的高温下，氧化槽区域102内的衬底101表面，形成一厚度约为200埃(angstrom，)的衬垫层107。形成衬垫层107的主要目的在于修补在形成槽区域102的干法蚀刻过程中所造成的衬底晶格破坏。随后，进行一高密度等离子体化学气相沉积(high-density plasma chemical vapor deposition，HDPCVD)工艺，以沉积一HDP氧化层108，覆盖于掩蔽层106上，并且填满槽区域102。
接着，如图3所示，利用一光致抗蚀剂层110，或称为反HDP氧化层掩膜(reverse HDP oxide mask)，以遮蔽槽区域102，并进行一HDP氧化层蚀刻，以蚀刻槽区域102以外的部分的HDP氧化层108。反HDP氧化层掩膜以及HDP氧化层蚀刻的目的在于避免后续的化学机械抛光(chemicalmechanical polishing，CMP)工艺造成槽区域102发生明显的浅碟(dishing)效应。在去除光致抗蚀剂层110之后，如图4所示，随后进行一CMP工艺，以平坦化HDP氧化层108。CMP工艺的终点停止于氮化硅层104表面上。此时，氮化硅层104的剩余厚度约为1300埃左右。
接着，如图5所示，进行一STI转角圆滑化(STI comer rounding)步骤，利用一湿式氧化方法，在1075℃左右的高温下，氧化STI转角区域114的衬底101。接下来，如图6所示，进行一酸液浸泡步骤，利用一50∶1的稀氢氟酸溶液在室温下清洗衬底101表面约数分钟的时间，以同时去除残留在氮化硅层104表面的氧化硅，以及蚀刻槽区域102内一预定厚度的HDP氧化层108。一般而言，为了使槽区域102内的HDP氧化层108高度不至于过高，通常会蚀刻掉约数百埃的HDP氧化层108。然而，不幸的是，稀氢氟酸溶液亦同时侵蚀STI转角区域114的HDP氧化层108，形成小空隙，或称为边角空隙(edge void)116。根据观察的结果，HDP氧化层108在STI转角区域114非常容易受到HF的侵袭。其详细机制尚未完全明了，但是推测有可能是由于HDP氧化层108与氮化硅层104表面的结合力不足以抵抗酸液侵蚀所致，以至于产生酸渗透(acid penetration)现象。
接着，如图7所示，利用一热磷酸溶液清除氮化硅层104。之后再利用一100∶1的稀氢氟酸溶液在室温下清洗衬底101表面约数分钟的时间。此时，由于先前产生的边角空隙116造成酸液累积现象，并且继续沿着边角空隙116向下侵蚀HDP氧化层108，因而形成一细缝缺陷(seam defect)118。细缝缺陷118将严重影响到STI的隔离效果，并造成漏电流的增加。
由此可知，现有技术STI方法由于必须使用数次的酸液浸泡步骤，以达到清洁表面以及去除氧化硅的目的，因而受到酸液侵蚀的挑战。除了STI的制作过程中需使用酸液浸泡之外，后续的氧化层形成过程中，也需要多次的酸液清洗，如此一来更加剧了酸渗透的现象。而且，边角空隙116以及细缝缺陷118的形成是随机发生的缺陷，因此很难利用额外的补救措施进行工艺改善。此外，从元件电学功能方面来考虑，边角空隙116以及细缝缺陷118使得半导体元件导电性不正常，例如Id/Vg曲线产生不良的双峰(double hump)变异。
图1至图7为现有技术浅槽隔离方法的示意图；以及图8至图14为本发明浅槽隔离方法的示意图。
附图中的符号说明如下101 衬底 102 槽区域103 缓冲氧化层 104 氮化硅层105 DARC层 106 掩蔽层107 衬垫层 108 HDP氧化层110 光致抗蚀剂层 114 STI转角区域116 边角空隙 118 细缝缺陷210 衬底 202 槽区域203 缓冲氧化层 204 氮化硅层205 DARC层 206 堆叠掩蔽层207 HTO膜 208 HDP氧化层210 光致抗蚀剂层 214 STI转角区域发明内容因此，本发明的目的是提供一种高可靠性浅槽隔离方法，以解决上述问题。
本发明的另一目的在于提供一种利用HTO膜作为一界面强化(interfacereinforcement)层以保护浅槽边角(STI edge)的浅槽隔离工艺方法，以降低浅槽边角受到酸液渗透的几率。
本发明优选实施例的方法包含有下列步骤于该衬底表面形成一经构图的掩蔽层，该掩蔽层包括一缓冲氧化层以及一氮化硅层形成于该缓冲氧化层上；蚀刻未被该掩蔽层覆盖的该衬底，以形成一槽区域；形成一HTO膜，覆盖于该槽区域表面以及该硬掩蔽表面；沉积一介电层，该介电层填满该槽区域，并覆盖该HTO膜；平坦化该介电层，直至暴露出该氮化硅层；以及去除该氮化硅层。
其中该HTO膜可强化该介电层与该衬底的界面，避免该介电层与该衬底的界面在该酸液浸泡工艺过程中产生一酸侵蚀缝隙(acid corroded seam)现象。
发明内容
请参阅图8至图14，图8至图14显示本发明浅槽隔离方法优选实施例的剖面示意图。以下将配合图8至图14详细说明本发明HTO膜作为一界面强化层以保护浅槽边角的浅槽隔离工艺方法。首先如图8所示，提供一硅衬底201。在本发明优选实施例中，硅衬底210是一P型掺杂的具有<100>晶格排列方向的单晶硅衬底。然而本发明并不限定于此，硅衬底201亦可以为一绝缘体上硅(silicon-on-insulator，SOI)衬底、外延(epitaxy)硅衬底或其它具有不同晶格排列方向的硅衬底。接着在一温度900℃的氧气/氢气环境中，以热氧化方式于硅衬底201表面上形成一厚度约100至300埃的缓冲氧化层203。在本发明的优选实施例中，缓冲氧化层203的厚度约为200埃。
接着利用化学气相沉积法，例如低压化学气相沉积(low pressurechemical vapor deposition，LPCVD)法，于缓冲氧化层203上沉积一厚度约为1800至2000埃的氮化硅层204。氮化硅层204以二氯硅烷(dichlorosilane，SiH2Cl2)以及氨气为反应气体，在压力约为0.3乇(Torr)，温度约为750℃下沉积而成。随后，可选择性地于氮化硅层204上涂布一防反射层，或者称为介电防反射涂层(dielectric anti-reflection coating，DARC)层205。DARC层205的厚度约为500埃，一般可以由SiON所构成。缓冲氧化层203、氮化硅层204以及DARC层205构成一堆叠掩蔽层206，用来定义浅槽绝缘区域。
仍然如图8所示，接着利用一黄光以及蚀刻工艺，于硅衬底201表面蚀刻出一槽区域202。形成槽区域202的方法是利用堆叠掩蔽层206于硅衬底201表面上定义出槽区域202的位置，然后利用一干法蚀刻工艺，例如RIE工艺，蚀刻硅衬底201，以形成槽区域202。完成槽区域202之后的氮化硅层204厚度约剩下1700埃左右。
接着，如图9所示，进行一低压化学气相沉积(LPCVD)工艺，以于硅衬底201表面上全面沉积一厚度约为200埃的HTO膜207。HTO膜207覆盖于槽区域202的硅衬底201表面以及堆叠掩蔽层206的表面上。在本发明的优选实施例中，形成HTO膜207的方法是在压力约为0.4乇，700℃至850℃的反应温度下(优选为780℃)，以SiH2Cl2以及氧化亚氮(nitrous oxide，N2O)做为反应气体而形成。其中，SiH2Cl2的流量约为0.12至0.18标准升每分钟(standard liters per minute，SLM)，优选流量定在0.15 SLM。N2O的流量约为0.2至0.35 SLM，优选流量定在0.3 SLM。随后，再进行一HDPCVCD工艺，以沉积一厚度约为8000埃左右的HDP氧化层208，覆盖于HTO膜207上，并且填满槽区域202。
接着，如图10所示，利用一光致抗蚀剂层210，或称为反HDP氧化层掩膜(reverse HDP oxide mask)，以遮蔽槽区域202，并进行一HDP氧化层蚀刻，以蚀刻槽区域202以外的部分的HDP氧化层208。反HDP氧化层掩膜以及HDP氧化层蚀刻的目的在于避免后续的化学机械抛光(CMP)工艺造成槽区域202发生明显的浅碟效应。随后去除光致抗蚀剂层210。如图11所示，在去除光致抗蚀剂层210之后，紧接着进行一CMP工艺，以平坦化HDP氧化层208。CMP工艺的终点停止于氮化硅层204表面上。此时，氮化硅层204的剩余厚度约为1200至1300埃左右。需特别注意的是，本发明利用HTO膜207在CMP工艺之后，保护HDP氧化层208与氮化硅层204之间的界面。HTO膜207与氮化硅层204能够紧密结合，而可以避免后续的酸渗透发生。如此一来，就可以进一步保护HDP氧化层208与硅衬底201的界面，而不至于有如现有技术技术中STI细缝缺陷的现象出现。
接着，如图12所示，进行一STI转角圆滑化步骤，利用一湿式氧化方法，在1075℃左右的高温下，氧化STI转角区域214的衬底201。通常建议会在湿式氧化之后，进行一1075℃的氮气处理。接下来，如图13所示，进行一个氧化硅干法蚀刻工艺，以蚀刻残留于氮化硅层204上的氧化硅，以及蚀刻槽区域202内一预定厚度的HDP氧化层208。利用干法蚀刻工艺的好处在于可以达到与传统酸液浸泡步骤相同的目的，又能够进一步降低酸渗透的几率。
然而，本发明其它实施例中亦可以采用传统的酸液浸泡步骤，利用一50∶1的稀氢氟酸溶液在室温下清洗衬底201表面约数分钟的时间，以同时去除残留在氮化硅层204表面的氧化硅，以及蚀刻槽区域202内一预定厚度的HDP氧化层208。在此情形下，由于HTO膜207与氮化硅层204以及HDP氧化层208之间的结合力强，因此仍然不会有酸渗透的现象发生。
接着，如图14所示，利用一加热至约160℃的热磷酸溶液完全剥除氮化硅层204。最后再利用一100∶1的稀氢氟酸溶液在室温下清洗衬底201表面约数分钟的时间，即完成本发明高可靠性浅槽隔离的制作。本发明方法对于防止酸渗透所造成的STI细缝缺陷具有显著的功效。根据推测，这可能是由于HTO膜207做为一界面强化(interface reinforcement)层，能够与氮化硅层204以及HDP氧化层208之间紧密结合，而阻隔了酸渗透通道。
与现有技术的制作方法相比，本发明的特色可以被归纳如下(1)使用HTO膜207取代现有技术方法以热氧化方式所形成的衬垫层，可以有效避免酸渗透现象以及STI细缝缺陷的产生；(2)HTO膜207是一化学气相沉积膜，因此与现有技术方法以热氧化方式所形成的衬垫层相比具有较高的均匀度(conformality)，同时可以避免STI孔洞；以及(3)利用HTO膜207较为致密的特性，可保护STI转角区域214。
以上所述仅为本发明的优选实施例，凡依本发明所做的均等变化与修饰，皆应属本发明权利的涵盖范围。
权利要求
1.一种于一衬底上制作浅槽隔离的方法，该方法包括下列步骤于该衬底表面形成一经构图的掩蔽层，该掩蔽层包括一缓冲氧化层以及一氮化硅层形成于该缓冲氧化层上；蚀刻未被该掩蔽层覆盖的该衬底，以形成一槽区域；形成一高温氧化膜，覆盖于该槽区域表面以及该掩蔽层表面；沉积一介电层，该介电层填满该槽区域，并覆盖该高温氧化膜；平坦化该介电层，直至暴露出该氮化硅层；以及去除该氮化硅层，其中该高温氧化膜可强化该介电层与该衬底的界面，避免该介电层与该衬底的界面于该酸液浸泡工艺过程中产生一酸侵蚀缝隙现象。
2.如权利要求1所述的方法，其中该高温氧化膜利用SiH2Cl2/N2O为反应气体，在压力约为0.4乇，温度约为700℃至850℃下形成。
3.如权利要求1所述的方法，其中该高温氧化膜的厚度约为50至250埃。
4.如权利要求1所述的方法，其中该介电层是一高密度等离子体氧化层。
5.如权利要求1所述的方法，其中在去除该氮化硅层之前，该方法还包括进行氧化硅干法蚀刻工艺，以同时去除残留于该氮化硅层表面上的氧化硅以及部分该槽区域内的该介电层。
6.如权利要求1所述的方法，其中该酸液浸泡工艺使用一稀氢氟酸溶液。
7.如权利要求1所述的方法，其中去除该氮化硅层的方法利用一加热至约160℃的磷酸溶液。
全文摘要
本发明提供一种浅槽隔离方法。该方法包括下列步骤(1)于一衬底表面形成一经构图的掩蔽层，该掩蔽层包含有一缓冲氧化层以及一氮化硅层形成于该缓冲氧化层上；(2)蚀刻未被该掩蔽层覆盖的该衬底，以形成一槽区域；(3)形成一高温氧化膜，覆盖于该槽区域表面以及该掩蔽层表面；(4)沉积一介电层，该介电层填满该槽区域，并覆盖该高温氧化膜；(5)平坦化该介电层，直至暴露出该氮化硅层；以及(6)去除该氮化硅层。
文档编号H01L21/70GK1449013SQ02108408
公开日2003年10月15日 申请日期2002年3月29日 优先权日2002年3月29日
发明者黄文信, 张国华 申请人:旺宏电子股份有限公司