专利名称：集成制造高压元件与低压元件的方法
技术领域：
本发明涉及一种半导体元件的制造方法，并且特别涉及一种集成制造高压元件与低压元件的方法。
背景技术：
一般而言，低压的逻辑电路上，其接口需要有高压元件来转换所需的电压至各种电子装置。因此，在集成电路设计上，需要有低压与高压元件制造非常兼容的制造过程，除了可以降低制造成本外，还可以达到驱动各种电子装置所需的不同电压值。
已有的高电压元件是在基底上，先形成多晶硅栅极，然后利用多晶硅栅极为罩幕，以自行对准(Self-align)方式，在基底中形成具有双扩散漏极(double diffused drain，DDD)结构的源极/漏极区。一般在隔离区下方与源极/漏极区下方进行淡离子掺杂，并进行高温趋入(drive in)步骤，以形成双扩散漏极结构，用以减轻热电子效应(Hot Electron Effect)，由此提高源极/漏极区接电的崩溃电压，使得高压元件在高电压的情况下，仍能正常运作。然而，在高压元件与低压元件的集成制造过程中，由于低压元件与高压元件的结构不同，制造过程所需的热预算皆不同，因此已有的以自行对准方式在基底中形成接合区(grade region)，并进行接合区的高温趋入步骤时，会使得低压元件的电性产生不正常漂移，导致低压元件电性不稳的问题。
发明内容
因此本发明就是在提供一种集成制造高压元件与低压元件的方法，此方法流程简述如下提供形成有一层图案化绝缘层的基底，接着，在图案化绝缘层所裸露的基底上，形成第一隔离区以及第二隔离区，其中，第一隔离区隔离一高压元件区与一低压元件区，而第二隔离区则位于基底的一切割区中。之后，在基底上方形成图案化光阻，此图案化光阻裸露高压元件区的部分基底上方的图案化绝缘层以及切割区的第二隔离区。随后，在图案化光阻所裸露的绝缘层下方的基底中形成一掺杂区。随后，在切割区的第二隔离区中，形成一凹槽。之后，依次剥除该图案化光阻以及图案化绝缘层，接着，进行一趋入步骤，将该掺杂区扩散至该基底中形成一接合区。随后，以凹槽为对准标记，在高压元件区以及低压元件区的基底上，分别形成一第一栅极结构以及一第二栅极结构。此后，在低压元件区中的第二栅极结构的两侧的该基底中形成一轻掺杂漏极区。随之，在第一与第二栅极结构的一侧壁上，形成一间隙壁。最后，在第一与第二栅极结构的间隙壁以及第一隔离结构所裸露的该基底中，分别形成一重掺杂区以及一源极/漏极区，重掺杂区与该接合区形成一双扩散漏极结构。其中，在形成第一与第二栅极结构之前，以凹槽为对准标记，进行一调整植入制造过程。
本发明是利用同一图案化光阻自行对准形成高压元件区的掺杂区以及切割区的凹槽，因此，在后续进行调整植入制造过程以及形成第一与第二栅极结构时，可以以切割区的凹槽作为一对准标记，而得到最优的对准准确度。再者，因为在形成第一与第二栅极结构与低压元件的源极/漏极区之前，先在高压元件区形成掺杂区，并进行趋入步骤形成接合区，因此，所形成的低压元件，不会因为接合区的高温趋入步骤，造成其电性漂移的问题。
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一最优实施例，并结合附图，作如下详细说明。
图1A至图1E所示，为根据本发明一最优实施例的一种集成制造高压元件与低压元件的方法流程剖面示意图。
具体实施例方式
图1A至图1D所示，为根据本发明一最优实施例的一种集成制造高压元件与低压元件的方法流程剖面示意图。
请参照图1A，首先，提供一基底100，在基底100上形成一图案化的绝缘层106。此绝缘层106例如是以低压化学气相沉积法(low pressurechemical vapor deposition，LPCVD)所形成的氮化硅层。此绝缘层106是裸露出在后续制造过程中形成隔离区的部分基底100。接着，进行一氧化制造过程，以分别在绝缘层104所裸露出的部分基底100与切割区102c的基底100氧化形成隔离区104与104a，并由隔离区104隔离高压元件区102a以及低压元件区102b。其中，隔离区104与104a的形成方法包括以湿式氧化法进行氧化层的成长，以在基底100上形成一场氧化层。
之后，请参照图1B，在基底100上方形成一层图案化光阻107。此图案化光阻107裸露预定形成接合区的基底100上方的绝缘层106以及切割区102c的部分隔离区104a，并且保护低压元件区102b的基底100。其中，图案化光阻107在高压元件区102a的图案，可视所欲形成的高压元件为对称或不对称高压元件而加以调整。接着，进行一离子植入制造过程，以在图案化光阻107所裸露的绝缘层106下方的基底100表面形成一掺杂区108。随后，以绝缘层106为罩幕层，在切割区102c中，图案化光阻107所裸露的部分隔离区104a上形成一凹槽104b，而此凹槽104b的深度可视后续微影制造过程中，微影机台可以辨识的深度而改变，最好其深度上限由隔离区104a的材质对绝缘层106的材质的选择比来决定，并且凹槽104b不穿透隔离区104a。由于掺杂区108以及凹槽104b是利用同一图案化光阻107自行对准所形成，因此，在切割区102c所形成的凹槽104b可在后续形成栅极结构时，作为一对准标记(alignment mark)以及光标(vernier)，以使后续形成的栅极结构具有最优的对准准确度(alignment accuracy)。
接着，请参照图1C，依次剥除图案化光阻107以及图案化的绝缘层106，其中，剥除图案化光阻107的方法例如是湿式蚀刻法或是干式蚀刻法，而剥除图案化绝缘层106的方法例如是湿蚀刻法。随后，进行趋入(drive in)步骤，以将上述掺杂区108中的掺杂离子通过高温向下扩散至基底100中以及侧边扩散至隔离区104下方的部分基底100中，形成接合区108a。其中，趋入步骤的温度约为摄氏1000至1200度之间，最好温度约为摄氏1100度。之后，利用切割区102c的凹槽104b为对准标记，进行一调整植入(adjustimplantation)制造过程，此调整植入制造过程系包括抗击穿离子植入(anti-punching through ion implantation)以及起始电压调整离子植入(threshold voltage ion implantation)。
由于在形成高压元件区102a以及低压元件区102b的栅极结构112(请参照图1D)与低压元件的源极/漏极区118b(请参照图1E)之前，先在高压元件区102a形成掺杂区108，并进行趋入步骤形成接合区108a，因此，所形成的低压元件，不会因为接合区108a的高温趋入步骤，造成其电性漂移的问题。
继之，请参照第1D图，以切割区102c的凹槽104b为对准标记以及光标，于基底100上形成具有栅氧化层110a与栅电极110b的栅极结构112。其中，高压元件区102a的栅极结构112位于接合区108a之间的基底100上，以覆盖部分接合区108a。而形成栅极结构112的方法包括在高压元件区102a以及低压元件区102b中的基底100上方依次形成一层绝缘层(未绘示)以及一层导电层(未绘示)，接着，以切割区102c的凹槽104b为对准标记以及光标，图案化导电层与绝缘层，以在基底上形成具有栅氧化层110a与栅电极110b的栅极结构112。其中，栅电极110b的材质包括多晶硅。由于接合区108a以及凹槽104b系利用同一图案化光阻107自行对准所形成，因此，于高压元件区102a中所形成的栅极结构112具有最优的对准准确度。
接着，请参照图1E，于低压元件区102b的栅极结构112两侧的基底1 00中，形成一轻掺杂漏极(lightly doped drain，LDD)区114，其中，轻掺杂漏极区114中的离子掺杂剂量(dose)约为1×1013/cm2至5×1013/cm2。随后，于栅极结构112的侧壁形成间隙壁116，此间隙壁116的形成方法包括于基底100上方形成一绝缘层(未绘示)，接着，以非等向性蚀刻(anisotropicetching)剥除部分绝缘层，以在栅极结构的侧壁形成间隙壁116。继的，分别于高压元件区102a以及低压元件区102b的间隙壁116两侧基底100中，形成重掺杂区118a以及源极/漏极区118b，而高压元件区102a中的重掺杂区118a以及接合区108a形成一双扩散漏极结构。其中，重掺杂区118a与源极/漏极区118b中的掺杂剂量约为5×1015/cm2。接着，进行一回火制造过程以恢复基底表面的结晶结构。
本发明中，由于利用同一图案化光阻自行对准形成高压元件区的掺杂区以及切割区的凹槽，因此，在随后进行调整植入制造过程以及形成栅极结构时，可以以切割区的凹槽作为一对准标记以及光标，以使随后进行的调整植入制造过程以及形成的栅极结构具有最佳的对准准确度。再者，因为在形成高压元件区以及低压元件区的栅极结构与低压元件的源极/漏极区之前，先在高压元件区形成掺杂区，并进行趋入步骤形成接合区，因此，所形成的低压元件，不会因为接合区的高温趋入步骤，造成其电性漂移的问题。
虽然本发明已以一最优实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与修改，因此本发明的保护范围当以所附的权利要求所界定者为准。
权利要求
1.一种高压元件的制造方法，包括提供一基底，该基底具有一切割区以及一高压元件区，该切割区中形成有一隔离区，该高压元件区中在该基底上形成有一绝缘层；在该基底上方形成一图案化光阻，该图案化光阻裸露该高压元件区的部分该基底上方的该绝缘层以及该切割区的该隔离区；在该图案化光阻所裸露的该绝缘层下方的该基底中形成一掺杂区；在该切割区的该隔离区中，形成一凹槽；依次剥除该图案化光阻以及该绝缘层；进行一趋入步骤，将该掺杂区扩散至该基底中形成一接合区；以该凹槽为对准标记，在该接合区之间的该基底上，形成一栅极结构；在该栅极结构的一侧壁上，形成一间隙壁；以及在该栅极结构的间隙壁以及该隔离结构所裸露的该基底中，形成一重掺杂区，该重掺杂区与该接合区形成一双扩散漏极结构。
2.如权利要求1所述的高压元件的制造方法，其中进行该趋入步骤的温度为摄氏1000至1200度。
3.如权利要求1所述的高压元件的制造方法，其中形成该栅极结构之前还包括以该凹槽为对准标记，进行一调整植入制造过程。
4.如权利要求3所述的高压元件的制造方法，其中该调整植入制造过程包括一抗击穿离子植入制造过程。
5.如权利要求3所述的高压元件的制造方法，其中该调整植入制造过程包括一起始电压离子植入制造过程。
6.如权利要求1所述的高压元件的制造方法，在形成该重掺杂区之后，还包括进行一回火制造过程。
7.一种集成制造高压元件与低压元件的方法，包括提供一基底，该基底上形成有一图案化绝缘层；在该图案化绝缘层所裸露的该基底上，形成一第一隔离区以及一第二隔离区，其中，该第一隔离区隔离一高压元件区与一低压元件区，该第二隔离区位于该基底的一切割区中；在该基底上方形成一图案化光阻，该图案化光阻裸露该高压元件区的部分该基底上方的该图案化绝缘层以及该切割区的该第二隔离区；在该图案化光阻所裸露的该绝缘层下方的该基底中形成一掺杂区；在该切割区的该第二隔离区中，形成一凹槽；依序剥除该图案化光阻以及该图案化绝缘层；进行一趋入步骤，将该掺杂区扩散至该基底中以及该第一隔离区下方的部分该基底中形成一接合区；以该凹槽为对准标记，在该高压元件区以及该低压元件区的该基底上，分别形成一第一栅极结构以及一第二栅极结构，该第一栅极结构位于该接合区之间的该基底上，并覆盖部分该接合区；在该低压元件区中的该第二栅极结构的两侧的该基底中形成一轻掺杂漏极区；在该第一与该第二栅极结构的一侧壁上，形成一间隙壁；以及在该第一与该第二栅极结构的该间隙壁以及该第一隔离结构所裸露的该基底中，分别形成一重掺杂区以及一源极/漏极区，该重掺杂区与该接合区形成一双扩散漏极结构。
8.如权利要求7所述的集成制造高压元件与低压元件的方法，其中进行该趋入步骤的温度为摄氏1000至1200度。
9.如权利要求7所述的集成制造高压元件与低压元件的方法，其中形成该第一与该第二栅极结构之前，还包括以该凹槽为对准标记，进行一调整植入制造过程。
10.如权利要求9所述的集成制造高压元件与低压元件的方法，其中该调整植入制造过程包括一抗击穿离子植入制造过程。
11.如权利要求9所述的集成制造高压元件与低压元件的方法，其中该调整植入制造过程包括一起始电压离子植入制造过程。
12.如权利要求7所述的集成制造高压元件与低压元件的方法，其中形成该重掺杂区以及该源极/漏极区之后，还包括进行一回火制造过程。
全文摘要
一种集成制造高压元件与低压元件的方法，包括提供具有一层图案化绝缘层的基底；在图案化绝缘层所裸露的基底上，形成隔离高压元件区与低压元件区的第一隔离区以及位于切割区中的第二隔离区；在基底上方形成图案化光阻；在图案化光阻所裸露的绝缘层下方的基底中形成掺杂区；在第二隔离区中，形成凹槽；依序剥除图案化光阻和图案化绝缘层；进行趋入步骤，形成接合区；以凹槽为对准标记，在高压元件区以及低压元件区的基底上，分别形成第一栅极结构和第二栅极结构；在低压元件区中形成轻掺杂漏极区；在第一与第二栅极结构的侧壁上形成间隙壁；以及在第一与第二栅极结构的间隙壁和第一隔离结构所裸露的基底中，分别形成重掺杂区和源极/漏极区。
文档编号H01L21/70GK1430258SQ02124780
公开日2003年7月16日 申请日期2002年6月25日 优先权日2001年6月25日
发明者范永洁 申请人:联华电子股份有限公司