专利名称：非挥发性存储器的结构及其操作方法
技术领域：
本发明是有关于一种非挥发性存储器(non-volatile memory)的结构及其操作方法，且特别是有关于一种一存储单元储存一位(1bit/cell)的非挥发性存储器的结构及其操作方法。
背景技术：
在各种非挥发性存储器产品中，具有可进行多次数据的存入、读取、抹除等动作，且存入的数据在断电后也不会消失的优点的可电抹除且可程序只读存储器(EEPROM)，已成为个人计算机和电子设备所广泛采用的一种存储器元件。典型的可电抹除且可程序只读存储器以掺杂的多晶硅制作浮置栅极(floating gate)与控制栅极(control gate)。当存储器进行程序化(program)时，注入浮置栅极的电子会均匀分布于整个多晶硅浮置栅极层之中。然而，当多晶硅浮置栅极层下方的穿隧氧化层(tunneling oxide)有缺陷存在时，就容易造成元件的漏电流，影响元件的可靠度。
因此，为了解决可电抹除可程序只读存储器元件漏电流的问题，目前的方法是采用一电荷陷入层(trapping layer)取代公知存储器的多晶硅浮置栅极，此电荷陷入层是由氧化硅/氮化硅/氧化硅(oxide-nitride-oxide，简称ONO)复合层所构成的堆栈式结构(stackedstructure)，以ONO复合层作为电荷陷入层的只读存储器称为氮化硅只读存储器(nitride read only memory，简称NROM)。
NROM可以通道热电子注入法(channel hot electron injection，CHEI)加以程序化。当施加电压于此元件的栅极与源/漏极区上以进行程序化时，如果漏极偏压高于源极偏压，则通道区中接近漏极区之处会产生热电子而注入电荷陷入层中。由于氮化硅具有捕捉电子的特性，因此，注入电荷陷入层之中的电子并不会均匀分布于整个电荷陷入层之中，而是集中于电荷陷入层的局部区域上。由于注入电荷陷入层的电子仅集中于局部的区域，因此，对于穿隧氧化层中缺陷的敏感度较小，元件漏电流的现象较不易发生。
图1所示为公知一种氮化硅只读存储器阵列的部分电路图(如美国专利US 5,966,603号案)。在图1中以3×3阵列结构，也就是3列存储单元与3行存储单元的阵列结构为例做说明。在图1中，共包括9个存储单元Qn1～Qn9、3条字符线WL01～WL03、2条位线BL1、BL2与2条源极线SL1、SL2。其中，存储单元Qn1、Qn4、Qn7的漏极耦接至位线BL1。存储单元Qn1与Qn2、存储单元Qn4与Qn5、存储单元Qn7与Qn8所属的源极耦接至源极线SL1。存储单元Qn2与Qn3、存储单元Qn5与Qn6、存储单元Qn8与Qn9所属的漏极耦接至位线BL2。存储单元Qn3、Qn6、Qn9的源极耦接至源极线SL2。同一列的存储单元Qn1、Qn2、Qn3的栅极耦接至字符线WL01，存储单元Qn4、Qn5、Qn6的栅极耦接至字符线WL02，存储单元Qn7、Qn8、Qn9的栅极耦接至字符线WL03。
在上述的氮化硅只读存储器中，同一行存储单元中的各个存储单元的源极与漏极分别耦接至所对应的一源极线与一位线，同一列存储单元中的各个存储单元的栅极耦接至同一条字符线，同一列存储单元中相邻两存储单元共享一源极区，共享一源极区的两个存储单元则分别与相邻的另一存储单元共享一漏极区。因此，当要进行存储单元的编程时，必须针对每个存储单元所对应的位线、源极线，施加不同的电压。因此编程的步骤较麻烦。
举例来说，对存储单元Qn5源极侧位进行编程时，施加-5伏特电压于字符线WL02上，并且施加5伏特电压于源极线SL1上，使位线BL2为0伏特，利用价带-导带间热电洞注入效应，使电洞注入存储单元Qn5源极侧的电荷陷入层中以进行程序化。然而，在进行存储单元Qn5源极侧位编程时，由于存储单元Qn4与存储单元Qn5共享同一条字符线WL02与同一条源极线SL1，所以如果存储单元Qn4所耦接的位线BL1亦为0伏特，则存储单元Qn4源极侧位也会被程序化。因此，为了避免存储单元Qn4源极侧位被程序化，则需要另外施加3伏特电压于存储单元Qn4所对应的位线BL1上。同样的，对存储单元Qn5漏极侧位进行编程时，施加-5伏特电压于字符线WL02上，并且施加5伏特电压于漏极线BL2上，使源极线SL1为0伏特，利用价带-导带间热电洞注入效应(band-to-band hot holeinjection)，使电洞注入存储单元Qn5漏极侧的电荷陷入层中以进行程序化。然而，在进行存储单元Qn5漏极侧位编程时，由于存储单元Qn6与存储单元Qn5共享同一条字符线WL02与同一条漏极线BL2，所以如果存储单元Qn6所耦接的源极线SL2亦为0伏特，则存储单元Qn6漏极侧位也会被程序化。因此，为了避免存储单元Qn6漏极侧位被程序化，则需要另外施加3伏特电压于存储单元Qn6所对应的源极线SL2上。因而使得编程的步骤较麻烦。
另一方面，上述公知的氮化硅只读存储器阵列采用埋入式源极线与埋入式位线，因此其电阻较高，而无法提升存储单元的操作速度。
发明内容
因此，本发明的目的就是在提供一种非挥发性存储器的结构及其操作方法，在进行编程时不会影响到其它存储单元。
本发明的又一目的是在提供一种非挥发性存储器的结构及其操作方法，能够以单一位(Bit)、字节(Byte)、节区(Sector)为单位进行程序化。
本发明的再一目的是在提供一种非挥发性存储器的结构及其操作方法，以增加存储单元的操作速度。
为达到上述与其它的目的，本发明提出一种非挥发性存储器的结构，此非挥发性存储器的结构是由数个存储单元、数条字符线、数条漏极线与数条源极线所构成。其中该些存储单元以同行且相邻的两个存储单元为一组，而形成数个存储单元组，这些存储单元组并排成一行/列阵列。在每一行中，各个存储单元组中的两个存储单元共享一源极区，且相邻两存储单元组共享一漏极区。在每一列中，各个存储单元的源极区皆耦接所对应的一源极线，且各个存储单元的栅极皆耦接所对应的一条字符线；而每一行的各个存储单元的漏极区皆耦接至所对应的一条漏极线。
因为在本发明的非挥发性存储器结构中，源极线与字符线的方向平行，而与漏极线垂直，所以适合于一般使用在局部电荷储存存储器中的以低功率(low power)操作模式；也就是说，通过F-N穿隧效应(FNinjection)进行抹除，并利用价带-导带间热电洞注入效应程序化源极侧，而且由相对的漏极侧进行读取。
再者，本发明因为将阵列中同一行的存储单元的源极耦接至不同的源极线，因此在进行编程时不会影响其它存储单元(disturbancefree)。
在本发明的非挥发性存储器的结构中，源极线与漏极线的材质较佳为低电阻的金属。由于存储单元的源极区或漏极区可分别通过接触窗而连接至对应的金属源极线或金属漏极线，因此与公知采用埋入式位线的存储器阵列相比，其可以降低阻值而提高操作速度。
而且，本发明的非挥发性存储器的阵列结构并非采用埋入式位线架构，因此可在字符线形成后，再形成源极区/漏极区，其工艺与互补式金氧半导体(CMOS)的工艺较为兼容。
此外，存储单元的源极区/漏极区分别通过接触窗连接至对应的源极线或漏极线，如果存储单元的侧壁形成有间隙壁，且不同行的存储单元间具有隔离结构，则在形成接触窗时可以采用无边界接触窗(borderless contact)工艺。
本发明并提供一种非挥发性存储器的操作方法，适用于操作如上所述的存储单元阵列结构，此操作方法包括进行抹除操作时，于选定的存储单元所耦接的字符线上施加第一正电压，并使选定的存储单元所耦接的漏极线、源极线为0伏特，以利用通道F-N穿隧效应抹除选定的存储单元的位。进行程序化操作时，于选定的存储单元所耦接的字符线上施加第一负电压，于选定的存储单元所耦接的源极线上施加第二正电压，并使选定的存储单元所耦接的漏极线为0伏特，以利用价带-导带间热电洞注入效应程序化选定的存储单元的源极侧位。
在本发明的非挥发性存储器操作方法中，另一种抹除方式是于选定的存储单元所耦接的字符线上施加第一负电压，并于选定的存储单元所耦接的漏极线、源极线及基底上施加第一正电压，以利用F-N穿隧效应使电子由栅极注入电荷陷入层中，而抹除选定的存储单元的位。
如上所述，本发明的非挥发性存储器阵列结构的操作方法是利用F-N穿隧效应进行抹除、价带-导带间热电洞注入效应进行程序化。在进行F-N穿隧效应抹除时，抹除一整列的存储单元，当然也可以通过各字符线的控制，而以节区或是区块为单位进行抹除。而且，利用价带-导带间热电洞注入效应进行编码时，能够以单一存储单元的位为单位进行程序化，而不会对其他存储单元的程序化造成影响。
图1为绘示一种公知的挥发性存储器阵列的路简图；
图2为据本发明的较佳实施例的种非挥发性存储器阵列的路简图；图3为据本发明的较佳实施例的种非挥发性存储器阵列的局(layout)；图4A为据本发明的较佳实施例的种非挥发性存储器存储单元抹除操作过程的示意图；以及图4B为据本发明的较佳实施例的种非挥发性存储器存储单元程序化操作过程的示意图。
300非挥发性存储器302源极线304漏极线306字符线308a、308b接触窗310存储单元400基底402源极404漏极406电荷陷入层408栅极BL1、BL2位线D0、D1、D2漏极线M1、M2、M3、M4、M5、Qn1、Qn2、Qn3、Qn4、Qn5、Qn6、Qn7、Qn8、Qn9存储单元WL01、WL02、WL03、WL0、WL1、WL2字符线SL1、SL2、SP0、SP1、SP2源极线具体实施方式
图2为根据本发明的一较佳实施例的一种非挥发性存储器阵列的电路简图，其中具有由数个存储单元、数条字符线、数条漏极线与数条源极线所构成。为说明本发明的架构，仅以图中标示为M1、M2、M3、M4、M5的存储单元作为范例，且于图2中还包括字符线WL0、WL1、WL2、源极线SP0、SP1、SP2与漏极线D0、D1、D2。
举例来说，在同一行的存储单元M1、M2、M3中，存储单元M1与存储单元M3共享一源极区、存储单元M1与存储单元M2共享一漏极区，因此可将共享一源极区的存储单元M1与M3视为一存储单元组。在同一存储单元组中的两个存储单元共享一源极区，而相邻两存储单元组则共享一漏极区。而且，在同一行的存储单元M1、M2、M3的漏极均耦接至漏极线D1；同样地，存储单元M4及同一行的其它存储单元的漏极耦接至漏极线D0，存储单元M5及同一行的其它存储单元的漏极则耦接至漏极线D2。
请继续参照图2，同一列的存储单元M4、M1、M5的栅极耦接至字符线WL1；同样地，存储单元M2及同一列的其它存储单元的栅极耦接至所字符线WL0，存储单元M3及同一列的其它存储单元的栅极则耦接至字符线WL2。此外，同一列的存储单元M4、M1、M5的源极皆耦接至一条源极线SP1；同样地，存储单元M2及同一列的其它存储单元的源极耦接至源极线SP0，存储单元M3及同一列的其它存储单元的源极亦耦接至源极线SP1。
另外，图3所示为上述的非挥发性存储器阵列的布局。请参照图3，本发明的非挥发性存储器300是由数个存储单元310、数条字符线306、数条漏极线304与数条源极线302所构成，而且源极线302是通过第一接触窗308a与存储单元310中的源极区(第一接触窗308a下方)相连；漏极线304是通过第二接触窗308b与存储单元310中的漏极区(第二接触窗308b下方)相连，其中漏极线304与源极线302的材质较佳为金属。此外，于存储单元310侧壁有间隙壁307、于同行的存储单元310间具有隔离结构301。由于本发明的存储单元的源极区或漏极区分别通过接触窗连接至金属的源极线或漏极线，因此与公知采用埋入式位线的存储器阵列相比，其可以降低阻值而提高操作速度。
而且，本发明的非挥发性存储器的阵列结构并非采用埋入式位线架构，因此可在字符线形成后，再形成源极区/漏极区，其工艺与互补式金氧半导体(CMOS)的工艺较为兼容。
此外，存储单元的源极区/漏极区分别通过接触窗连接至对应的源极线或漏极线。如果存储单元的侧壁形成有间隙壁，且不同行的存储单元间具有隔离结构，则在形成接触窗时可以采用无边界接触窗(borderless contact)工艺。
接着，请参照表1及图2、图4A与图4B，以明了本发明的非挥发性存储器的一种操作模式，其包括抹除(erase，图4A)、数据读取(read)，以及程序化(program，图4B)等操作模式，并以图2所示的存储单元M1为实例。在此方法中，利用F-N穿隧效应(FN tunneling)进行抹除，并利用价带-导带间热电洞注入效应(band-to-band hot holeinjection)进行程序化。
表1
如表1及图2、图4A与图4B所示，当对存储单元M1进行抹除时，于栅极408(字符线WL1)上施加18伏特左右的偏压Vge，漏极404(漏极线D1)、源极402(源极线SP1)及基底400的电压为0伏特。如此，即可在栅极408与基底400之间建立一个大的电场，而得以利用通道F-N穿隧效应使电子由通道注入电荷陷入层406中，如图4A所示，其中源极402与漏极404例如是n+型源/漏极；基底400例如是p型基底。在抹除之后，由于在电荷陷入层406上带有净负电荷，所以会令存储单元M1的启始电压(VT)上升，成为所谓的“high VT”。此外，在栅极与源/漏极的电位差保持为18伏特的情形下，亦可在字符线WL1上施加10伏特左右的偏压Vge，漏极线D1、源极线SP1上则施加-8伏特左右的偏压。
除此之外，本发明的非挥发性存储器的抹除操作亦可在基底偏压高于字符线偏压的状态下进行，此时电子将由栅极408注入电荷陷入层406中(未绘示)。如表1所示，可在字符线WL1上施加-18或-10伏特左右的偏压Vge，基底(漏极及源极可为浮置状态或0或8伏特)上则施加0或8伏特左右的偏压。如此即可在栅极408与基底400之间建立一个大的电场，而得以利用F-N穿隧效应使电子由栅极408注入电荷陷入层406中。
当对存储单元M1进行程序化操作时，于栅极408(字符线WL1)上施加-5伏特左右的偏压Vgp、源极402(源极线SP1)上施加5伏特左右的偏压Vsp，使漏极404(漏极线D1)电压为0伏特。在此种偏压情况下，栅极408与源极402的重叠区产生深度空乏(Deep Depletion)的现象，并且由于垂直于穿隧氧化层的高电场，而使得靠近源极402侧的电洞能够经过穿隧氧化层的能障进入电荷陷入层406中(价带-导带间热电洞注入效应)，如图4B所示。在程序化之后，由于原本存在于源极侧的电荷陷入层406上的负电荷被注入的电洞中和，所以会令存储单元的启始电压(VT)下降，即成为所谓的“low VT”状态。
当读取存储单元M1源极402侧位的数据时，于漏极线D1(漏极404)施加1.5伏特左右的偏压、字符线WL1(栅极408)施加3伏特左右的偏压、并使源极线SP1(源极402)电压为0伏特。由于此时电荷陷入层406上存有电子的存储单元的通道关闭且电流很小，而电荷陷入层406上未存有电子的存储单元的通道打开且电流大，故可通过存储单元的通道开关/通道电流大小来判断储存于此存储单元中的数字信息是“1”还是“0”。如果是被程序化的存储单元，则可读到“lowVT”，反之，如果没有程序化的存储单元，则可读到“high VT”。
接着请继续参照图2，以明了本发明的一种存储单元的操作方法，其中是以存储单元M1作为选定欲抹除的存储单元做说明，而将其周围存储单元M2～M5一并说明，而其它未提及的存储单元的操作应可为熟悉此技术者由本发明的实施例所描述的内容推论出来。在以F-N穿隧效应进行存储单元M1的抹除时，是在WL1上施加一正偏压Vge，其例如是18伏特左右、WL0与WL2则为0伏特；漏极线D1、源极线SP1及基底为0伏特。如此，即可利用通道F-N穿隧效应使电子由通道注入电荷陷入层406中，并使存储单元的启始电压(VT)上升而成为抹除状态。
在进行上述抹除操作时，存储单元阵列以一整列为单位进行抹除，且同一存储单元中的漏极侧与源极侧的位可同时被抹除，亦即共享字符线WL1的存储单元M4、M1、M5的位都会被抹除。而字符线WL0、WL2的偏压为0伏特，故耦接字符线WL0、WL2的存储单元M2、M3不会被抹除。
接着，以存储单元M1作为选定欲程序化的存储元件作说明。在进行存储单元M1程序化操作时，于字符线WL1上施加一负偏压Vgp，其例如是-5伏特左右；字符线WL0、WL2为0伏特；源极线SP1上施加一正偏压Vsp，其例如是5伏特左右；漏极线D1为0伏特；而未选择的漏极线D0及D2上则施加一正偏压，其例如是3伏特左右。如此，即可利用价带-导带间热电洞注入效应使电洞经由源极侧注入电荷陷入层406中，并使存储单元的启始电压(VT)下降而成为程序化状态。
在进行上述程序化操作时，存储单元M2、M3并不会被程序化。这是因为WL0、WL2的偏压为0伏特，故不足以在存储单元M2、M3中引发价带-导带间热电洞注入效应，而不会程序化存储单元M2、M3。此外，由于漏极线D0、D2的偏压为3伏特，故存储单元M4、M5中同样不会引发价带-导带间热电洞注入效应，而不会被程序化。
在本发明的非挥发性存储器阵列的操作模式中，其利用F-N穿隧效应抹除一整列的存储单元，当然本发明的非挥发性存储器阵列的抹除操作也可通过各字符线的控制，而以节区或是区块为单位进行抹除。而且，本发明之非挥发性存储器阵列的操作模式中，利用价带-导带间热电洞注入效应对单一存储单元的位为单位进行程序化，而不会对其他存储单元的程序化造成影响。
另外，本发明的存储单元的源极区或漏极区分别通过接触窗与而连接至对应的金属源极线或金属漏极线，因此与公知采用埋入式位线的存储器阵列相比，其可以降低阻值而提高操作速度。
而且，本发明的非挥发性存储器的阵列结构并非采用埋入式位线架构，因此可在字符线形成后，再形成源极区/漏极区，其工艺与互补式金氧半导体(CMOS)的工艺较为兼容。
此外，存储单元的源极区/漏极区分别通过接触窗连接至对应的局部源极线或局部漏极线。如果存储单元的侧壁形成有间隙壁，如图3所示的间隙壁307，且不同行的存储单元间具有隔离结构，如图3所示的隔离结构301，则在形成接触窗时可以采用无边界接触窗工艺(borderless contact)。
权利要求
1.一种非挥发性存储器的结构，其特征是，该结构包括多个存储单元、多条字符线，多条漏极线与多条源极线，其中该些存储单元以同行且相邻的两个存储单元为一组，而形成多个存储单元组，该些存储单元组并排成一行/列阵列；在每一行中，各存储单元组中的两个存储单元共享一源极区，且相邻两存储单元组共享一漏极区；在每一列中，各存储单元组的源极区皆耦接至同一源极线；在每一列中，各存储单元的栅极皆耦接至同一字符线；以及在每一行中，各存储单元的漏极区皆耦接至同一漏极线。
2.如权利要求1所述的非挥发性存储器的结构，其特征是，该些漏极线的材质包括金属。
3.如权利要求1所述的非挥发性存储器的结构，其特征是，该些源极线的材质包括金属。
4.如权利要求1所述的非挥发性存储器的结构，其特征是，该些存储单元的该源极区各自通过一第一接触窗耦接至该源极线，且该些存储单元的该漏极区各自通过一第二接触窗耦接至该漏极线。
5.一种非挥发性存储器的操作方法，适于操作如权利要求1所述的存储单元阵列，其特征是，该操作方法包括进行抹除操作时，于选定的一存储单元所耦接的该字符线上施加一第一正电压，并使该存储单元所耦接的该漏极线、该源极线为0伏特，以利用通道F-N穿隧效应抹除该存储单元；以及进行程序化操作时，于选定的该存储单元所耦接的该字符线上施加一第一负电压，于该存储单元所耦接的该源极线上施加一第二正电压，并使该存储单元所耦接的该漏极线为0伏特，以利用价带-导带间热电洞注入效应程序化该存储单元的一源极侧。
6.如权利要求5所述的非挥发性存储器的操作方法，其特征是，该第一正电压为10～18伏特左右。
7.如权利要求5所述的非挥发性存储器的操作方法，其特征是，该第一负电压为-3～-7伏特左右。
8.如权利要求5所述的非挥发性存储器的操作方法，其特征是，该第二正电压为3～7伏特左右。
9.一种非挥发性存储器的操作方法，适于操作如权利要求1所述的存储单元阵列，其特征是，该操作方法包括进行抹除操作时，于选定的一存储单元所耦接的该字符线上施加一第一正电压，并于该存储单元所耦接的该漏极线、该源极线上施加一第一负电压，以利用通道F-N穿隧效应抹除该存储单元；以及进行程序化操作时，于选定的该存储单元所耦接的该字符线上施加一第二负电压，于该存储单元所耦接的该源极线上施加一第二正电压，并使该存储单元所耦接的该漏极线为0伏特，以利用价带-导带间热电洞注入效应程序化该存储单元的一源极侧。
10.如权利要求9所述的非挥发性存储器的操作方法，其特征是，该第一正电压为5～10伏特左右。
11.如权利要求9所述的非挥发性存储器的操作方法，其特征是，该第一负电压为-5～-8伏特左右。
12.如权利要求9所述的非挥发性存储器的操作方法，其特征是，该第二负电压为-3～-7伏特左右。
13.如权利要求9所述的非挥发性存储器的操作方法，其特征是，该第二正电压为3～7伏特左右。
14.一种非挥发性存储器的操作方法，适于操作如权利要求1所述的存储单元阵列，其特征是，该操作方法包括进行抹除操作时，于选定的一存储单元所耦接的该字符线上施加一第一负电压，并于该存储单元所耦接的该漏极线、该源极线以及该基底上施加一第一正电压，以利用F-N穿隧效应抹除该存储单元；以及进行程序化操作时，于选定的该存储单元所耦接的该字符线上施加一第二负电压，于该存储单元所耦接的该源极线上施加一第二正电压，并使该存储单元所耦接的该漏极线为0伏特，以利用价带-导带间热电洞注入效应程序化该存储单元的一源极侧。
15.如权利要求14所述的非挥发性存储器的操作方法，其特征是，该第一负电压为-5～-10伏特左右。
16.如权利要求14所述的非挥发性存储器的操作方法，其特征是，该第一正电压为5～8伏特左右。
17.如权利要求14所述的非挥发性存储器的操作方法，其特征是，该第二负电压为-3～-7伏特左右。
18.如权利要求14所述的非挥发性存储器的操作方法，其特征是，该第二正电压为3～7伏特左右。
全文摘要
一种非挥发性存储器的结构，此非挥发性存储器是由数个存储单元、数条字符线、数条漏极线与数条源极线所构成，其中该些存储单元以同行且相邻的两个存储单元为一组，而形成数个存储单元组，这些存储单元组并排成一行/列阵列。在每一行中，各个存储单元组中的两个存储单元共享一源极区，且相邻两存储单元组共享一漏极区。在每一列中，各个存储单元的源极区皆耦接所对应的一源极线，且各个存储单元的栅极皆耦接所对应的一条字符线；而每一行的各个存储单元的漏极区皆耦接至所对应的一条漏极线。
文档编号H01L27/115GK1512587SQ0216003
公开日2004年7月14日 申请日期2002年12月30日 优先权日2002年12月30日
发明者蔡文哲, 叶致锴, 卢道政 申请人:旺宏电子股份有限公司