专利名称：制造半导体器件的简化工艺的制作方法
技术领域：
本发明涉及半导体器件的制造，特别涉及一种制造半导体器件的工艺。
图1A到1G以及图2A到2G显示了制造薄膜晶体管的现有工艺方法。图2A到2G分别和图1A到1G对应，并分别显示了图1A到图1G所示中间结构的横截面图。首先，参照图1A到1G和图2A到2G对现有工艺方法进行描述。
该工艺从准备玻璃基片1开始。石英基片可用在现有工艺中。玻璃基片1已覆盖有一层绝缘层，绝缘层可以是二氧化硅SiO2，或者氮化硅SiN，或者氧氮化硅SiON。通过一种化学汽相淀积方法，使非晶硅淀积在玻璃基片1的整个主要表面上，形成如图1A和图2A所示的非晶硅层2。
随后，在非晶硅层2的整个上表面扩展光敏抗蚀剂层，使非晶硅层2上覆盖光敏抗蚀剂层。此光敏抗蚀剂层在带有图像的光下曝光，致使在光敏抗蚀剂层中产生定位标记4的潜在图像。将潜在图像显像，使在非晶硅层2上形成光抗蚀剂蚀刻掩膜3，在光抗蚀剂蚀刻掩膜3中形成定位标记4，如图1B和2B所示。
随后，使用光抗蚀剂蚀刻掩膜3选择性地蚀刻非晶硅层2，之后，剥去光抗蚀剂蚀刻掩膜3。从而使定位标记4从光抗蚀刻掩膜3转移到非晶硅层2。产生的结构如图1C和2C所示。
在产生的结构上扩展光敏抗蚀剂，并形成光敏抗蚀层。使用定位标记4，使一个光掩膜(图中没有示出)与产生的结构对齐，并将该光敏抗蚀剂层在带有图像的光下曝光，致使在光敏抗蚀层中产生出潜在图像有源区(active region)和新的定位标记。将有源区分配到薄膜晶体管的沟道区和源/漏区。使潜在图像显影，从而在非晶硅层2上形成光抗蚀剂离子注入掩膜3a，如图1D和2D所示。
使用光抗蚀剂离子注入掩膜3a，把掺杂剂杂质离子注入到沟道区和源/漏区，之后，剥去光抗蚀剂离子注入掩膜3a。通过固态生长(solidphase growth)或准分子激光退火(eximer laser annealing)，使非晶硅层2晶化。从而，非晶硅层2转变为多晶硅层21，如图1E和2E所示。
在所产生的结构上扩展光敏抗蚀剂，形成光敏抗蚀剂层。再次使用定位标记4，使一个光掩膜(图中没有示出)与产生的结构对齐，光敏抗蚀剂层在带有图像的光下曝光，在光敏抗蚀剂层中产生出岛(island)的潜在图像。使潜在图像显影，从而在多晶硅层21上留下光抗蚀剂蚀刻掩膜5，如图1F和2F所示。
使用光抗蚀剂蚀刻掩膜5，选择性蚀刻多晶硅21，从而使多晶硅21构图为如图1G和2G所示的岛21a。岛21a提供了薄膜晶体管的沟道区和源/漏区。剥去光抗蚀剂蚀刻掩膜5，现有工艺过程进入下一阶段。
在现有工艺方法遇到的问题是程序复杂，因此生产成本高。这是由于在形成光抗蚀剂离子注入掩膜3a前，要用光刻和蚀刻法来转移定位标记4图案(参见图1B/2B和1C/2C)。结果增加了生产成本。如果不形成定位标记4，光掩膜容易对不齐，薄膜晶体管的器件性能参数会波动。
为实现上述目的，本发明提出在形成定位标记的蚀刻和离子注入之间共用一个单一构图的光抗蚀剂层。
依照本发明的一方面，提供一种制造半导体器件的工艺方法，其包括以下步骤a)准备一基片结构，b)在该基片结构上形成具有主要图案和定位图案的光抗蚀剂掩膜，c)将一图案从光抗蚀剂掩膜转移到该基片结构上，以使在该基片结构中形成主要图案和定位图案中的一个，d)将另一图案从光抗蚀剂掩膜转移到基片结构，以使在该基片结构中形成主要图案和定位图案中的另一个，以及e)通过至少一个光刻法完成半导体器件。
图1A到1G是现有工艺方法制造薄膜半导体器件顺序的平面图，图2A到2G是分别与图1A到1G对应的、现有工艺顺序的横截面示意图，图3A到3O是按照本发明的薄膜晶体管的制造工艺的横截面示意图，图4A到4F是在基片上中心区域沉积非晶硅的子过程的横截面示意图，图5是图4E所示的生成结构的结构横截面示意图，
图6是图4F所示的生成结构的结构横截面示意图，图7A到7N是按照本发明的制造薄膜晶体管的另一工艺的横截面示意图，图8A到8G是制造薄膜晶体管的另外一个工艺的主要步骤的横截面示意图，图9A到9D是按照本发明的又一工艺的平面图，图10是图9A中沿A-A′切线的横截面示意图，其显示了缓冲板的结构，图11是与图9C对应、装有玻璃板的缓冲板的侧视图，图12是图9D中沿B-B′切线的横截面示意图，图13A到13C是按照本发明的另一工艺过程的主要步骤的透视图，图14是图13C中沿C-C′切线的横截面示意图，其显示了用非晶硅选择性覆盖的基片，以及图15A到15N是按照本发明的另一个制造半导体器件工艺的横截面示意图。
随后，在绝缘层上覆盖一半导体层，例如硅层。绝缘层上的特定区域要防止硅的生长。这些特定区域可以被另一层覆盖。在这些特定区域中形成定位图案。硅是使用化学汽相淀积的方法来形成的。其结果在于将绝缘层暴露于硅层中确定的空腔。
随后，在硅层上覆盖光抗蚀剂层，第一次图案转移是通过在带有图像的光下曝光进行的，以使定位图案和主要图案在随后的一个或多个步骤中转移到硅层。带有图像的光是使光穿过一光掩模产生的。主要图案可以确定出一个引入掺杂剂杂质的区域。此外，主要图案可以确定一个待蚀刻的区域。光抗蚀剂层形成一个光抗蚀剂掩膜。空腔未被光抗蚀掩膜覆盖，以及绝缘层仍暴露于由光抗蚀掩膜确定的空间。
首先，诸如SiO2之类的绝缘层的暴露部分被蚀刻掉。在绝缘材料被蚀刻的时候，硅对蚀刻剂有抵抗力，且硅层几乎没有被蚀刻。可以采用湿蚀刻法。结果在绝缘层中形成定位图案。
使用光抗蚀剂掩膜来处理硅层。掺杂剂杂质可选择性地离子注入硅层，或者被蚀刻掉。从而，通过一次光刻就把定位图案和主要图案转移到绝缘层和硅层。
剥去光抗蚀剂掩膜，工艺继续进行。在随后的光刻法中使用定位图案。例如，通过固态生长或准分子激光退火法来晶化硅层，通过光刻法在硅层上构图另一光抗蚀剂掩膜。在光刻中使用另一个光掩模。定位图案用于在光掩模和前面的光掩模之间的对齐。用光抗蚀剂掩膜，选择性地蚀刻硅层，以使硅层在绝缘层上构图为岛。
从前面的描述中可以看出，定位图案和主要图案可通过单次光刻来转移到两层中。该结果简化了工艺过程。
随后，使用PECVD法或等离子增强化学汽相淀积法(plasmaenhanced chemical vapor deposition)在氧化物层12上生长非晶硅。但是，该非晶硅不沉积在氧化物层主要表面的边缘区域。如图4A到4F、图5、图6所示，边缘区域禁止出现非晶硅。详细地说，图3B所示的生成的结构由机械手72搬运到夹具71。如图4A所示，接收销(receivingpins)73从夹具71凸出，且框架74立于夹具71上面。如图4B所示，机械手72向下移动，把生成的结构放到接收销73上。如图4C所示，接收销73缩进夹具71，将生成结构安放到夹具71上。如图4D所示，框架74放倒在生成结构上，以使边缘区域被框架74所覆盖。如图4E和图5所示，安放在夹具71上的生成结构被放进化学汽相淀积系统的反应器。非晶硅沉积到整个表面上。然而，非晶硅从不沉积到生成结构的边缘区域。由此，当生成结构与夹具71分开时，其边缘区域没有覆盖非晶硅，如图4F和图6所示。
回到图3C，将非晶硅层2沉积到氧化物层12上表面的中心区域(central area)，且将氧化物层12暴露于非晶硅层2周围的空间。非晶硅层2将具有薄膜晶体管的有源区，以及泄漏电流将尽可能小。从这点看，优选的，非晶硅层2是尽可能的薄。此例中，考虑到晶体化的工艺极限，非晶硅层2的厚度为300埃到3000埃。
将光敏抗蚀扩展至生成结构的整个表面，并形成光敏抗蚀剂层。光敏抗蚀剂层覆盖非晶硅层2的整个表面和氧化物层12的周围表面。光敏抗蚀剂层在穿过光掩模(图中未示出)的带有图像的光下曝光，在光敏抗蚀层中产生定位图案和用于离子注入掩膜的主要图案的潜在图像。使潜在图像显影，从而使光敏抗蚀剂层构图为图3D所示的光抗蚀剂掩膜3。定位图案位于氧化物层12的周围表面上，且将离子注入的主要图案位于非晶硅层2上。从而，同时把定位图案和主要图案从光掩模(图中未示出)转移到光敏抗蚀层。
随后，如图3E所示，使用光抗蚀掩膜3，把掺杂剂杂质选择性地离子注入到非晶硅层2中。将掺杂剂杂质引入到暴露于光抗蚀剂掩膜3的空腔和氧化物层12的区域中。但是，薄膜晶体管是在中心区域上制成，且氧化物层12中的掺杂剂杂质对薄膜晶体管没有任何影响。掺有掺杂剂杂质的区域与岛群5的沟道区对应，以便在岛群5的后面的步骤中形成。
随后，氧化物层被选择性蚀刻掉，形成定位图案。在此例中，用氢氟酸或缓冲的氢氟酸作蚀刻剂。由于非晶硅对氢氟酸有抗蚀力，只有暴露于蚀刻剂的氧化物被除去，且在氧化物层12中形成定位图案4，如图3F所示。
剥去光抗蚀掩膜3，在非晶硅层2周围的氧化物层12的周边部分形成定位图案4，如图3G所示。这样，用仅一个光抗蚀剂掩膜3就可进行离子注入和蚀刻定位图案4。结果是工艺程序简化了。
随后，使用准分子激光退火或固态生长法晶化非晶硅。晶化完成后，将非晶硅层2转变为多晶硅层21，如图3H所示。
随后，在上述生成结构的整个表面扩展光敏抗蚀剂，并形成光敏抗蚀剂层。把生成结构插入一校准器，并用定位图案4把一光掩模(图中未示出)与生成结构对齐。定位图案4占据氧化物层12的周围表面，且在中心区域不形成任何定位图案。但是，此光掩模与前面的光掩模很好的对齐。将光敏抗蚀剂层在穿过光掩模(图中未示出)的带有图像的光下曝光，在光敏抗蚀层中生成岛的潜在图像。使潜在图像显影。于是，将光敏抗蚀层构图为光抗蚀剂蚀刻掩膜(图中未示出)。用光抗蚀剂蚀刻掩膜，选择性蚀刻除去多晶硅，将各岛之间互相电隔离的多个岛5留在氧化物层12的中心区域，如图3I所示。
随后，在上述生成结构的整个表面沉积诸如二氧化硅或氮化硅的绝缘材料，从而在生成结构上形成栅绝缘层81，如图3J所示。
在栅绝缘层81上形成栅电极7(参见图3K)，用与栅电极7自我对准的方式，将掺杂剂杂质离子注入到多个岛5中(参见图3L)。换句话说，沟道区不引进掺杂剂杂质。如果薄膜晶体管是n沟道型的，将磷元素离子注入到岛5中。另一方面，如果薄膜晶体管是P沟道型的，则将硼元素离子注入到岛5中。
通过诸如RTA(即快速热退火(rapid thermal annealing))或ELA等的热退火方法，激活离子注入的掺杂剂杂质。从而在岛5中形成源区和漏区，该生成结构如图3M所示。
沉积绝缘材料，以形成层间绝缘层8(参见图3N)，在层间绝缘层8上构图导电带9。导电带9穿透层间绝缘层8，并选择性地与源区和漏区保持接触，如图3O所示。
从上面的描述可以看出，用装有框架74的夹具71来形成不被硅层覆盖的确定区域。
随后，将掺杂剂杂质离子注入到非晶硅层2(参见图7E)，且将定位图案从光抗蚀剂掩膜3转移到绝缘层2，如图7F所示。如此，在沟道区离子注入和定位图案的蚀刻间共用光抗蚀剂掩膜3。然后剥去光抗蚀剂掩膜3(参见图7G)。
其后，用光刻法在上述生成结构上形成光抗蚀剂离子注入掩膜3a，并将掺杂剂杂质离子注入到源/漏区的非晶硅层2中，如图7H所示。定位图案4使光掩模彼此对齐。剥去光抗蚀剂掩膜3。
随后，晶化非晶硅层2，并将其转变为多晶硅层21(参见图7I)。又在生成结构上构图为另一个光抗蚀剂掩膜(图中未示出)，并将多晶硅21构图成多个岛5，如图7J所示。在生成结构上生长门绝缘层81，并且岛5被门绝缘层81覆盖，如图7K所示。在门绝缘层81上构图成栅电极7，排列位于岛群5上面，如图7L所示。
随后，将层间绝缘层8沉积在生成结构的整个表面(参见图7M)，在层间绝缘层8中形成接触孔。在层间绝缘层8上形成导电带9，其通过接触孔选择性地与源/漏区保持接触，如图7N所示。
沟道区的注入离子可以和源/漏区的注入离子互换。此例中，光抗蚀剂掩膜3具有离子注入到源/漏区的主要图案和定位图案，用光抗蚀剂掩膜3对源/漏区进行离子注入。光抗蚀剂掩膜3a有用于离子注入到沟道区的图案，并使用光抗蚀剂离子注入掩膜3a把掺杂剂杂质离子注入到非晶硅2中。其他步骤和实施例2工艺中的其他步骤类似。
如在集成电路中形成互补场效应晶体管，对n沟道型场效应晶体管和p沟道型场效应晶体管可反复进行源区和漏区的离子注入。可以分别把磷引入到分配给n沟道型场效应晶体管的岛中的源/漏区，把硼引入到分配给p沟道型场效应晶体管的岛中的源/漏区。
依照本发明的另一工艺方法中，对源/漏区的离子注入重复进行两次。在硅晶化之前进行第一次离子注入(参见图7H)，用自对准方法在构图步骤(参见图7L)和层间绝缘层沉积(参见图7M)之间进行第二次离子注入。这种工艺顺序对于互补场效应晶体管是优选的。如果通过第一次离子注入把磷离子注入到n沟道型场效应晶体管的源/漏区，则通过第二次离子注入把硼离子注入到p沟道型场效应晶体管的源/漏区。此外，当通过第一次离子注入把硼离子注入到p沟道型场效应晶体管的源/漏区时，通过第二次离子注入把磷离子注入到n沟道型场效应晶体管的源/漏区。
可以看出，在离子注入用的主要图案和定位图案之间共用单一光抗蚀掩膜3，且工艺过程比现有的工艺过程简化。
用光刻法在多晶硅层21上构图成光抗蚀剂掩膜(图中未示出)。光抗蚀剂掩膜有岛5的主要图案和第二定位图案41，且多晶硅层21被选择性蚀刻掉，以使主要图案和第二定位图案转移到多晶硅层。剥去光抗蚀剂掩膜。而后，岛5和第二定位图案41留在绝缘层12上，如图8A所示。
随后，在生成结构上生长栅绝缘层81，岛群5和第二定位图案41被栅绝缘层81覆盖，如图8B所示。将栅电极7构图在栅绝缘层81上，且正好位于岛5的上面，如图8C所示。将掺杂剂杂质离子注入到岛5中(参见图8D)，并形成薄膜晶体管的源/漏区，如图8E所示。激活掺杂剂杂质。
随后，在生成结构的整个表面沉积层间绝缘层8(参见图8F)，并且在层间绝缘层8中形成接触孔。在层间绝缘层8上形成导电带9，且导电带9通过如图8G所示的接触孔与源/漏区保持选择性接触。通过光刻和蚀刻构图为导电带9和接触孔，光刻需要两个光掩模。用第二定位图案41使光掩模彼此之间准确对齐。
可以看出，结构中形成一个以上的定位图案4/41，定位图案41和岛5一起形成于中心区域中。用这些定位图案使光掩模彼此之间准确对齐。
图9A到9D、图10、图11、图12显示了LPCVD法的制备工作和LPCVD完成后的生成结构。实施例4的方法与实施例1方法的不同之处在非晶硅的沉积上，因此，下面集中描述非晶硅的沉积。
缓冲板74类似于框架的形状，且在缓冲板74的中心区域形成矩形空腔75，如图9A所示。缓冲板74由石英制成。凸瓣76排列在缓冲板74的四角，并自缓冲板74向上凸出(参见图10)。在LPCVD系统的反应室内，缓冲板74夹持玻璃基片11。
将玻璃基片11放在机械臂77上，机械臂77把玻璃基片11运到缓冲板74上的空间中。玻璃基片11与缓冲板74对齐，并且机械臂77向下移向缓冲板74，如图9B所示。
将玻璃基片11被放到凸瓣76上，凸瓣76把缓冲板74和玻璃基片11隔开，如图9C和11所示。换句话说，玻璃基片11与凸瓣76保持接触，玻璃基片11的其他区域与缓冲板74隔开。
将非晶硅沉积在玻璃基片11的裸露区域，但不会在与凸瓣76接触的区域生长。结果是，玻璃基片11上除角落的四个区域外的整个表面覆盖有非晶硅，如图9D和12所示。
同图3D所示的步骤相似，在生成结构上构图成光抗蚀剂掩膜3，其在离子注入(参见图3E)和蚀刻(参见图3F)间被共用。其余工艺程序与实施例1的工艺方法类似，为简单起见，后面不再赘述。可以在沉积非晶硅之前生长绝缘层12。
在完成基片11上沉积绝缘材料后(参见图3B)，把生成结构放到化学汽相淀积系统中。屏蔽板78就象一个框架，有一个空腔78a(参见图13A)。用屏蔽板78覆盖生成结构，从而使基片11中心区域上的绝缘层12暴露于空腔78a，如图13B所示。为与屏蔽板78区别，绝缘层12暴露于空腔的部分画有阴影线。
将该生成结构放到化学气相淀积系统的反应室腔，且通过化学汽相淀积方法沉积非晶硅。屏蔽板78防止了在绝缘层12的周围区域生长非晶硅，且非晶硅层2没有在如图13C和图14所示的周围区域生长。
与图3D所示的步骤类似，在生成结构上构图成光抗蚀掩膜3，其在离子注入(参见图3E)和蚀刻(参见图3F)所共用。其余处理流程和实施例1的处理流程类似，为简单起见，后面不再赘述。实施例6图15A到15N显示了本发明的另一实现方式。此工艺从准备石英基片13开始。与玻璃基片11相比，石英基片13的优势在于，非晶硅层不会被污染。由于这个原因，在非晶硅生长之前，石英基片13上不沉积任何绝缘基片。
随后，使用PECVD方法或LPCVD方法，在石英基片13上生长非晶硅。但是，在其主要表面的周围区域并不沉积非晶硅。周围区域要防止有非晶硅生成。将非晶硅层2沉积在石英基片13上表面的中心区域，如图15B所示，石英基片13暴露于非晶硅层2周围的空间中。
在生成结构的整个表面扩展光敏抗蚀剂，并形成光敏抗蚀剂层。该光敏抗蚀剂层覆盖了非晶硅层2的整个表面和石英基片13的周围表面。光敏抗蚀剂层在穿过光掩模(图中未示出)的带有图像的光下曝光，在光敏抗蚀层中形成第一定位图案4和用于离子注入掩膜的主要图案的潜在图像。把潜在图像显影，以使光敏抗蚀剂层构图为如图15C所示的光抗蚀剂掩膜3。定位图案位于石英基片13的周围表面，且用于离子注入的主要图案位于非晶硅层2上。这样，定位图案和主要图案同时从光掩模(图中未示出)转移到光敏抗蚀剂层。
随后，用光抗蚀剂掩膜3，把掺杂剂杂质选择性地离子注入到非晶硅层2中，如图15D所示。把掺杂剂杂质引入到暴露于光抗蚀掩膜3的空腔的区域和石英基片13的区域中。但是，薄膜晶体管在中心区域制成，且石英基片13中的掺杂剂杂质对薄膜晶体管没有任何影响。
随后，选择性蚀刻掉石英基片13，形成第一定位图案4，如图15E所示。由于非晶硅对蚀刻剂具有抗蚀力，只有暴露于蚀刻剂的石英基片13被从结构中去掉，在氧化物层12中形成第一定位图案4。剥去光抗蚀剂掩膜3，则第一定位图案4留在如图15F所示的石英基片13的周围区域中。如此，使用仅一个光抗蚀掩膜3，就可进行有源区离子注入和第一定位图案4的蚀刻。
随后，使用准分子激光退火或固态生长使非晶硅晶化。晶化完成后，将非晶硅层2转变为多晶硅层21，如图15G所示。
随后，在生成结构的整个表面扩展光敏抗蚀剂，并形成光敏抗蚀层(图中未示出)。把生成结构插入一个校准器中，并用定位图案4使光掩模(图中未示出)与生成结构对齐。定位图案4占据氧化物层12的周围表面，在中心区域未形成任何定位图案。然而，光掩模能和以前的光掩模很好的对齐。
将光敏抗蚀剂层在穿过光掩模(图中未示出)的带有图像的光下曝光，则在光敏抗蚀剂层中产生岛和第二定位图案41的潜在图像。使潜在图像显影。然后，使光敏抗蚀剂层构图为光抗蚀剂掩膜(图中未示出)。光抗蚀剂掩膜在多晶硅层21下的中心区域具有岛5的主要图案和第二定位图案41。使用光抗蚀剂掩膜，选择性蚀刻掉多晶硅层21，使各岛之间相互电绝缘的岛5和第二定位图案41留在石英基片13的中心区域上，如图15H所示。
随后，把例如二氧化硅或氮化硅之类的绝缘材料沉积到生成结构的整个表面，从而在生成结构上形成栅绝缘层6，如图15I所示。
在栅绝缘层6上形成栅电极7(参见图15J)，并以与栅电极7自对准的方式，把掺杂剂杂质离子注入到岛5中(参见图15K)。换句话说，沟道区不引入掺杂剂杂质。如果薄膜晶体管是n沟道型的，举例说，磷被离子注入到岛群5中。另一方面，如果薄膜晶体管是p沟道型的，举例说，硼被离子注入到岛群5中。
通过诸如RTA(即快速热退火)或ELA的热退火方法激活离子注入的掺杂剂杂质。从而在岛5中形成源区和漏区，和生成如图15L所示的结构。
沉积绝缘材料，形成层间绝缘层8(参见图15M)，在层间绝缘层8上形成导电带9。导电带9穿透层间绝缘层8中形成的接触孔，并选择性地与源区和漏区保持接触，如图15N所示。
导电带9需要一个光抗蚀剂掩膜，并且接触孔也需要另一个光抗蚀剂掩膜。用光刻法把图案从光掩模转移到光敏抗蚀剂层，且定位图案41使光掩模之间彼此很好的对齐。由于这个原因，薄膜晶体管具有了期望的器件性能指标。
从前面的描述可以看出，通过单一的光蚀刻步骤转移了定位图案和主要图案。这导致了工艺流程的简化。定位图案或图案使光掩模之间彼此对齐，从而使目标层之间精确重叠。这导致器件具有一致的期望器件性能指标。
虽然本发明已经说明和描述了特定的实施例，显然本领域技术人员所进行的各种改进或变动不会脱离本发明的精神和范畴。
同定位图案一同转移的主要图案可以用于在一个与形成定位图案的层不同的层上蚀刻。
本发明可应用到制造其他半导体器件的其他工艺。换句话说，薄膜晶体管对本发明的技术范围不设置任何限制。
其上形成主要图案和定位图案的层可以分别是导电的或绝缘的。换句话说，导电层、半导体层和绝缘层中的任何两个均可用于主要图案和定位图案。主要图案和定位图案可以转移到用不同种类半导体材料制造的半导体层。半导体可以是复合半导体或锗(germanium)。
基片可以用半导体制成。换句话说，玻璃和石英不对本发明的技术范围设置任何限制。
在实施例1至5中，基片11、绝缘层12和非晶硅层2作为一个整体构成基片结构；在实施例6中，石英基片13和非晶硅层2作为一个整体构成基片结构。基片11和绝缘层12结合形成初级结构，且石英基片13用作初级结构。非晶硅用作非晶硅。
定位图案4可以在对非晶硅层2的离子注入前转移到绝缘层12。离子注入是一种图案转移，因为离子注入的掺杂剂杂质在半导体层2中形成一个图案。
在第一实施例中，图3H到3O所示的步骤作为一个整体构成完成半导体器件的步骤。在其它实施例中，图案转移后的步骤作为一个整体构成完成半导体器件的步骤。
每个玻璃基片11和石英基片13均用作绝缘基片。
用于岛5的图案和第二定位图案41分别用作另一主要图案和另一定位图案。
权利要求
1.一种制造半导体器件的工艺，包括下述步骤a)准备基片结构(11/12/2；13/2)，b)在所述基片结构(11/12/2；13/2)上形成具有主要图案(5)和定位图案(4)的光抗蚀剂掩膜(3)，c)在所述基片结构(11/12/2；13/2)中形成所述的主要图案和所述定位图案，以及d)通过至少一次光蚀刻，完成所述半导体器件，其中所述步骤c)包括下述子步骤c-1)从所述光抗蚀剂掩膜(3)向所述基片结构(11/12/2；13/2)进行图案转移，从而在所述基片结构中形成所述主要图案(5)和所述定位图案(4)之一，c-2)从所述光抗蚀剂掩膜(3)向所述基片结构(11/12/2；13/2)进行另一次图案转移，从而在所述基片结构(11/12/2；13/2)中形成所述主要图案和所述定位图案(4)中的另一个。
2.如权利要求1所述的工艺，其中所述基片结构包括基片(11)，在所述基片主要表面上的绝缘层(12)和在所述绝缘层的部分上形成的半导体层(2)。
3.如权利要求2所述的工艺，其中所述主要图案和所述定位图案(4)分别转移到所述半导体层(2)和所述绝缘层(12)的剩余部分。
4.如权利要求1所述的工艺，其中通过离子注入和蚀刻进行所述图案转移和所述另一图案的转移。
5.如权利要求4所述的工艺，其中所述主要图案通过所述离子注入从所述光抗蚀剂掩膜(3)转移到所述基片结构(11/12/2；13/2)，以及所述定位图案(4)通过所述蚀刻从所述光抗蚀剂掩膜转移到所述基片结构(11/12/2；13/2)。
6.如权利要求5所述的工艺，其中所述主要图案形成于半导体层(2)中，所述半导体层(2)形成在绝缘层(12)的部分上，以及所述定位图案(4)形成于所述绝缘层(12)的剩余部分。
7.如权利要求1所述的工艺，其中所述的基片结构包括绝缘基片(13)和半导体层(2)，所述半导体层(2)形成在所述绝缘基片(13)的主要表面的剩余部分上。
8.如权利要求7所述的工艺，其中所述主要图案形成于所述半导体层(2)中，以及所述定位图案(4)形成于所述绝缘基片(13)的所述剩余部分中。
9.如权利要求8所述的工艺，其中所述主要图案通过离子注入转移到所述半导体层(2)中，以及所述定位图案(4)通过蚀刻转移到所述绝缘基片(13)的所述剩余部分中。
10.如权利要求1所述的工艺，其中所述步骤a)包括下述子步骤a-1)准备一初级结构(11/12)和夹具(71)，所述夹具有夹本体、接收销(73)和框架(74)，所述接收销(73)自所述夹本体凸出和缩进所述夹本体，所述框架(74)能倒在所述夹本体的周围区域上，a-2)把所述初级结构(11/12)放到从所述夹本体凸出的所述接收销(73)上，a-3)使所述接收销缩进所述夹本体中，从而使所述初级结构(11/12)安放到所述夹本体上，a-4)使所述框架(74)倒在所述初级结构(11/12)的周围区域上，从而使所述初级结构的所述周围区域被所述框架(74)覆盖，a-5)在所述框架(74)和所述初级结构(11/12)的中心区域上沉积半导体，a-6)使所述框架(74)竖立在所述夹具体上，以及a-7)从所述夹本体移开所述初级结构，从而使所述初级结构的所述中心区域变为有所述半导体层(2)，由于所述初级结构(11/12)部分地被所述半导体层(2)覆盖，从而得到所述基片结构(11/12/2)。
11.如权利要求10所述的工艺，其中所述半导体是通过等离子增强化学汽相淀积法沉积的。
12.如权利要求11所述的工艺，其中所述半导体是非晶硅。
13.如权利要求1所述的工艺，其中所述步骤a)包括下述子步骤a-1)准备一初级结构(11/12)和缓冲板(74)，所述缓冲板(74)具有一个框架和从所述框架角凸出的凸瓣(76)，a-2)把所述的初级结构(11/12)放到所述凸瓣(76)上，从而使所述初级结构(11/12)的角落区域与所述凸瓣(76)保持接触，a-3)在所述初级结构(11/12)和所述缓冲板(74)组成的复合结构上沉积半导体，从而使所述初级结构(11/12)除与所述凸瓣(76)保持接触的区域外的区域覆盖所述半导体，a-4)从所述缓冲板(74)移开所述初级结构，由于所述初级结构被所述半导体(2)部分覆盖，从而得到所述的基片结构(11/12/2)。
14.如权利要求13所述的工艺，其中所述半导体是通过低压化学汽相淀积法沉积的。
15.如权利要求14所述的工艺，其中所述的半导体是非晶硅。
16.如权利要求1所述的工艺，其中所述的步骤a)包括下述子步骤a-1)准备一初级结构(11/12)和框架(78)，a-2)用所述框架(78)覆盖所述初级结构(11/12)，以使所述初级结构(11/12)的周围区域被所述框架(78)覆盖，a-3)在所述框架(78)和所述初级结构(11/12)上沉积半导体，以及a-4)从所述初级结构上移走所述框架(78)，由于所述初级结构被所述半导体(2)部分覆盖，从而得到基片结构(11/12/2)。
17.如权利要求1所述的工艺，其特征在于所述步骤d)包括下述子步骤d-1)在所述步骤c-2)所得的生成结构上形成有另一主要图案(5)和另一定位图案(41)的另一光抗蚀剂掩膜，d-2)同时把所述另一主要图案(5)和所述另一定位图案(41)转移到所述生成结构。
18.如权利要求17所述的工艺，其中使用蚀刻法把所述另一主要图案(5)和所述另一定位图案(41)转移到所述生成结构上。
19.如权利要求1所述的工艺，其中所述半导体器件是薄膜晶体管。
20.如权利要求19所述的工艺，其中所述主要图案确定了所述薄膜晶体管的沟道区。
全文摘要
一种使光掩模之间彼此准确对齐所需要的定位图案(4)；非晶硅(2)，其沉积到绝缘层(12)的除形成有定位图案的区域外的整个表面，以及将离子注入的图案和定位图案(4)同时转移到光抗蚀剂层(3)；使用光抗蚀剂掩膜(3)把掺杂剂杂质离子注入非晶硅层(2)，使用光抗蚀掩膜(3)选择性蚀刻绝缘层(12)；结果简化了工艺程序。
文档编号H01L29/786GK1461041SQ0313641
公开日2003年12月10日 申请日期2003年5月15日 优先权日2002年5月15日
发明者塩田国弘, 奥村藤男 申请人:日本电气株式会社