专利名称：半导体装置的制作方法
技术领域：
本发明涉及具有低介电常数(低k值)膜的半导体装置，该膜的介电常数k是3.0或更低。本发明更具体涉及使用该低k值膜作为层间膜的LSI(大规模集成电路)。
背景技术：
近年来人们试图在使用双层铜(Cu)金属镶嵌布线(dual copper damascenewiring)的LSI领域中采用低k值膜作为层间膜。
以下将参见图12说明一种采用低k值膜作为层间膜来制造具有双铜(Cu)金属镶嵌布线的LSI芯片10。首先，将第一层间膜12沉积在硅(Si)衬底11上。在第一层间膜12的表面区域内用一种给定的金属镶嵌布线方法形成第一布线层21a。然后，在包含第一布线层21a表面的第一层间膜12上依次沉积阻挡部件(stopper member)(如SiCN膜)13和作为第二层间膜的低k值膜(如SiOC膜)14。此后，在低k值膜14和阻挡部件13中形成与第一布线层21a接触的接触通路层21b。在低k值膜14与通路层21b接触的表面区域内用给定的金属镶嵌布线方法形成第二布线层21c。由此完成了双层金属镶嵌布线结构(双层Cu金属镶嵌布线)21。此后，依次沉积阻挡部件15和钝化膜16。
现描述如上制得的LSI芯片10的装配方法。如图13所示，通常在一片晶片1上同时形成许多个LSI芯片10。沿对应于切割部分2的切割线(图中虚线)切割晶片1。如上制得的LSI芯片10被互相分开。每片LSI芯片10的边缘部分(切割面)受到切割的破坏30，如图14所示。
互相分开的每片LSI芯片10如图15所示进行包装。换而言之，每片LSI芯片10均使用支架103安装在安装基座101上。每片LSI芯片10的电极垫各自通过接合线104与位于安装基座101上的缓冲电极(bump electrodes)102连接。此后，用密封树脂105在每片LSI芯片10的周围进行密封。然后，使密封树脂固化并收缩。
一般来说，低k值膜14的膜密度低，因此对下层的阻挡部件13的粘合强度不足。这样，如图16A所示，当在LSI芯片10中密封树脂105固化并收缩时，低k值膜14容易产生剥离(层间膜剥离)40。层间膜剥离40主要发生在低k值膜14和阻挡部件13之间的界面上，从LSI芯片10受到切割损坏30的边缘部分开始。特别是，当密封树脂105固化收缩时，在LSI芯片10的角落部分应力最大。因此，层间膜剥离40选择性地从LSI芯片10的角落部分发生，如图16B所示。产生的层间膜剥离40切断了LSI芯片10的布线结构21，由此造成布线状况差，还降低了LSI芯片10的产率。
即使紧接着装配过程之后的层间膜剥离40很微小，但在今后LSI仍可能被破坏。具体地说，在LSI芯片的使用过程中，由电源开关造成的温度差会在LSI芯片10中产生应力。此应力就会加速层间膜剥离40，从而使LSI破坏。
如上所述，现有技术中LSI芯片面临的问题是尽管采取了将低k值膜作为层间膜的措施，层间膜还是容易从低k值膜界面剥离，尤其是在芯片的角落部分。这一问题的原因是粘合力差，这是由于低k值膜的膜密度低和切割时芯片被破坏所致。如上所述，在芯片的装配、安装及其产品的使用过程中，层间膜剥离会导致LSI破坏。因此，需要采取有效的手段来抑制层间膜剥离。
发明概述本发明的一个目的是提供一种半导体装置，它能够抑制由低k值膜的低膜密度和切割时所受损坏而导致的层间膜剥离，并防止由于层间膜剥离造成LSI破坏。
本发明的一个实施方案是提供一种半导体装置，它使用低介电常数的膜作为层间膜，该膜的介电常数k为3.0或更低，其特征在于该半导体装置包括抑制机构部件用来抑制层间膜的膜剥离。
即使使用低k值膜作为层间膜，也可以防止该层间膜的剥离，并且可以防止剥离现象的发展。从而可以解决在装配、随后的安装和产品使用过程中内部布线结构的断开问题。
附图的简要说明图1A至图1E示出了根据本发明第一个实施方案的LSI芯片的一个例子。
图2A至图2E是根据本发明第二个实施方案的LSI芯片中增强图案的一个例子的平面图。
图3A至3E是根据本发明第二个实施方案的LSI芯片中增强图案的另一个例子的平面图。
图4是具有增强图案的LSI芯片的一个例子的平面图，所述增强图案是组合第一个和第二个实施方案的增强图案形成的。
图5A至图5D示出了本发明第三个实施方案的LSI芯片的一个例子。
图6A至图6E是本发明第四个实施方案的LSI芯片中增强图案的一个例子的平面图。
图7A至图7C是本发明第四个实施方案的LSI芯片中增强图案的另一个例子的平面图。
图8是具有增强图案的LSI芯片的一个例子的平面图，所述增强图案由组合第一个和第四个实施方案的增强图案形成。
图9是具有增强图案的LSI芯片的一个例子的平面图，所述增强图案由组合第三个和第四个实施方案的增强图案形成。
图10A至图10D示出了本发明第五个实施方案的LSI芯片的一个例子。
图11A至11C示出了本发明第六个实施方案的LSI芯片的一个例子。
图12是LSI芯片的剖面图，用来解释现有技术及其存在的问题。
图13是还没有切割成LSI芯片的晶片的平面图。
图14是LSI芯片的剖面图，用来显示切割所导致的损坏。
图15是表明LSI芯片包装一个例子的剖面图。
图16A和16B是LSI芯片的图，用来显示层间膜剥离。
发明的最佳实施方式以下参考
本发明的一些实施方案。
图1A至1E示出了本发明第一个实施方案的LSI芯片结构的一个例子。该第一个实施方案应用于具有双层Cu金属镶嵌布线的LSI芯片(例如参见图12)，该芯片采用低k值膜作为层间膜。
在图1A中，在LSI芯片10′的周边部分形成一个增强图案20，作为抑制机构部件用来防止层间膜剥离的发展。增强图案20由许多个(本实施方案中是三个)假布线图案(dummy wiring patterns)形成，如图1B所示。每个假布线图案具有双层金属镶嵌布线结构，如图1C所示。更具体来说，每个假布线图案具有第一Cu层20a、第二Cu层20c和将第一Cu层20a和第二Cu层20c互相连接的通路层20b。图1D示出增强图案20的侧部(沿图1C中Id-Id线的剖面)。
下文将参照图1C描述具有上述增强图案20的LSI芯片10′的制造方法。首先，将第一层间膜12沉积在Si衬底11上。在第一层间膜12的表面区域内用给定的金属镶嵌布线方法形成Cu质的第一布线层21a和第一Cu层20a。然后，在包括第一布线层21a表面和第一Cu层20a表面的第一层间膜12上沉积阻挡部件(如SiCN膜)13。在阻挡部件13上沉积低k值膜14作为第二层间膜，所述低k值膜例如是SiOC膜，它是介电常数k为3.0或更低的低介电常数膜。此后，在低k值膜14和阻挡部件13中形成接触通路层21b与第一布线层21a接触，同时还形成接触通路层20b与第一Cu层20a接触。用给定的金属镶嵌布线方法分别形成与通路层21b接触的第二布线层21c和与通路层20b接触的第二Cu层20c。由此，完成了由Cu制得的双层金属镶嵌布线结构21(双层Cu金属镶嵌布线)，同时完成了结构与布线结构21大致相同的增强图案20。所形成的增强图案20部分除去了低k值膜14的界面，该增强图案围绕例如LSI芯片10′的周边部分。然后，依次沉积阻挡部件15和钝化膜16。
如上所述的LSI芯片10′由于周边部分的增强图案20而大大加固，能抑制层间膜剥离40，这种层间膜剥离是由对阻挡部件13(或阻挡部件15)的粘合力差而造成的，粘合力差则是因为低k值膜14的膜密度低和切割造成的损坏30所致。即使层间膜剥离40从LSI芯片10′的边缘部分(尤其是角落部分)产生，增强图案20可以防止层间膜剥离40发展，如图1E所示。由此可以防止LSI被破坏，例如由于层间膜剥离40的发展使得LSI芯片10′的布线结构21断开，即使在装配之后以及在装配过程中。
在本实施方案中，具体是增强图案20具有双层Cu金属镶嵌布线结构，该图案可以在形成布线结构21的同时用相同的方法形成。因此，可容易地得到LSI芯片10′，而无需增加任何步骤，也无需任何复杂的控制。不用说，增强图案20无需总制成具有双层Cu金属镶嵌布线结构。增强图案20可以用除Cu之外的布线材料制得。
图2A至2E以及图3A至3E示出了本发明第二个实施方案的LSI芯片结构的一个例子。该第二个实施方案应用于具有双层Cu金属镶嵌布线的LSI芯片(例如参见图12)，它采用低k值膜作为层间膜。该LSI芯片在其角落部分具有增强图案(布线图案)50作为抑制机构部件。
如图2A所示，LSI芯片10a包括在其角落部分的增强图案50，用来防止层间膜剥离的发展。该增强图案50形成在LSI芯片10a的各个角落部分，部分除去了低k值膜的界面。不同的假布线图案50a至50h可用作增强图案50，如图2B至2E和3A至3D所示。每个假布线图案50a至50h都具有一个Cu质的双层金属镶嵌布线结构，例如与第一个实施方案中相同。
增强图案50具体是形成在LSI芯片10a的那些层间膜容易剥离的角落部分。可以预见到与上述第一个实施方案中LSI芯片10′相同的优点。也就是说，增强图案50能够防止层间膜剥离40的发展，如图3E所示。由此可以防止LSI被破坏，例如由于层间膜剥离40的发展使得LSI芯片10a的布线结构断开，即使在装配之后以及在装配过程中。
此外，第二个实施方案的增强图案50可以与上述第一个实施方案的增强图案20组合使用。例如，如图4所示，在LSI芯片10b上排列着第一个实施方案的增强图案20和第二个实施方案的增强图案50。有了这种排列方式，增强图案20和50能更可靠地防止层间膜剥离的发展。
图5A至5D示出了本发明第三个实施方案的LSI芯片结构的一个例子。第三个实施方案应用于具有双层Cu金属镶嵌布线的LSI芯片(例如参见图12)，它采用低k值膜作为层间膜。该LSI芯片在其周边部分形成了增强图案(开放图案(opening pattern))60作为抑制机构部件。
如图5A和5B所示，增强图案60形成于LSI芯片10c的周边部分，用来防止层间膜剥离的发展。所形成的增强图案60是一条深度至少到达第一层间膜12的沟，如图5c所示。换而言之，通过蚀刻、激光或其它方法形成的增强图案60部分地除去了阻挡部件13和低k值膜14之间的界面。由此，围绕LSI芯片10c的周边部分形成增强图案60，该图案对应于部分除去低k值膜14的开放图案。
可以预见，增强图案60具有与上述第一个和第二个实施方案大致相同的优点。换而言之，增强图案60使得LSI芯片10c的边缘部分和布线结构21在物质上是互相隔开的。因此，即使由于切割引起的损坏30导致层间膜剥离40，如图5C和5D所示，增强图案60也能防止层间膜剥离40进一步发展。由此可以防止LSI破坏，例如由于层间膜剥离40的发展使得LSI芯片10c的布线结构21断开，即使在装配之后以及在装配过程中。
图6A至6E和图7A至7C均示出了本发明第四个实施方案的LSI芯片结构的一个例子。第四个实施方案应用于具有双层Cu金属镶嵌布线的LSI芯片(例如参见图12)，它采用低k值膜作为层间膜。该LSI芯片在其各个角落部分形成了增强图案(开放图案)70作为抑制机构部件。
如图6A所示，LSI芯片10d包括位于其各个角落部分的增强图案70，能防止层间膜剥离的发展。形成的每个增强图案70是一条深度至少到达第一层间膜12的沟，如图5C所示。不同的开放图案70a至70f可以被用作增强图案70，如图6B至6E和图7A和7B所示。换而言之，正如上述第三个实施方案，通过蚀刻、激光或其它方法形成的开放图案70a至70f部分地除去了低k值膜和阻挡部件之间的界面。
增强图案70具体形成在LSI芯片10d的那些层间膜易于剥离的各个角落部分。可以预见，增强图案70具有与上述第一个至第三个实施方案大致相同的优点。也就是说，增强图案70能够防止层间膜剥离40的进一步发展，如图7C所示。由此可以防止LSI被破坏，例如由于层间膜剥离40的发展使得LSI芯片10d的布线结构21断开，即使在装配之后以及在装配过程中。
而且，第四个实施方案的增强图案70可以与上述第一个实施方案的增强图案20组合使用。例如，如图8所示，LSI芯片10e中排列着第一个实施方案的增强图案20和第四个实施方案的增强图案70。有了这种排列方式，增强图案20和70能更可靠地防止层间膜剥离的发展。
此外，第四个实施方案的增强图案70可以与上述第三个实施方案的增强图案60组合使用。例如，如图9所示，LSI芯片10f中排列着第三个实施方案的增强图案60和第四个实施方案的增强图案70。有了这种排列方式，增强图案60和70能更可靠地防止层间膜剥离的发展。
图10A至10D示出了本发明第五个实施方案的LSI芯片结构的一个例子。第五个实施方案应用于具有双层Cu金属镶嵌布线的LSI芯片(例如参见图12)，它采用低k值膜作为层间膜。该芯片在其周边(晶片的切割部分)形成了增强图案(布线图案)80作为抑制机构部件。
如图10A所示，LSI芯片10在其周边部分或者晶片1的切割部分2具有增强图案80，用来抑制层间膜剥离的产生。该增强图案80由单个Cu质布线图案形成，至少从低k值膜14上部分地除去界面，如图10B所示。
增强图案80具体形成在晶片1的切割部分2，这是切割时易受损坏30的部分。可以预见，增强图案80具有与上述第一个至第四个实施方案大致相同的优点。也就是说，增强图案80能够吸收切割时的损坏30(如图10C所示)，或者可以防止切割时的损坏30直接作用到低k值膜14的界面上。因此，可以抑制层间膜剥离40的发生。由此可以解决由于发生层间膜剥离40而导致的LSI芯片10的布线结构21断开(即使在装配之后和装配过程中)的问题。
增强图案80不限于由单个布线图案形成。例如，如图10D所示，增强图案可以是由多个(本例是三个)布线图案形成的增强图案80a，这种情况下能获得相同的优点。
在任何一种情况下，Cu被用来形成增强图案80和80a，可以容易地获得LSI芯片10而无需另加步骤或进行复杂的控制。不需说，增强图案80和80a可以形成具有如第一个实施方案的双层Cu金属镶嵌布线结构。增强图案80和80a可以用除Cu以外的布线材料形成。
图11A至11C示出了本发明第六个实施方案的LSI芯片结构的一个例子。第六个实施方案应用于具有双层Cu金属镶嵌布线的LSI芯片(例如参见图12)，它采用低k值膜作为层间膜。该芯片在其周边(晶片的切割部分)形成了增强图案(开放图案)90作为抑制机构部件。
如图11A所示，LSI芯片10在其周边部分或者晶片的切割部分2具有增强图案90，用来抑制层间膜剥离的产生。该增强图案90是通过蚀刻、激光或其它方式形成的单条沟，从而至少从低k值膜14上部分地除去界面，如图11B所示。
增强图案90具体形成在晶片1的切割部分2，这是切割时易受损坏30的部分。可以预见，增强图案90具有与上述第一个至第五个实施方案大致相同的优点。也就是说，如图11C所示，增强图案90能够防止切割时的损坏30直接作用到低k值膜14的界面上。因此，可以抑制层间膜剥离的发生。由此可以解决由于发生层间膜剥离而导致的LSI芯片10的布线结构21断开(即使在装配之后和装配过程中)的问题。
增强图案90不限于由单个开放图案(沟)形成。即使增强图案90由例如多个开放图案形成，也能够获得相同的优点。
本发明不限于上述那些实施方案，在付诸实施的阶段在不偏离本发明主题的情况下可以对其作出许多改动。上述实施方案包含位于多个阶段的多个发明，这些发明可以从这些实施方案揭示的多个组成部分的恰当组合中抽提出来。即使这些实施方案所示的所有组分部分中有一些被删除，剩余组成部分的结构仍可以被抽提作为一个发明，只要它能够解决本发明的(至少一个)问题并获得本发明的(至少一个)优点。
工业实用性根据本发明的一个实施方案，能够提供一种半导体装置，该装置能抑制由低k值膜的低膜密度和切割时所受损坏而导致的层间膜剥离，并防止由于层间膜剥离造成的LSI破坏。
权利要求
1.一种半导体装置，它使用低介电常数的膜作为层间膜，该膜的介电常数k为3.0或更低，其特征在于该半导体装置包括抑制机构部件用来抑制层间膜的膜剥离。
2.如权利要求1所述的半导体装置，其特征在于所述抑制机构部件包括一个区域，部分所述区域在所述层间膜和该层间膜的下层膜和/或上层膜之间不存在界面。
3.如权利要求2所述的半导体装置，其特征在于所述抑制机构部件是至少形成在芯片周边部分的增强图案。
4.如权利要求2所述的半导体装置，其特征在于所述抑制机构部件是连续地围绕芯片周边部分的增强图案。
5.如权利要求3和4之一所述的半导体装置，其特征在于所述增强图案包括使用半导体装置的布线层和通路层的多个金属壁。
6.如权利要求3和4之一所述的半导体装置，其特征在于所述增强图案具有与该半导体装置的两个或多个金属镶嵌布线层的结构相同的金属镶嵌结构。
7.如权利要求2所述的半导体装置，其特征在于所述抑制机构部件是至少形成在芯片角落部分的增强图案。
8.如权利要求2所述的半导体装置，其特征在于所述抑制机构部件是至少形成在芯片周边部分的开放图案。
9.如权利要求2所述的半导体装置，其特征在于所述抑制机构部件是连续地围绕芯片外部区域的开放图案。
10.如权利要求2所述的半导体装置，其特征在于所述抑制机构部件是至少形成在芯片角落部分的开放图案。
11.如权利要求2所述的半导体装置，其特征在于所述抑制机构部件是至少形成在晶片切割部分的增强图案。
12.如权利要求11所述的半导体装置，其特征在于所述增强图案是使用该半导体装置的布线层和通路层的金属壁。
13.如权利要求11所述的半导体装置，其特征在于所述增强图案是用与该半导体装置的两个或多个金属镶嵌布线层相同的布线材料形成的。
14.如权利要求2所述的半导体装置，其特征在于所述抑制机构部件是至少形成在晶片切割部分的开放图案。
全文摘要
一种半导体装置，它使用低介电常数的膜作为层间膜(14)，该膜的介电常数k≤3.0，该装置包括抑制机构部件(20)，用来抑制层间膜(14)的剥离。
文档编号H01L21/822GK1692481SQ20038010053
公开日2005年11月2日 申请日期2003年11月14日 优先权日2002年11月15日
发明者田村至, 村上克也, 武部直人 申请人:株式会社东芝