专利名称：局部硅-氧化物-氮化物-氧化物-硅结构及其制造方法
技术领域：
本发明涉及一种局部硅-氧化物-氮化物-氧化物-硅(SONOS)结构及其制造方法。
背景技术：
通常，用于存储数据的半导体存储器分为易失性存储器和非易失性存储器，易失性存储器易于在电源中断时丢失其数据，而非易失性存储器即使在电源中断时仍可保存其数据。与其它的非易失性存储技术(例如，磁盘驱动器)相比，非易失性半导体存储器相对较小。因此，非易失性存储器已广泛地应用于移动通信系统、存储卡等。
近来，已经提出了具有硅-氧化物-氮化物-氧化物-硅(SONOS)结构的非易失性存储器，即SONOS型非易失性存储器。SONOS型非易失性存储器具有很薄的单元，其便于制造且容易结合至例如集成电路的外围区域(peripheral region)和/或逻辑区域(logic region)中。
根据现有技术的SONOS型非易失性半导体存储器将参照图1介绍。SONOS型非易失性半导体存储器10包括具有掺杂的源极和漏极区5的硅衬底6；隧道氧化物层1；隧道氧化物层1上的氮化物层2；氮化物层2上的顶氧化物层3；以及氧化物层3上的多晶硅(polysilicon)栅极层4。层1、2和3共同限定了氧化物-氮化物-氧化物(ONO)结构1/2/3。
工作中，电子或空穴从源极5与漏极5之间产生的反转区注入到隧道氧化物层1中。氮化物层2为电荷俘获层，其俘获穿透隧道氧化物层1的电子或空穴。设置顶氧化物层3，用来在写入或擦除操作期间，防止任何逃离俘获层2的电子或空穴到达多晶硅层4。结构10可描述为层叠的SONOS型单元。
当栅极电极4带正电时，来自半导体衬底6的电子陷入氮化物层2的区域7中。相反地，当栅极电极4带负电时，来自半导体衬底6的空穴陷入区域7中。图1中示出的区域7相对于SONOS型半导体存储器10的垂直中线(未示出)是非对称的。图1假定了这样一种状态，其中漏极对应于图1右侧的区域5，而源极对应于图1左侧的区域5，漏极还被假定为被偏置以比源极更高的电压。因此，电子/空穴积累在较高偏置的漏极附近。
陷入区域7中的电子或空穴可以改变整个非易失性半导体存储器的阈值电压。当栅极阈值电压达到预定水平，即当沟道电流降低至足够低的水平时，编程过程终止。阈值电压Vth设置为一值，在该值下，对于已经保持了预定时间的数据，位“0”可以始终区别于位“1”(换言之，Vth设置为一值，在该值下可以稳定地实现预定的数据保留时间)。
由于ONO结构(1/2/3)存在于整个沟道区上方，堆叠的SONOS型单元10具有很高的初始阈值电压Vth(和相应的高功耗)和高编程电流。由于高阈值电压Vth和高编程电流，难以将堆叠的SONOS嵌入需要低功耗的片上系统(system-on-a-chip)(SoC)产品中。
另外，在堆叠的SONOS型单元10中，陷入氮化物层10的电子可以横向地沿着氮化物层移动，并且由此无法完全地执行擦除操作。如果反复执行编程操作和擦除操作，可以增大工作单元(on-cell)(被擦除单元)的阈值电压Vth，其可以降低工作单元的电流和读出速度。
为了解决这些问题，具有各种结构的SONOS型器件已在现有技术中开发出来，例如图2中所示的局部SONOS型单元20。SONOS型单元20包括具有掺杂的源极和漏极区25的硅衬底26；衬底26上的隧道氧化物层21；隧道氧化物层21上的氮化物层段(nitride layer segment)28和29；隧道氧化物层21上的介电层27；氮化物层段28、介电层27和氮化物层段29上的顶氧化物层23；以及顶氧化物层23上的多晶硅栅极层4。
与其中隧道氧化物层1完全覆盖源极与漏极区5之间的沟道区的图1相比，氮化物层(未示出，但氮化物层段8和9由其形成)的中心部分被去除，产生了氮化物层段8和9。通过分开氮化物层段8和9(并且用介电层27填充得到的空隙)，防止了陷入的电子从氮化物层段8移动至氮化物层段9以及反向的移动，否则陷入的电子将能够沿着图1的氮化物层2横向迁移。这改善了工作单元的电流和读取速度。分开的ONO结构21/(28或29)/23是将SONOS型单元20描述为局部SONOS型单元的原因。然而，由于厚介电结构(层21、27和23)存在于整个沟道区上方，局部SONOS型单元20仍具有高的初始阈值电压Vth。
图3为示出另一种根据现有技术的局部SONOS型单元30的视图。局部SONOS型单元30包括具有掺杂的源极和漏极区25的硅衬底26；衬底26上的氧化物层32，氧化物层32具有分支34和38；分别形成在成对的氧化物层分支34与38之间的氮化物层段36；以及多晶硅栅极层40。夹在氧化分支34与38之间的每个氮化物层段36定义出了ONO结构34/36/38。氧化物层32的在ONO结构之间的部分明显地比图2的局部SONOS型单元中对应的介电结构21/27/23薄，其可以改善(即，降低)阈值电压Vth。
局部SONOS型单元30的工作特性可以根据ONO结构34/36/38与栅极层40之间的交叠的长度(L)明显变化，其中L基本与氮化物层段36的长度相同。因此，最小化ONO结构34/36/38与栅极40之间交叠的长度的变化十分重要。
使用光刻来限定图3中ONO结构34/36/38的长度。在光刻工艺的光刻部分过程中，可能发生未对准(misalignment)，导致明显的交叠变化。
为了帮助表述未对准问题，提供了图4A和4B。图4A为显示基本对准的(图3中SONOS型单元30的制造中一阶段下产生的中间结构的)截面。图4B为显示明显未对准的类似的截面图。为了帮助表达图3与图4A和4B之间的关系，考虑图3中括号42下的层的布置，图4中层的对应布置是在括号442下。
图4A的中间结构400包括硅半导体衬底402；衬底402上的ONO结构404；ONO结构404和衬底402上的多晶硅层406；以及多晶硅栅极层406上的光致抗蚀剂(PR)407。光致抗蚀剂层407中示出了缝隙408。对准缝隙408，使得在去除下面的阴影410时，所得的余留ONO结构404与栅极层406之间的交叠基本相等，如具有长度L1的每个交叠所示。
相比之下，图4B为根据现有技术的、与中间结构400相对应的中间结构420的截面图，虽然发生了明显的未对准。中间结构420包括硅衬底422；衬底422上的ONO结构424；ONO结构424和衬底422上的多晶硅层426；以及其中具有间隙428的光致抗蚀剂层427。在经蚀刻去除间隙428下的阴影区域430时，所得的ONO结构424将不具有相同的宽度，如长度L2和L3所示，其中L2＜L1＜L3。作为示例，当L1＝150nm，明显的未对准可以产生大约L2＝100nm而L3＝200nm的长度。此交叠长度的变化导致了将由局部SONOS型单元表现的阈值电压的变化，例如依据单元是具有L2还是具有L3的交叠。
已知一种交叠但电分离的栅极电极结构，例如授予Ogura等人的美国专利第6,388,293号(“Ogura专利”)。本申请的背景技术图5与Ogura专利的图11相对应，除了使用500系列的附图标记而非100系列的附图标记。
背景技术：
图5的交叠但电分离的结构500包括具有掺杂的源极/漏极区521和522的半导体衬底510；形成在衬底510上的三层栅极绝缘体；形成在栅极绝缘体532上的下栅极电极542；另一个栅极绝缘体531形成在衬底5 10、其它栅极绝缘体532的侧边、以及下栅极电极542的侧边和顶部的一部分上；以及形成在栅极绝缘体531上的上栅极电极541。三层栅极绝缘体532可以是ONO结构，即层532A为氧化物，层532B为氮化物，而层532C为氧化物；其它用作三层结构的材料组合也在Ogura专利中公开。三层栅极绝缘体532与下栅极电极542自对准。下栅极电极542和上栅极电极541电分离，即它们没有电连接在一起。另外，Ogura专利教导了施加至下栅极电极542的电势应该很大，而施加至上栅极电极541的电势应与栅极阈值电压一样小。
发明内容
本发明的实施例提供了一种局部SONOS结构，包括衬底；衬底上的ONO结构；在ONO结构上并与其对准的第一栅极层；在ONO结构旁的衬底上的栅极绝缘层；以及，第二栅极层，在第一栅极层上和栅极绝缘层上，第一和第二栅极层彼此电连接，ONO结构、第一栅极层和第二栅极层限定了至少1位局部SONOS结构。
本发明的另一实施例提供了一种形成局部SONOS结构的方法，该方法包括设置衬底；在衬底上形成ONO结构；在ONO结构上形成第一栅极层并且第一栅极层与ONO结构对准；在ONO结构旁的衬底上形成栅极绝缘体；在第一栅极层上和栅极绝缘层上形成第二栅极层；以及，电连接第一和第二栅极层，ONO结构、第一栅极层和第二栅极层限定了至少1位局部SONOS结构。
本发明的其它特征和优点将通过以下对示例性实施例的详细介绍、所附权利要求和附图而更加全面明确。
图1为根据现有技术的SONOS型非易失性存储器的截面图；图2为根据现有技术的另一种局部SONOS型非易失性存储器的截面图；图3为根据现有技术的又一种局部SONOS型非易失性存储器的截面图；图4A和4B为在图3的SONOS型结构的制造过程中根据现有技术的中间结构的截面图；图5为根据现有技术，具有交叠但电分离的栅极电极的SONOS型结构的截面图；图6为根据本发明一实施例，具有两片栅极构造的局部SONOS型结构的截面图；图7为顶视图，示出了多个图6的局部SONOS型结构之间的互连；图8为根据本发明另一实施例的具有两片栅极构造的另一种SONOS型结构的截面图；图9为顶视图，其示出了多个图8的局部SONOS型结构之间的互连；图10A至10E为根据本发明一实施例的制造方法(如图6所示的局部SONOS型结构)过程中在不同阶段形成的中间产品的截面图；图11A为与图7中的末端区域相对应的末端区域的截面图；图11B为替代图11A的末端区域的末端区域的截面图；图12A至12E根据本发明另一实施例的制造方法(如图8所示的局部SONOS型结构)过程中在不同阶段形成的中间产品的截面图；图13为具有与图8相关的两片栅极构造的替代构造的局部SONOS型结构的截面图；图14为具有与图8相关的两片栅极构造的另一种替代构造的局部SONOS型结构的截面图；以及图15为具有与图8相关的两片栅极构造的又一种替代构造的局部SONOS型结构的截面图。
具体实施例方式
本发明的实施例证实了，如果栅极电极形成为两片结构，其中ONO型结构与栅极电极的第一片自对准，可以消除(栅极电极与ONO型结构之间)交叠长度L变化的问题。换言之，此实施例证实了，如果ONO型结构与两片栅极电极的下电极或第一电极自对准，则两部分栅极电极的上部或第二部分的对准公差基本不会导致阈值电压Vth的变化。
图6为根据本发明一实施例的，具有两片栅极构造的局部SONOS型结构600的截面图。结构600可以用于，例如，诸如在移动通信系统、存储卡、基于小型处理器的电器中可见到的非易失性半导体存储器中。
结构600包括具有漏极/源极(LDD)区1025/1027的半导体(例如硅)衬底1002，区域1025为轻度掺杂区，而区域1027为重度掺杂区；衬底1002上的氧化物/氮化物/氧化物(ONO)结构1030；ONO结构1030上的下栅极电极1032；衬底1002、ONO结构1030侧边、以及下栅极电极1032侧边和顶表面上的栅极绝缘层1023；形成在ONO结构1030另一侧边和下栅极电极1032另一侧边的介电层段1024；栅极绝缘层1023上的上栅极电极1034；上栅极电极1034旁边基本垂直的介电层段1038；以及，直接与介电层段1038接触并在栅极绝缘层1023和介电层1024上的侧墙隔离壁(sidewallspacer)1040。下栅极电极1032与上栅极电极1034电连接，如具有附图标记602的电路符号所示。
下栅极电极1032可以为，例如，多晶硅。ONO结构1030可以包括下面的层组合O/N/O；ON/N/O；ON/N/ON；O/N/ON；O/T/O；ON/T/O；ON/T/ON；以及O/T/ON，其中O代表氧化硅，ON代表氮氧化硅薄膜，N代表氮化硅膜，而T代表氧化钽薄膜。上栅极电极1034可以为，例如，多晶硅。
图7为与图6相对应的顶视图，其示出了多个局部SONOS型结构600。示出垂直虚线VI-VI’以帮助说明图6与7之间的对应关系。应理解的是，图7包括末端区域708，其中下栅极电极1032与上栅极电极1034电连接在一起。
在区域708中，例如铝或钛的导电层702被显示为覆盖下栅极电极1032和上栅极电极1034。导电层702可以但不必形成为直接与层1032和1034相接触。图7中，导电插栓704被表示为与导电层702和下栅极电极1032电连接。另外，导电插拴706被示为将导电层702与上栅极电极层1034电连接。因此，上栅极电极层1034与下栅极电极1032之间的电通路经过导电插拴706至导电层702，以及从导电层702通过导电插拴704至每个下栅极电极1032。
图8为根据本发明另一实施例的具有两片栅极构造的另一种SONOS型结构800的截面图。与结构600类似，结构800也适于例如用在诸如移动通信系统、存储卡等的物体中的非易失性(NV)半导体存储器(未示出)。系统800包括具有源极/漏极区1230/1236的半导体(例如硅)衬底1202，其中子区域1230为轻度掺杂的，而子区域1236为重度掺杂的；形成在衬底1202上的ONO结构1214(与ONO结构1030类似)；形成在ONO结构1214上的下栅极电极1216；形成在衬底、ONO结构1214侧边、以及下栅极电极1216侧边和顶表面上的栅极绝缘层1218；上栅极电极1220；上栅极电极1220旁边基本垂直的介电层段1238；栅极绝缘层1218上的侧墙隔离壁1224；以及，分别靠在介电层段1238上的侧墙隔离壁1232和1233。下栅极电极1216和上栅极电极1220彼此电连接，如具有附图标记802的电路符号所示。用于图8中部件的材料可以与用于图6的对应部件的相同。
图9为与图8相对应的顶视图，其示出了多个SONOS型结构800。在图9中示出标注为VIII-VIII’的垂直虚线，用于帮助说明图8与9之间的对应关系。图9示出了与图7的末端区域708相似的末端区域908。区域908包括导电层902(与702相对应)；导电插拴904(与704相对应)；以及导电插拴906(与706相对应)。
图10A至10E为根据本发明一实施例的(局部SONOS型结构600)制造方法过程中不同阶段形成的中间产品的截面图。
在图10A中，设置衬底层1002。在衬底层1002上形成氧化物层1022。在氧化物层1022上形成氮化物层1021。在氮化物层1021上形成氧化物层1020。在氧化物层1020上形成电极材料层1019。在电极材料层1020上形成图案化的光致抗蚀剂段1017，从而形成中间结构1070。
氧化物层1022可具有范围在约15至约100内的厚度。氮化物层1021的厚度可以在约20至约100的范围内。氧化物层1020的厚度可以在约30至约200的范围内。电极材料层1019的厚度可以在约100至约800的范围内。电极材料层1019可以是对其进行了离子注入工艺的掺杂多晶硅。或者，电极材料层1019可以为钨或硅化钨(WSix)，对其进行了离子注入工艺，或者层1019可以为金属化合物。
蚀刻中间结构1070，从而形成图10B的中间结构1072。中间结构1072包括ONO结构1030和下栅极电极1032。ONO结构1030包括由每个层1022、1021和1020保留下来的片段。
在中间结构1072上形成氧化物层(未示出)。然后，在氧化物层上形成第二电极材料层(未示出)；两者随后都被例如构图并蚀刻(未示出)，从而产生上栅极电极1034和氧化物层1023。第二栅极电极1034或者可以通过使用选择性硅外延生长生长多晶层来形成(未示出)。此时，结果为图10C的中间结构1074。
图10D示出了已形成在中间结构1074上的氧化物层1038。然后，执行离子注入工艺，如指向下方的箭头1039所示。离子注入工艺1039的结果为衬底1002中轻度掺杂区1025的形成。
接下来，在图10E中，形成了侧墙隔离壁1040。然后，执行离子注入工艺(由指向下方的箭头1041所示)，产生重度掺杂子区域1027，由此完成源极/漏极区域1025/1027，介电层1038位于栅极电极1034顶表面上的部分已在清除步骤中被蚀刻掉了。
图11A为与图7中的末端区域708相对应的末端区域1108的截面图。同样地，存在以下的对应导电插拴1106对应于插拴706；导电插拴1104对应于插拴704；而导电层1102对应于层702。插拴1104和1106形成在平整的介电层1105中，例如在对应于图10E所示的中间结构的制造工艺的中间阶段。
图11B为末端区域1108的替换实施例。图11B的末端区域1141与末端区域1108有相似之处，其包括与层1105相对应的介电层1145；与插拴1104相对应的插拴状部分1144；与插拴1106相对应的插拴状部分1146；以及，与层1102相对应的层状部分1148。末端区域1141为嵌入型实施。层状部分1148形成在介电层1145内的凹陷中，而不是(如导电层1102相对于介电层1105那样)位于介电层1145上。类似地，用于插拴状部分1144和1146的接触孔形成在介电层1145中，但以具有插拴状部分1144和1146的连续材料填充，该插拴状部分1144和1146是层状部分1148的延续部分。
图12A至12E为根据本发明一实施例的(局部SONOS型结构800)制造方法过程中在不同阶段形成的中间产品的截面图。
在图12A中，设置衬底层1202。在衬底层1202上形成氧化物层1204。在氧化物层1204上形成氮化物层1206。在氮化物层1206上形成氧化物层1208。在氧化物层1208上形成电极材料层1210。并且在电极材料层1210上形成图案化的光致抗蚀剂段1212，从而形成中间结构1270。
氧化物层1204可具有范围在约15至约100内的厚度。氮化物层1206的厚度可以在约20至约100的范围内。氧化物层1208的厚度可以在约30至约200的范围内。电极材料层1210的厚度可以在约100至约800的范围内。电极材料层1210可以是对其进行了离子注入工艺的掺杂多晶硅。或者，电极材料层1210可以为钨或硅化钨(WSix)，对其进行了离子注入工艺，或者层1210可以为金属化合物。
蚀刻中间结构1270，从而形成图12B的中间结构1272。中间结构1272包括ONO结构1214和下栅极电极1216。ONO结构1214包括由每个层1204、1206和1208保留下来的片段。
在中间结构1272上形成氧化物层(未示出)。然后，在氧化物层上形成第二电极材料层(未示出)；两者随后都被例如构图并蚀刻(未示出)，从而产生上栅极电极1220和氧化物层1218。第二栅极电极1220或者可以通过使用选择性硅外延生长生长多晶层来形成(未示出)。此阶段，结果为图12C的中间结构1274。
图12D示出了执行离子注入工艺，如指向下方的箭头1228所示。离子注入工艺1228的结果为衬底1202中轻度掺杂区1230A和1230B的形成。
接下来，在图12E中，形成侧墙隔离壁1232和1233。然后，执行离子注入工艺(由指向下方的箭头1234所示)，产生重度掺杂子区域1236，由此完成了LDD区域1230A/1236和1230B/1236。介电层1226的位于栅极电极1220顶表面上的部分已在清除步骤中被蚀刻掉了。
图13为与结构800相关的替换构造1300的截面图。为了叙述便捷，与结构800相关的类似将不再介绍。在构造1300中，下栅极电极1214和上栅极电极1220通过外延生长的多晶硅层1302电连接在一起，该多晶硅层1302例如位于与末端区域908相应的区域中。
图14为与构造1300类似的另一种替代构造1400的截面图。在构造1400中，取代外延生长层1302，形成了自对准多晶硅化物(salicide)层1402。
图15为与构造1300类似的又一种替代构造1500。在构造1500中，上栅极电极1520形成为直接与下栅极电极1514相接触，由此建立了电连接。设置基本垂直的介电层段1538(对应于1238)。类似地，设置侧墙隔离壁1533(与1233相对应)。与侧墙隔离壁1233形成对比，部分侧墙隔离壁1533形成为直接与下栅极电极1514的顶表面接触。
本发明及其示例性实施例已参照附图得以更加详细地描述。然而，本发明可以以诸多不同的形式实施，并且不应被认为是限于此处所列的示例性实施例；而是，提供这些典型实施例使得本公开透彻而全面，并将本发明的概念传达给本领域技术人员。附图中，为清除起见，放大了层和区域的厚度。在称某一层在另一层或衬底“上”时，该层可以直接位于该另一层或衬底上，或者可以存在居间层。
权利要求
1.一种局部硅-氧化物-氮化物-氧化物-硅结构，包括衬底；衬底上的氧化物-氮化物-氧化物结构；在氧化物-氮化物-氧化物结构上并与其对准的第一栅极层；在氧化物-氮化物-氧化物结构旁的衬底上的栅极绝缘体；以及在第一栅极层上和栅极绝缘体上的第二栅极层，第一和第二栅极层电连接在一起，氧化物-氮化物-氧化物结构、第一栅极层和第二栅极层限定了至少1位局部硅-氧化物-氮化物-氧化物-硅结构。
2.如权利要求1所述的硅-氧化物-氮化物-氧化物-硅结构，其中栅极绝缘体还形成在第一栅极层与第二栅极层之间。
3.如权利要求1所述的硅-氧化物-氮化物-氧化物-硅结构，其中第二栅极层形成来直接与第一栅极层接触。
4.如权利要求1所述的硅-氧化物-氮化物-氧化物-硅结构，还包括形成来直接与第一栅极层的一部分和第二栅极层的一部分相接触的电连接层。
5.如权利要求4所述的硅-氧化物-氮化物-氧化物-硅结构，其中第二栅极层的该部分为侧部，且电连接层为外延生长的硅。
6.如权利要求4所述的硅-氧化物-氮化物-氧化物-硅结构，其中第二栅极层的该部分为侧部，且电连接层为自对准多晶硅化物。
7.如权利要求1所述的硅-氧化物-氮化物-氧化物-硅结构，其中氧化物-氮化物-氧化物结构具有第一部分和离开第一部分横向设置的第二部分；以及第一栅极层具有第一部分和离开第一部分横向设置的第二部分；氧化物-氮化物-氧化物结构的第一部分自对准于第一栅极层的第一部分；氧化物-氮化物-氧化物结构的第二部分自对准于第一栅极层的第二部分；第二栅极层形成在第一栅极层的第一部分上和第一栅极层的第二部分上；以及第一栅极层的第一部分、第一栅极层的第二部分和第二栅极层电连接在一起；氧化物-氮化物-氧化物结构的第一和第二部分、第一栅极层的第一和第二部分、以及第二栅极层限定了2位局部硅-氧化物-氮化物-氧化物-硅结构。
8.如权利要求7所述的硅-氧化物-氮化物-氧化物-硅结构，还包括在该2位局部硅-氧化物-氮化物-氧化物-硅结构上的介电层；以及第一、第二和第三接触插拴，其向下延伸穿过介电层，从而分别与第一栅极层的第一和第二部分、以及第二栅极层电接触；以及导电层，其与第一、第二和第三接触插拴电连接在一起，使得第一栅极层的第一部分、第一栅极层的第二部分和第二栅极层电连接在一起。
9.如权利要求7所述的硅-氧化物-氮化物-氧化物-硅结构，其中第一栅极层的第一和第二部分以及第二栅极层延伸至位于与该2位局部硅-氧化物-氮化物-氧化物-硅结构相应的区域外的外部区域中；以及第一和第二接触插拴和导电层位于该外部区域中。
10.如权利要求7所述的硅-氧化物-氮化物-氧化物-硅结构，其中第一栅极层的第一和第二部分以及第二栅极层延伸至位于与该2位局部硅-氧化物-氮化物-氧化物-硅结构相对应的区域外的外部区域中；以及硅-氧化物-氮化物-氧化物-硅结构还包括导电层，位于该外部区域中，将第一栅极层的第一和第二部分以及第二栅极层电连接在一起。
11.如权利要求1所述的硅-氧化物-氮化物-氧化物-硅结构，还包括介电层，在该至少1位局部硅-氧化物-氮化物-氧化物-硅结构上；以及第一和第二接触插拴，向下延伸穿过介电层，从而分别与第一栅极层和第二栅极层电接触；以及导电层，将第一和第二接触插拴电连接在一起，使得第一栅极层和第二栅极层电连接在一起。
12.如权利要求1所述的硅-氧化物-氮化物-氧化物-硅结构，其中第一栅极层和第二栅极层延伸至位于与该至少1位局部硅-氧化物-氮化物-氧化物-硅结构相对应的区域外的外部区域中；以及第一和第二接触插拴和导电层位于该外部区域中。
13.如权利要求1所述的硅-氧化物-氮化物-氧化物-硅结构，其中第一栅极层和第二栅极层延伸至位于与该至少1位局部硅-氧化物-氮化物-氧化物-硅结构相对应的区域外的外部区域中；以及硅-氧化物-氮化物-氧化物-硅结构还包括导电层，位于该外部区域中，将第一栅极层与第二栅极层电连接在一起。
14.一种形成局部硅-氧化物-氮化物-氧化物-硅结构的方法，该方法包括设置衬底；在衬底上形成氧化物-氮化物-氧化物结构；形成第一栅极层，其在氧化物-氮化物-氧化物结构上并且与氧化物-氮化物-氧化物结构对准；在氧化物-氮化物-氧化物结构旁的衬底上形成栅极绝缘体；在第一栅极层上和栅极绝缘体上形成第二栅极层；以及电连接第一和第二栅极层，氧化物-氮化物-氧化物结构、第一栅极层和第二栅极层限定了至少1位局部硅-氧化物-氮化物-氧化物-硅结构。
15.如权利要求14所述的方法，其中栅极绝缘体的形成还导致栅极绝缘体形成在第一栅极层上，使栅极绝缘体出现在第一栅极层与第二栅极层之间。
16.如权利要求14所述的方法，其中第二栅极层的形成导致第一栅极层的一部分保持暴露；以及第二栅极层的形成导致第二栅极层被设置成直接与第一栅极层的该暴露部分接触。
17.如权利要求14所述的方法，其中电连接方面还包括形成直接与第一栅极层的一部分和第二栅极层的一部分相接触的导电层。
18.如权利要求17所述的方法，其中第二栅极层的该部分为侧部，并且电连接方面包括外延生长该导电层。
19.如权利要求17所述的方法，其中第二栅极层的该部分为侧部，并且电连接方面包括形成作为自对准多晶硅化物的导电层。
20.如权利要求14所述的方法，其中氧化物-氮化物-氧化物结构的形成导致了具有第一部分和离开第一部分横向设置的第二部分的分割氧化物-氮化物-氧化物结构；以及第一栅极层的形成导致了具有第一部分和离开第一部分横向设置的第二部分的分割第一栅极层；第一栅极层的形成还导致了氧化物-氮化物-氧化物结构的第一部分自对准于第一栅极层的第一部分，且氧化物-氮化物-氧化物结构的第二部分自对准于第一栅极层的第二部分；第二栅极层的形成导致了第二栅极层形成在第一栅极层的第一部分上和第一栅极层的第二部分上；以及电连接方面导致了第一栅极层的第一部分、第一栅极层的第二部分和第二栅极层电连接在一起；氧化物-氮化物-氧化物结构的第一和第二部分、第一栅极层的第一和第二部分、以及第二栅极层限定了2位局部硅-氧化物-氮化物-氧化物-硅结构。
21.如权利要求20所述的方法，其中电连接方面包括在该2位局部硅-氧化物-氮化物-氧化物-硅结构上形成介电层；以及形成第一、第二和第三接触插拴，其向下延伸穿过介电层，从而分别与第一栅极层的第一和第二部分以及第二栅极层电接触；以及形成导电层，其与第一、第二和第三接触插拴电连接在一起，使得第一栅极层的第一部分、第一栅极层的第二部分和第二栅极层电连接在一起。
22.如权利要求20所述的方法，其中第一栅极层的形成和第二栅极层的形成导致了分别延伸至位于与该2位局部硅-氧化物-氮化物-氧化物-硅结构相对应的区域外的外部区域中的第一栅极层的第一和第二部分以及第二栅极层；以及第一、第二和第三接触插拴的形成使第一和第二接触插拴位于该外部区域中；以及导电层的形成使导电层位于该外部区域中。
23.如权利要求20所述的方法，其中第一栅极层的第一和第二部分的形成以及第二栅极层的形成导致了延伸至位于与该2位局部硅-氧化物-氮化物-氧化物-硅结构相对应的区域外的外部区域中的第一栅极层的第一和第二部分以及第二栅极层；以及该方法还包括形成导电层，其位于该外部区域中，直接与第一栅极层的第一和第二部分以及第二栅极层接触，导电层将第一栅极层的第一和第二部分以及第二栅极层的第一和第二部分电连接起来。
24.如权利要求14所述的方法，还包括在该至少1位局部硅-氧化物-氮化物-氧化物-硅结构上形成介电层；以及形成第一和第二接触插拴，其向下延伸穿过介电层，从而分别与第一栅极层和第二栅极层电接触；以及形成导电层，其与第一和第二接触插拴电连接在一起，使得第一栅极层和第二栅极层电连接在一起。
25.如权利要求24所述的方法，其中第一栅极层的形成和第二栅极层的形成导致了延伸至位于与该至少1位局部硅-氧化物-氮化物-氧化物-硅结构相对应的区域外的外部区域中的第一栅极层和第二栅极层；以及第一、第二和第三接触插拴的形成使第一和第二接触插拴位于该外部区域内；以及导电层的形成使得导电层位于该外部区域中。
26.如权利要求14所述的方法，其中第一栅极层的形成和第二栅极层的形成导致了延伸至位于与该至少1位局部硅-氧化物-氮化物-氧化物-硅结构相对应的区域外的外部区域中的第一栅极层和第二栅极层；以及该方法还包括在该外部区域中形成导电层，其直接与第一栅极层和第二栅极层接触，导电层将第一栅极层与第二栅极层电连接。
全文摘要
本发明公开了一种局部硅－氧化物－氮化物－氧化物－硅(SONOS)结构及其制造方法。该局部SONOS结构具有两片栅极和自对准氧化物－氮化物－氧化物(ONO)结构，包括衬底；ONO结构，在衬底上；第一栅极层，在ONO结构上并与其对准；栅极绝缘体，在ONO结构旁的衬底上；以及，第二栅极层，在第一栅极层上和栅极绝缘体上。第一和第二栅极层彼此电连接。ONO结构、第一和第二栅极层一同限定了至少1位局部SONOS结构。相应的制造方法包括设置衬底；在衬底上形成ONO结构；在ONO结构上形成第一栅极层并且第一栅极层与ONO结构对准；在ONO结构旁的衬底上形成栅极绝缘体；在第一栅极层和栅极绝缘体上形成第二栅极层；以及电连接第一和第二栅极层。
文档编号H01L29/788GK1531095SQ20041000127
公开日2004年9月22日 申请日期2004年1月5日 优先权日2003年3月17日
发明者裵金钟, 金钟, 李来寅, 金相秀, 金基喆, 金辰熙, 曹寅昱, 金成浩, 高光旭 申请人:三星电子株式会社