半导体装置的制作方法

文档序号:6814439阅读:122来源:国知局
专利名称:半导体装置的制作方法
技术领域
本发明涉及设有在第一层间绝缘膜形成的第一接触塞和在第二层间绝缘膜形成并与第一接触塞连接的第二接触塞的半导体装置。
背景技术
近几年,随着半导体装置的微细化加工,多层布线技术已变得必不可少。在该多层布线技术中,为了使晶体管等与层间绝缘膜上的布线连接,在层间绝缘膜中形成接触塞。
该接触塞的形成将分成两个阶段,从而减小刻蚀容限(etchingmargin),并使半导体装置微细化。该场合,在第一层间绝缘膜形成第一接触塞作为LIC(Local Interconnect局部互连),在第一层间绝缘膜之上形成第二层间绝缘膜,在该第二层间绝缘膜形成与第一接触塞连接的第二接触塞。
但是,在为了形成第二接触塞而对第二层间绝缘膜进行刻蚀时,就存在以下问题即由于重合错位,刻蚀不会在第一接触塞上停止,而一直穿透到第一层间绝缘膜之下的栅电极3等进行刻蚀。由于这种原因,就有短路等忧虑。对此,在传统技术中,在第一层间绝缘膜上的整个面设置氮化膜,从而防止刻蚀的穿透(例如,日本专利文献1)[日本专利文献1]特开平11-204634号公报(第2-3页,第12图)但是,当传统的半导体装置用于闪速存储器时,就存在由于设置在整个面的氮化膜,在紫外线照射时浮置栅内的电子不能被抽出的问题。

发明内容
本发明是为了解决上述问题而提出,其目的在于提供一种不用在第一层间绝缘膜的整个面设置氮化膜,也能够防止由于第一接触塞与第二接触塞的重合错位而引起的刻蚀穿透的半导体装置。
本发的半导体装置设有半导体衬底,在该半导体衬底上形成、设有第一接触孔的第一层间绝缘膜,具有埋置于第一接触孔的部分和从第一层间绝缘膜的表面突出的部分的第一接触塞,在该第一接触塞的突出部分的侧面形成的侧壁,在第一层间绝缘膜、第一接触塞及侧壁之上形成、设有第二接触孔的第二层间绝缘膜,在第二接触孔中形成、与第一接触塞连接的第二接触塞。本发明的其它特征,通过以下的说明进一步明确。


图1是表示本发明实施例1的半导体装置的制造方法的截面图。
图2是表示本发明实施例2的半导体装置的截面图。
图3是表示本发明实施例3的半导体装置的截面图。
具体实施例方式
实施例1以下,以本发明实施例1的发明用于闪速存储器的存储单元的场合为例进行说明。图1是表示本发明实施例1的半导体装置的制造方法的概略截面图。首先,如图1(a)所示,在形成闪速存储器的存储单元的半导体衬底1上,形成由氧化膜构成的第一层间绝缘膜2。这里,在半导体衬底1上,作为栅电极3从下往上形成隧道氧化膜4、浮置栅5、ONO(reoxidized nitrided oxide再氧化氮化氧化物)膜6、以及控制栅7。然后,在半导体衬底1的表面,栅电极3被夹于其间地形成作为活性区的漏极区8和源极区9。也就是说,在栅电极3附近的半导体衬底1表面形成活性区。
接着,如图1(b)所示,有选择地对第一层间绝缘膜2进行刻蚀,从而在漏极区8和源极区9上分别形成直线形状的第一接触孔10、11。然后,如图1(c)所示,淀积W、Cu、Ti等布线材料,将第一接触孔10、11埋置,并通过CMP(Chemical Mechanical Polishing化学机械抛光),使布线材料只残留在第一接触孔10、11内。由此,在第一接触孔10、11中,分别形成第一接触塞12、13。该第一接触塞12、13分别为闪速存储器的存储单元的源极线和漏极线,分别与漏极区8和源极区连接。
然后,如图1(d)所示,以第一接触塞12、13的刻蚀速度相对小为刻蚀条件,对第一层间绝缘膜2进行500~1000刻蚀(第一层间绝缘膜2表面与栅电极3之间的间隔为4000),使第一接触塞12、13的一部分从第一层间绝缘膜2的表面突出。由此,第一接触塞12、13具有被埋置于第一接触孔10、11的部分和从第一层间绝缘膜2的表面突出的部分。
接着,如图1(e)所示,淀积1000~2000的SiN膜14,使之覆盖第一层间绝缘膜2和第一接触塞12、13。然后,如图1(f)所示,对该SiN膜14进行各向异性刻蚀,在第一接触塞12、13的突出部分的侧面形成侧壁15。
该侧壁15的下面,以整个面与第一层间绝缘膜2接触,而且,具有与第一接触塞12、13接触的部分最厚、随着从第一接触塞12、13远去逐渐变薄的锥形形状。另外,侧壁15的横向宽度,大于第一接触塞12、13与栅电极3之间的间隔。也就是说,从上方看,侧壁15与栅电极3有一部分重叠。但是,栅电极3的中央部分不与侧壁15重叠。
接着,如图1(g)所示,在第一层间绝缘膜2,第一接触塞12、13以及侧壁15之上形成3000的第二层间绝缘膜16,并通过CMP进行平坦化后,以侧壁15作为刻蚀停止部对第二层间绝缘膜16有选择地进行刻蚀,从而形成直线形状的第二接触孔17、18。然后,如图1(h)所示,在第二接触孔17、18内埋置W、Cu、Ti等布线材料,再通过CMP进行平坦化,从而形成分别与第一接触塞12、13连接的第二接触塞19、20。
如上所述,通过以侧壁15作为刻蚀停止部,能够防止在刻蚀形成第二接触孔17、18时,由于与第一接触塞12、13之间的重合错位而引起的刻蚀穿透。因此,无需为了确保刻蚀容限而扩大布线间隔,能够使存储单元阵列微细化。
另外,如上所述,由于能够防止由重合错位而引起的刻蚀穿透,因此,能够使第二层间绝缘膜16变厚。于是,如果使第一层间绝缘膜2和第二层间绝缘膜16的总膜厚恒定在15500,就能够使第一层间绝缘膜2变薄,容易进行对第一接触孔10、11的刻蚀。
而且,通过设置侧壁15,在对第二接触孔17、18进行刻蚀的同时,能够对贯通第一层间绝缘膜2和第二层间绝缘膜16双方的存储单元以外的周边部分的接触孔进行刻蚀,因此能够减少工序的数量。这里,如果是闪速存储器的场合,由于存储单元的栅极为两级,第一层间绝缘膜2就有变厚的倾向,因此,在该场合本发明特别有效。
另外,在本发明中,侧壁15只设置在第一接触塞12、13的侧面,并不覆盖整个面。也就是说,栅电极3的中央部分不与侧壁15重叠。因而,在照射紫外线抽出浮置栅5内的电子时,侧壁15不会成为妨碍。因此,本发明适用于闪速存储器。
另外,本发明如上所述用于与漏极区8连接的接触塞和与源极区9连接的接触塞两方为最佳,但用于其中一方也可以。此时,由于通常源极区9的宽度比漏极区8的宽度窄,因此,最好用于与源极区9连接的接触塞。另外,上述中以闪速存储器作为例子进行了说明,但本发明也能够适用于其它半导体装置。
实施例2图2是表示本发明实施例2的半导体装置的概略截面图。与图1(h)相同的构成部分用相同的号码表示,省略其详细说明。如图2所示,该半导体装置设有半导体衬底1,在半导体衬底1上形成、设有下面具有凸漏斗型的第一接触孔21的第一层间绝缘膜2,在该第一接触孔21形成、下面具有凸漏斗型的第一接触塞22,在第一层间绝缘膜2和第一接触塞22上形成、设有第二接触孔18的第二层间绝缘膜16,在该第二接触孔18中形成、与第一接点插塞22连接的第二接触塞20。
这里,第一接触塞22在介于两个栅电极3之间的部分变细,并相对各栅电极3存在预定的间隔。而且,第一接触塞22在栅电极3以上的部分变粗,从上方看,与栅电极3一部分重叠。但是,栅电极3的中央部分不与第一接触塞22重叠。
因此,与实施例1相同地,具有不用在第一层间绝缘膜的整个面设置氮化膜,也能够防止由于第一接触塞与第二接触塞的重合错位而引起的刻蚀穿透等效果。
实施例3图3是表示本发明实施例3的半导体装置的概略截面图。与图1(h)相同的构成部分用相同的号码表示,省略其详细说明。如图3所示,下面具有凸漏斗型的第一接触塞22,具有埋置于第一接触孔21的部分和从第一层间绝缘膜2的表面突出的部分。而且,在该突出部分的侧面形成侧壁23。
这里,从上方看该侧壁23时,与栅电极3有一部分重叠。但是,栅电极3的中央部分不与侧壁23重叠。
因此,与实施例1和实施例2相同地,具有不用在第一层间绝缘膜的整个面设置氮化膜,也能够防止由于第一接触塞与第二接触塞的重合错位而引起的刻蚀穿透等效果。
如上所述,本发明不用在第一层间绝缘膜的整个面设置氮化膜,在刻蚀形成第二接触孔时,能够防止由于与第一接触塞的重合错位而导致的刻蚀穿透。
权利要求
1.一种半导体装置,其特征在于设有半导体衬底;在该半导体衬底上形成、设有第一接触孔的第一层间绝缘膜;具有埋置于所述第一接触孔的部分和从所述第一层间绝缘膜的表面突出的部分的第一接触塞;在该第一接触塞的突出部分的侧面形成的侧壁;在所述第一层间绝缘膜、所述第一接触塞及所述侧壁之上形成、设有第二接触孔的第二层间绝缘膜;以及在所述第二接触孔中形成、与所述第一接触塞连接的第二接触塞。
2.如权利要求1所述的半导体装置,其特征在于设有在所述半导体衬底上形成的栅电极,以及在该栅电极附近的所述半导体衬底的表面形成的活性区;所述第一接触塞与所述活性区连接;所述侧壁的横向宽度大于所述第一接触塞与所述栅电极之间的间隔。
3.如权利要求2所述的半导体装置,其特征在于所述第一接触塞为快速擦写存储器的存储单元的源极线或漏极线;所述栅电极包括所述存储单元的控制栅和浮置栅。
4.一种半导体装置,其特征在于设有半导体衬底;在该半导体衬底上形成、设有第一接触孔的第一层间绝缘膜;在所述第一接触孔形成、下面具有凸漏斗型的第一接触塞;在所述第一层间绝缘膜及所述第一接触塞之上形成、设有第二接触孔的第二层间绝缘膜;以及在所述第二接触孔中形成、与所述第一接触塞连接的第二接触塞。
5.如权利要求4所述的半导体装置,其特征在于所述第一接触塞具有埋置于所述第一接触孔的部分和从所述第一层间绝缘膜的表面突出的部分;该半导体装置设有在该第一接触塞的突出部分的侧面形成的侧壁。
全文摘要
本发明的半导体装置设有半导体衬底(1),在该半导体衬底上形成、设有第一接触孔的第一层间绝缘膜(2),在该第一层间绝缘膜(2)形成、具有埋置于第一接触孔的部分和从第一层间绝缘膜(2)的表面突出的部分的第一接触塞(12、13),在该第一接触塞(12、13)的突出部分的侧面形成的侧壁(15),在第一层间绝缘膜(2)、第一接触塞(12、13)及侧壁(15)之上形成、设有第二接触孔的第二层间绝缘膜(16),在该第二接触孔中形成、与第一接触塞(12、13)连接的第二接触塞(19、20)。由此,不用在第一层间绝缘膜的整个面设置氮化膜,也能够防止由于第一接触塞与第二接触塞的重合错位而导致的刻蚀穿透。
文档编号H01L27/115GK1551329SQ20041000334
公开日2004年12月1日 申请日期2004年1月19日 优先权日2003年5月16日
发明者荒木康弘 申请人:株式会社瑞萨科技
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1