专利名称：层叠电容器的制作方法
技术领域：
本发明涉及能够大幅降低有效电感的层叠电容器，特别是能够使CPU用电源的电压变动变小的层叠陶瓷电容器。
背景技术：
近年来，在信息处理装置中使用的CPU(主运算处理装置)，通过处理速度的提高和高集成化，在工作频率变高的同时，电流损耗也显著地增加了。而且伴随于此，通过功率损耗的降低化还有工作电压减少的倾向。因此，在用于供给CPU功率的电源中，在更高的速度下就产生大的电流变动，把伴随该电流变动的电压变动限制在该电源的容许值内就变得非常困难。
为此，如图12所示，把被称为去耦电容器的层叠电容器100连接到电源102上，在电源稳定化对策中频繁地被使用。而且，在电流的高速下通过在瞬态的变动时快速的充放电，就从该层叠电容器100对CPU104供给电流，抑制了电源102的电压变动。
现有的层叠电容器在例如特开2002-164256号公报、特开2002-151349号公报、特开2000-323354号公报、特开平11-144996号公报、特开平08-097070号公报、以及特开平06-140283号公报中公开。
但是，伴随着现今的CPU工作频率的进一步高频化，电流变动变得更高速而且更大了。因此，伴随着如图12所示的层叠电容器100其自身所具有的等效串联电感(ESL)相对地变大，作为有效电感变大的结果，该等效串联电感对电源的电压变动影响也变大了。
也就是说，在如图12所示的CPU104的电源电路中使用的现有层叠电容器100中，由于作为在该图12中的等效电路所示的寄生成分的ESL很高，所以伴随着如图13所示的电流I的变动，该ESL就变得阻碍了层叠电容器100的充放电。因此，与上述同样地，电源的电压V的变动就像图13那样容易变大，而且在今后的CPU的高速化中也逐渐变得不能适应。
该理由是，在作为电流瞬变时的充放电时间中，电压变动可近似为以下的式1，这是因为ESL的高低与电源的电压变动的大小有关。
dV＝ESL·di/dt ...式1其中，dV是瞬变时的电压变动(V)，i是电流变动量(A)，t是变动时间(秒)。
这里，在把该现有电容器的外观表示在图14的同时，把内部结构表示在图15，以这些图为依据，下面对现有的层叠电容器100进行说明。也就是说，图14所示的现有的层叠电容器100是，图15所示的分别设置了两种内部导体114、116的一对陶瓷层12A交替层叠，形成了电介质体112的结构，以便于获得静电电容。
此外，这些两种内部导体114、116是分别从电介质体112的相互面对的2个侧面112B、112C引出的。而且，连接在内部导体114的端子电极118、连接在内部导体116的端子电极120分别被设置在如图14所示的层叠电容器100的相互面对的侧面112B、112C。
如图16所示，由于该层叠电容器100沿着相对于多层基板122的面的垂直方向(Z轴方向)层叠并安装陶瓷层112A，所以内部导体114、116的面就和该多层基板122的面变得平行了。因此，从作为多层基板122的导体部分的基板图形124到电介质体112内的内部导体114、116的距离变长，电流回路E所占的面积也变大了。作为其结果，在现有的结构中，就有了总电感增加，伴随于此有效电感也增加了的缺点。
这样一来，作为使电源的电压变动增加的主要原因，不只是电容器本身的ESL还有总电感，这些ESL与总电感的和作为有效电感对电源的电压变动有着很大的影响。因此，就必须降低该有效电感。
另外，作为避免总电感的增加的安装结构，考虑采用如图17所示的结构。在该图所示的安装结构中，就变成了使内部导体的层叠方向与如图16所示的结构错开90度，在沿多层基板122的面的Y轴方向层叠陶瓷层112A的结构。
也就是说，变成相对于安装该层叠电容器100的多层基板122的面，内部导体114、116的面成为垂直的安装结构，伴随于此，电流回路E变短。作为其结果，总电感减少了。
但是，即使是采用任何一种结构，在现在也都不能充分地降低总电感，不能去除有效电感大的缺点。
发明内容
本发明的目的是，考虑到上述事实，提供一种能够大幅降低有效电感并可以使CPU用电源的电压变动变小的层叠电容器。
为了达成上述目的，本发明所涉及的层叠电容器，具有电介质层；以及被用所述电介质层来绝缘并被交替配置在电介质体内的两种第1和第2内部导体层，其特征在于，在所述第1内部导体层中，形成至少一个第1切口部，在所述第2内部导体层中，形成至少一个第2切口部，通过各自的所述切口部，在各内部导体层中，在同一平面内形成用切后残留端部连接着的至少2个通路部，在同一平面内的邻接的通路部相互间，电流向反方向流动。
在本发明所涉及的层叠电容器中，在向该层叠电容器通电时，在同一内部导体层中，在夹着切口部定位的通路部间，电流的流动方向相互相反。伴随于此，由在内部导体层中流动的高频电流所产生的磁通相互消除而抵消，层叠电容器本身所持有的寄生电感变少，降低了等效串联电感(ESL)。因此，在本发明所涉及的层叠电容器中，就变得在降低回路电感的同时，实现了低ESL化，大幅降低了等效串联电感。其结果是，在本发明中，能够确实地抑制电源的电压振动，能够得到作为CPU电源用的最合适的层叠电容器。此外，由于通路的长度变得比切口部长，所以等效串联电阻(ESR)变大，ESR和ESL的平衡变好。
最好是，在第1内部导体层中，形成第1引导部，在第2内部导体层中，在与所述第1引导部不同的位置上形成第2引导部，以使在经由所述电介质层相互邻接的所述第1和第2内部导体层的分别形成的通路部相互间，电流向反方向流动。
在这种情况下，即使在夹着电介质层相邻对应的通路的相互间，电流也向相互相反方向流动。伴随于此，由在内部导体层中流动的高频电流所产生的磁通相互消除而抵消，进而，就能够降低ESL。
最好是，所述引导部形成为只从所述电介质体的一个面被引出。
进而最好是，在引出所述引导部的所述电介质体的一个面中，形成被连接到所述第1引导部的第1端子电极，以及不与所述第1端子电极直接相连的被绝缘的、被连接到所述第2引导部的第2端子电极。
进而最好是，所述电介质体是长方体形，使沿所述电介质层的层叠方向的所述电介质体的边的长度，比沿着与沿该层叠方向的边交叉的方向的其他的任何两边的长度长，在所述电介质体的一个面，形成所述第1端子电极和第2端子电极。
进而最好是，在所述电介质体的一个面，所述第1端子电极和第2端子电极形成为以规定间隔近似平行，沿所述层叠方向延伸。
这样，通过只从所述电介质体的一个面(最好是底面)引出引导部，在把层叠电容器安装到基板上时，就容易以沿基板的面层叠电介质层的形状来安装层叠电容器。也就是说，就容易成为相对于安装层叠电容器的基板的面，内部导体层的面垂直的结构。而且，伴随于此，电流回路变短，作为其结果，降低了回路电感。
此外，通过在电介质体的一个面(最好是底面)形成第1端子电极和第2端子电极，就可以把用于把这些电极连接到基板的布线层的焊接限制到必要的最小限度，能够把热变形的影响抑制在最小限度。
最好是，所述第1引导部，形成在所述电介质层的纵向方向的一侧的第1端部的近处，所述第2引导部，形成在所述电介质层的纵向方向的另一侧的第2端部的近处。通过这样的结构，只从电介质体的一个面(最好是底面)引出引导部就变得容易了。
最好是，用于在经由所述电介质层相互邻接的所述第1和第2内部导体层上分别形成通路部的第1和第2切口部，在邻接的内部导体层间，在相互大致相同的位置上形成。通过这样的结构，就使在经由电介质层相互邻接的第1和第2内部导体层上分别形成的通路部中流动的电流的流向向反方向变得容易了。
最好是，形成在所述第1内部导体层的第1切口部的起始点从该第1内部导体层的第1引导部近处开始，形成在所述第2内部导体层的第2切口部的起始点从该第2内部导体层的第2引导部近处开始，这些切口部在邻接的内部导体层间，在相互大致相同的位置上形成。通过这样的结构，就使在经由电介质层相互邻接的第1和第2内部导体层上分别形成的通路部中流动的电流的流向向反方向变得容易了。
最好是，形成在所述第1内部导体层的第1切口部，略呈L字形，形成在所述第2内部导体层的第2切口部，从所述电介质层的大致中央部沿所述电介质层的纵向方向呈直线形状，所述第1切口部和所述第2切口部，夹着所述电介质层在相互大致相同的位置上形成。通过这样的结构，就使在经由电介质层相互邻接的第1和第2内部导体层上分别形成的通路部中流动的电流的流向向反方向变得容易了。
最好是，在所述第1内部导体层中，形成多个第1切口部，在所述第2内部导体层中，在分别对应于所述第1切口部的位置上形成多个第2切口部，夹着所述电介质层相互对应的切口部的切后残留端部，沿该切口部的纵向方向在相互的相反侧形成。通过这样的结构，就使在经由电介质层相互邻接的第1和第2内部导体层上分别形成的通路部中流动的电流的流向向反方向变得容易了。
最好是，通过延长由所述第1切口部形成的通路部的一个来形成第1引导部，通过延长由所述第2切口部形成的通路部的一个来形成第2引导部。通过这样的结构，从各引导部向通路部的电流的流动就变得平稳了。
在本发明中，所述第1引导部，被从所述电介质体的一侧的第1侧面引出，所述第2引导部，被从与所述第1侧面的相对的所述电介质体的另一侧的第2侧面引出也可以。
在这种情况中，最好是，在所述第1侧面中，形成被连接到所述第1内部导体层的引导部的第1端子电极，在所述第2侧面中，形成被连接到所述第2内部导体层的引导部的第2端子电极。
在这种情况中，所述电介质体是长方体形，使沿所述电介质层的层叠方向的所述电介质体的边的长度，比沿着与沿该层叠方向的边交叉的方向的其他的任何两边的长度长，在所述电介质体的相对的侧面，分别形成所述第1端子电极和第2端子电极。
在本发明中，从作为缩小端子电极间的距离的结果，回路电感进一步降低等的观点来看，最好也是只从一个面(最好是底面)引出引导部。不过，在本发明中，如上述，面向电介质体的相对的侧面引出各个引导部，在这些相对的侧面形成端子电极也可以。
最好是，所述第1和第2切口部，从各内部导体层的中央部沿各内部导体层的纵向方向形成，各切口部的切后残留端部，夹着所述电介质层相互相反地配置。通过这样的结构，就使在经由电介质层相互邻接的第1和第2内部导体层上分别形成的通路部中流动的电流的流向向反方向变得容易了。
最好是，所述通路部的宽度与所述第1和第2引导部的宽度近似相等。通过这样的结构，从各引导部向通路部的电流的流动就变得平稳了。
或者是，所述第1和第2引导部的宽度比所述通路部的宽度大。通过使引导部的宽度变大，就能使形成在电介质体外面的端子电极和引导部的连接变得更有保证了。
在本发明中，所述第1和第2切口部，在各自的内部导体层，也可以形成为在相对于所述电介质层的纵向方向近似垂直的方向上相互不同。
或者是，所述第1和第2切口部，在各自的内部导体层，也可以形成为在所述电介质层的纵向方向上相互不同。或者是，所述第1和第2切口部，在各自的内部导体层，也可以形成为在相对于所述电介质层的纵向方向倾斜的方向上相互不同。
通过这样地在1个内部导体层形成多个切口部，就增大了电流在内部导体层中的在同一平面内向相反方向流动的通路的数目。此外，就使在经由电介质层相互邻接的第1和第2内部导体层上分别形成的通路部中流动的电流的流向向反方向变得容易了。
在本发明中，最好是，所述切后残留端部的宽度与所述通路的宽度相等。当切后残留端部的宽度与通路的宽度相比过窄时，在该部分的电阻就有变大的倾向。
在本发明中，最好是，所述切口部的宽度是100～200μm。当该切口部的宽度过窄时，保证绝缘性就有变难的倾向；当宽度过宽时，为了减少在被限定的尺寸中的电极面积，电容器的静电电容就有变小的倾向。
下面，根据如附图所示的实施例来对本发明进行详细地说明。
图1是表示本发明的第1实施方式所涉及的层叠电容器的立体透视图。
图2是表示如图1所示的层叠电容器的分解透视图，是分别表示两种内部导体部分的图。
图3是表示如图1所示的层叠电容器的安装结构的剖面图。
图4是分别表示本发明的第2实施方式所涉及的层叠电容器的两种内部导体部分的平面图。
图5是分别表示本发明的第3实施方式所涉及的层叠电容器的两种内部导体部分的平面图。
图6是表示本发明的第4实施方式所涉及的层叠电容器的立体透视图。
图7是分别表示如图6所示的层叠电容器的两种内部导体部分的平面图。
图8是分别表示本发明的第5实施方式所涉及的层叠电容器的两种内部导体部分的平面图。
图9是分别表示本发明的第6实施方式所涉及的层叠电容器的两种内部导体部分的平面图。
图10是分别表示本发明的第7实施方式所涉及的层叠电容器的两种内部导体部分的平面图。
图11是表示各试样的衰减特性的图表。
图12是采用层叠电容器的电路图。
图13是表示在采用现有例的层叠电容器的电路中的电流变动和电压变动的关系的图表。
图14是表示第1现有例所涉及的层叠电容器的透视图。
图15是表示如图14所示的层叠电容器的内部导体部分的分解透视图。
图16是表示现有例所涉及的层叠电容器的第1安装结构的剖面图。
图17是表示现有例所涉及的层叠电容器的第2安装结构的剖面图。
具体实施例方式
第1实施方式首先，对本发明的第1实施方式所涉及的层叠电容器进行说明。
把作为本实施方式所涉及的层叠电容器的层叠陶瓷电容器(以下只称作层叠电容器)10在从图1到图3中表示。如这些图所示，把作为通过烧成层叠了多个作为电介质片的陶瓷印刷电路基板的层叠体而得到的长方体形的烧结体的电介质体12作为主要部，来构成该层叠电容器10。
在该电介质体12内的规定位置，配置有面状的内部导体层(第1内部导体层)14。在电介质体12内，相对于隔着作为电介质层的陶瓷层12A的内部导体层14，在层叠方向Y的里侧，配置有相同面状的内部导体层(第2内部导体层)16。这些内部导体层14和内部导体层16在电介质体12内被陶瓷层(电介质层)12A连续隔开并相互对置。
在本实施方式中，烧成后的作为电介质片的陶瓷层12A被连续夹在各个间隔中，内部导体层14和内部导体层16依次配置在电介质体12内。在内部导体层16的层叠方向Y的里侧，如图1所示，按与上述相同的顺序反复层叠这些2层的电极，这些组例如被配置成合计10组左右。
而且，这些内部导体层14和内部导体层16的中心，被配置在与电介质体12的中心大致相同的位置，此外，内部导体层14和内部导体层16的长宽尺寸，被设成比对应的电介质体12的边长小。另外，作为这些分别形成在近似长方形上的内部导体层14、16的材质，不只考虑作为贱金属材料的镍、镍合金、铜或铜合金，而且也考虑把这些金属作为主要成分的材料。
另外，沿陶瓷层12A的层叠方向Y的电介质体12的边的长度W，被设成比沿与沿该层叠方向交叉的方向X或Z的其它任何两边的长度L、T长。也就是说，沿层叠方向的边的长度W被设成不只比X方向长度L长，而且比Z方向长度T也长。另外，在图1和图2中，把层叠方向作为Y轴方向，把上下方向作为Z轴方向，把与Y轴方向和Z轴方向垂直相交的左右方向作为X方向。
如图1和图2所示，从内部导体层14的纵向方向(X方向)左侧的端部(第1端部)面向下侧方向引出并形成单一的引导部(第1引导部)14A。此外，从内部导体层16的纵向方向(X方向)右侧的端部(第2端部)面向下侧方向引出并形成单一的引导部(第2引导部)16A。即，引导部14A和引导部16A在只面向图1的下侧的侧面(底面)12B且相互不重叠的不同的位置关系下，从内部导体层14、16的X方向的两端部被分别引出。
此外，如图1所示，连接到内部导体层14的引导部14A的端子电极(第1端子电极)24和连接到内部导体层16的引导部16A的端子电极(第2端子电极)26被分别配置在电介质体12的Z轴方向的下侧的侧面12B。因此，相邻的端子电极彼此通过引导部14A、16A被分别连接到相互不同的内部导体层14、16。这些端子电极24、26被相互绝缘地配置在电介质体12的下侧的侧面12B，这些相邻的端子电极彼此在相互相反的极性下能够使用。
在本实施方式中，端子电极24、26被分别配置在层叠电容器10的下侧的侧面12B。因此，在被做成作为长方体的六面体形状的电介质体12的4个侧面12B、12C内的1个侧面12B上，分别配置端子电极24、26。而且，这些端子电极24、26在电介质体12的底面12B，以规定间隔大致平行地沿层叠方向Y延伸而形成。
而且，在本实施方式中，端子电极24被连接到例如CPU的电极，以使各内部导体层14、16成为电容器的电极。此外，端子电极26被连接到例如接地侧，这些相邻的端子电极彼此在相互相反的极性下被使用。
具体是，如图3所示层叠电容器10被焊接到多层基板122上，这些端子电极24、26与多层基板122的基板图形124相连接。
在本实施方式中，在内部导体层14，形成切口部(第1切口部)18a。在内部导体层14形成的切口部18a，大致呈L字形，具有把引导部14A的右侧作为起始点向上侧方向Z延伸的上下切口，以及与该上下切口相连的、从内部导体层14的中央部在水平方向X在直线上延伸的水平切口。
此外，在内部导体层16，形成了从该内部导体层16的右端侧正中左右开始向左右方向在直线上延伸的切口部(第2切口部)18b。该切口部18b的起始点从内部导体层16的引导部16A的近处开始。切口部18a的主要部(水平切口)和切口部18b的主要部(水平切口)形成在相互大致相同的位置上。不过，这些切口部18a、18b的切后残留端部19在邻接的内部导体层中，成为在X轴方向相互相反的位置。
通过在内部导体层14形成切口部18a，夹着切口部18a形成了一对通路部20A、20B。此外，通过在内部导体层16形成切口部18b，夹着切口部18b形成了一对通路部22A、22B。而且，由于一对通路部20A、20B的一端彼此通过切口部18a的切后残留端部19连接着，所以在夹着切口部18a定位的一对通路部20A、20B间电流在相互反方向上流动。此外，同样地，由于一对通路部22A、22B的一端彼此通过切口部18b的切后残留端部19连接着，所以在它们之间，电流在相互反方向上流动。
例如在内部导体层14成为+极的同时，内部导体层16成为-极时，如图2的箭头所示的电流方向，在内部导体层14的通路部20A中电流向右侧流动，在通路部20B中电流向左侧流动。此外，在内部导体层16的通路部22A中电流向左侧流动，在通路部22B中电流向右侧流动。
因此，通过陶瓷层12A，在相邻内部导体层14、16的通路部20A与通路部22A之间、以及通路部20B与通路部22B之间也是电流向相互反方向流动。以电流在这样的关系下流动的方式来分别在内部导体层14、16配置一对通路部20A、20B和一对通路部22A、22B。
另外，切口部18a、18b的宽度虽然没有被特别限定，但是最好还是在100～200μm。当切口部18a、18b的宽度过窄时，就有不能保证绝缘性的危险；当过宽时，通路部20A、20B和22A、22B的宽度就有变窄的倾向。通路部20A、20B和22A、22B的宽度最好在400～600μm。当通路部的宽度过窄时，电阻就有变得过高的倾向；当其宽度过宽时，就有很难实现电容器的小型化的倾向。
内部导体层14的引导部14A从通路部20A延长而形成，该引导部14A的宽度，与通路部20A、20B的宽度大致相同。此外，切后残留端部19的宽度也与通路部20A、20B的宽度大致相同。
下面，对本实施方式所涉及的电容器10的作用进行说明。
根据本实施方式所涉及的电容器10，在分别成为陶瓷层12A的多个电介质片被层叠而形成为长方体形的电介质体12内，在被夹在这些陶瓷层12A间的形状下，分别配置两种内部导体层14、16。因此，这些两种内部导体层14、16被作为，连续相互面对并被并列配置的电容器的电极。
此外，两种内部导体层14、16分别具有面向电介质体12的同一侧面12B而引出的引导部14A、16A。通过这些引导部14A、16A分别被连接到两种内部导体层14、16的任意一个上的端子电极24、26，被成对地设置在电介质体12的同一侧面12B内。进而，沿陶瓷层12A的层叠方向(图1的Y轴方向)的电介质体12的边的长度W，比沿与沿该层叠方向的边交叉的方向的电介质体12的其他任何两边的长度L、T都长。
因此，在把本实施方式的层叠电容器10安装到如图3所表示的多层基板122上时，在沿多层基板122的面层叠陶瓷层12A的形状下，就变得容易安装层叠电容器10。也就是说，在本实施方式中，就变成了相对于安装了层叠电容10的多层基板122的面，内部导体层14、16的面垂直的结构。伴随于此，电流回路变短，作为其结果，就降低了回路电感。
此外，在本实施方式中，这些两种内部导体层14、16分别具有切口部18，夹着该切口部18a的内部导体层14部分构成通路部20A、20B。此外，夹着切口部18b的内部导体层16的部分构成通路部22A、22B。而且，分别配置着这些通路部20A、20B、22A、22B，以使经由陶瓷层12A在与相邻着的其他内部导体层14、16的通路部之间电流相互向反方向流动。
因此，在向该层叠电容器10通电时，通过陶瓷层12A在相邻的内部导体层14、16的通路部彼此间，电流变成相互反方向流动。而且伴随于此，通过由在内部导体层14、16中流动的高频电流所产生的磁通相互消除而抵消，层叠电容器10本身所持有的寄生电感变少，就能够降低等效串联电感。
进而，在同一内部导体层14、16内，在夹着切口部18定位的通路部20A与通路部20B之间、以及通路部22A与通路部22B之间，电流的流动方向分别相互相反。其结果是，进一步降低了等效串联电感。
综上所述，本实施方式所涉及的层叠电容器10，变得在降低回路电感的同时，实现进一步的低ESL化，大幅降低有效电感。其结果是，根据本实施方式，就成为了能够确实抑制电源电压的振动，作为CPU的电源用的最合适的层叠电容器10。
此外，在与安装该层叠电容器10的多层基板122相对的侧面12B，分别引出两种内部导体层14、16，并分别配置端子电极24、26。因此，这些端子电极24、26间的距离被缩短了，作为其结果，也进一步降低了回路电感。
另外，在本实施方式中，由于两种内部导体层14、16，被配置在多个电介质体12内，所以不只是层叠电容器10的静电电容升高了，而且抵消磁场的作用也变大了，电感更大幅度的减少，ESL也进一步地降低。
进而，由于在各内部导体层14、16，分别形成切口部18A、18B，通路部20A、20B、22A、22B的电流的通道变得比较长，所以就可以使等效串联电阻(ESR)变大。因此，ESR和ESL的平衡就变好了。
第2实施方式下面，根据图4对本发明第2实施方式所涉及的层叠电容器进行说明。另外，对与在第1实施方式中说明的部件所共同的部件加上同一符号，并省略重复地说明。
本实施方式的层叠电容器也是与第1实施方式的层叠电容器大致同样的结构。不过，在本实施方式中，如图4所示，在内部导体层14中从下侧和上侧2个切口18c和18d在内部导体层14相互平行且在倾斜方向(相对于X轴和Y轴)分别形成。此外，在内部导体层16中，在与该内部导体层14大致相反的位置关系下，2个切口18e和18f相互平行且在倾斜方向(相对于X轴和Y轴)分别形成。
其结果是，在内部导体层14中，夹着切口部18c、18d，形成3个通路部20A、20B、20C，在内部导体层16中，夹着切口部18e、18f，形成3个通路部22A、22B、22C。而且，3个通路部20A、20B、20C的一端彼此，经由切后残留端部19互相相连。因此，夹着切口部18定位的内部导体层14的这些3个通路部20A、20B、20C在相邻的通路部间，电流向相互反方向流动。此外，3个通路部22A、22B、22C的一端彼此，经由切后残留端部19互相相连。因此，夹着切口部18定位的内部导体层16的这些3个通路部22A、22B、22C在相邻的通路部间，电流向相互反方向流动。
而且，在夹着陶瓷层12A邻接两侧定位的内部导体层间，切口部18c、18d、18e、18f的主要部位于相互相同的位置，切后残留端部19位于相互相反的方向上。
因此，例如在内部导体层14成为+极的同时，内部导体层16成为-极时，如图4的箭头所示的电流流向，在内部导体层14的通路部20A中电流向右上侧流动，在通路部20B中电流向左下侧流动，在通路部20C中电流向右上侧流动。此外，在内部导体层16的通路部22A中电流向左下侧流动，在通路部22B中电流向右上侧流动，在通路部22C中电流向左下侧流动。
因此，经由陶瓷层12A，在相邻内部导体层14、16的通路部20A与通路部22A之间、通路部20B与通路部22B之间、以及通路部20C与通路部22C之间，也是电流向相互反方向流动。在内部导体层14配置3个通路部20A、20B、20C，此外，在内部导体层16配置3个通路部22A、22B、22C，以使成为这样的电流流向。
因此，在本实施方式中，与第1实施方式同样地在降低回路电感的同时，实现了进一步的低ESL化，大幅度降低了有效电感。而且，由于在各内部导体层14、16设置了多个切口部18，所以电流能够流经的通路部的全长变长，降低等效串联电感的效果变得进一步增大了。
第3实施方式下面，根据图5对本发明第3实施方式所涉及的层叠电容器进行说明。另外，对与在第1实施方式中说明的部件所共同的部件加上同一符号，并省略重复地说明。
本实施方式的电容器也是与第1实施方式的电容器大致同样的结构。不过，在本实施方式中，从在图5中的内部导体层14的下侧和上侧2个切口18g、18h在内部导体层14相互平行且在上下方向(相对于Z轴)分别形成。此外，在内部导体层16中，在与该内部导体层14大致相反的位置关系下，2个切口18i、18j相互平行且在上下方向上分别形成。
也就是说，切口方向是不同的，与第2实施方式同样，2个切口部18g～18j分别形成在内部导体层14和内部导体层16。因此，本实施方式也是与第2实施方式同样地作用，除了在第1实施方式中得到的效果以外，电流能够流经的通路部的全长变长，能够取得进一步降低等效串联电感的效果。
第4实施方式下面，根据图6和图7对本发明第4实施方式所涉及的层叠电容器进行说明。另外，对与在第1实施方式中说明的部件所共同的部件加上同一符号，并省略重复地说明。
本实施方式的层叠电容器也是与第1实施方式的层叠电容器大致同样的结构。不过，在本实施方式中，如图6和图7所示，从内部导体层14的左面上侧的部分面向电介质体12的左侧的侧面(第1侧面)12C，以内部导体层14的大致一半的宽度(通路的宽度)引出引导部14B。此外，从内部导体层16的右面下侧的部分面向电介质体12的右侧的侧面(第2侧面)12C，以内部导体层16的大致一半的宽度(通路的宽度)引出引导部16B。
也就是说，两种内部导体层14、16，分别具有面向电介质体12的相互在X轴方向面对的2个侧面12C而引出的引导部14B、16A。如图6所示，在这些相互面对的2个侧面12C内的左侧的侧面12C中，经由引导部14B配置连接到内部导体层14的端子电极(第1端子电极)34，此外，在右侧的侧面12C中，经由引导部16B配置连接到内部导体层16的端子电极(第2端子电极)36。
进而，在内部导体层14形成从引导部14B的下侧向X轴方向的左右方向延伸的切口18k，此外，在内部导体层16形成从引导部16B的上侧向X轴方向的左右方向延伸的切口181。
夹着该切口部18k内部导体层14被分割成一对通路部20A、20B，同样地，夹着该切口部181内部导体层16被分割成一对通路部22A、22B。其中，一对通路部20A、20B被在与引导部14B或16B相反侧的切后残留端部19中连接，在一对通路部20A、20B中，流动着相互反方向的电流。另外，切后残留端部19，被配置成夹着陶瓷层12A并且相互相反。
因此，例如在内部导体层14成为+极的同时，内部导体层16成为-极时，如图7的箭头所示的电流流向，在内部导体层14的通路部20A中电流向右侧流动，在通路部20B中电流向左侧流动。此外，在内部导体层16的通路部22A中电流向左侧流动，在通路部22B中电流向右侧流动。
因此，与第1实施方式同样，在向该层叠电容器10通电时，在经由陶瓷层12A相邻的内部导体层14、16的通路部彼此间，电流向相互反方向流动，降低了等效串联电感。
综上所述，本实施方式也与第1实施方式同样，安装该层叠电容器10，以使对于多层基板122的面，内部导体层14、16的面变得垂直。因此，电流回路同样地变短，与第1实施方式同样地降低了回路电感。不过，在本实施方式中，与第1实施方式不同，是面向电介质体12的相互面对的2个侧面12C，引出引导部14B、16B。此外，端子电极34、36设置在电介质体12的相互面对的2个侧面12C。
第5实施方式下面，根据图8对本发明第5实施方式所涉及的层叠电容器进行说明。另外，对与在第1实施方式中说明的部件所共同的部件加上同一符号，并省略重复地说明。
本实施方式的层叠电容器也是与第1实施方式的层叠电容器大致同样的结构。不过，在本实施方式中，如图8所示，从内部导体层14面向电介质体12的左侧的侧面12C，以内部导体层14的Z轴方向的全部宽度来引出引导部14C。此外，从内部导体层16面向电介质体12的右侧的侧面12C，以内部导体层16的Z轴方向的全部宽度来引出引导部16C。也就是说，两种内部导体层14、16，分别具有面向电介质体12的相互面对的2个侧面12C而引出的引导部14C、16C，这些引导部14C、16C的宽度是通路部20A、20B、22A、22B的各自的宽度的约2倍左右。
此外，没有图示的与第4实施方式同样，在左侧的侧面12C，经由引导部14C来配置连接到内部导体层14的端子电极34(参见图6)。此外，在右侧的侧面12C，经由引导部16C来配置连接到内部导体层16的端子电极36(参见图6)。
进而，与第4实施方式的切口部18k、18l同样的切口部18m、18n被设置在内部导体层14、16。不过，在本实施方式中，在内部导体层14中切口部18m的左侧的部分向下弯曲，并向下侧延伸直到内部导体层14的下端。此外，在内部导体层16中切口部18m的右侧的部分向上弯曲，并向上侧延伸直到内部导体层16的上端。这些切口部18m、18n略呈L字形。
因此，本实施方式也与第4实施方式同样，夹着切口部18m内部导体层14分割成一对通路部20A、20B，夹着切口部18n内部导体层16分割成一对通路部22A、22B。综上所述，与第4实施方式相比，具有引导部14C、16C的宽度大的不同，本实施方式也能够起到与第4实施方式同样的作用。
第6实施方式下面，根据图9对本发明第6实施方式所涉及的层叠电容器进行说明。另外，对与在第1实施方式中说明的部件所共同的部件加上同一符号，并省略重复地说明。
本实施方式的层叠电容器也是与第1实施方式的层叠电容器大致同样的结构。不过，在本实施方式中，如图9所示，与第5实施方式同样的引导部14C和引导部16C形成在内部导体层14、16，没有图示的端子电极34、36(参见图6)也是同样，被连接到这些引导部14C、16C。
进而，在图9中从下侧和上侧3个切口18o～18q分别在内部导体层14相互不同的平行且在倾斜方向上形成。此外，在内部导体层16中，在与该内部导体层14大致相反的位置关系下，3个切口18r～18t分别在内部导体层14相互不同的平行且在倾斜方向上形成。
也就是说，与第2实施方式同样地设置了倾斜方向的切口，形成了在各内部导体层14、16上分别形成的3个切口。因此，夹着切口部18o～18q，内部导体层14被分割成4个通路部20A、20B、20C、20D。此外，同样地，夹着切口部18r～18t，内部导体层16被分割成4个通路部22A、22B、22C、22D。
综上所述，具有切口部18数量多的不同，本实施方式也能够起到与第1实施方式和第2实施方式同样的作用效果。
第7实施方式下面，根据图10对本发明第7实施方式所涉及的层叠电容器进行说明。另外，对与在第1实施方式中说明的部件所共同的部件加上同一符号，并省略重复地说明。
本实施方式的层叠电容器也是与第1实施方式的层叠电容器大致同样的结构。在本实施方式中，如图10所示，与第5实施方式同样的引导部14C和引导部16C分别形成在内部导体层14、16，没有图示的端子电极34、36(参见图6)也是同样，被连接到这些引导部14C、16C。
进而，在本实施方式的内部导体层14、16也设置有切口部18。在本实施方式的内部导体层14中，在上下存在着向左右方向延伸的切口部18u、v。而且，上侧的切口部18v的左侧的部分向上弯曲，并向上侧延伸直到内部导体层14的上端，下侧的切口部18u的左侧的部分向下弯曲，并向下侧延伸直到内部导体层14的下端。这些切口部18u、18v略呈L字形。
此外，在本实施方式的内部导体层16中，虽然在上下具有2个向左右方向延伸的切口，但是这些切口在其右端相连，成为1个略呈U字形的切口部18w。
在本实施方式中，与第2、3实施方式同样地，夹着切口部18内部导体层14分割成3个通路部20A、20B、20C，夹着切口部18内部导体层16分割成3个通路部22A、22B、22C。因此，在本实施方式中，与第2、3实施方式同样地，电流能够流经的通路部的全长变长，降低等效串联电感的效果变得进一步增大了。
实施例下面，使用网络测定器，测定以下各试样的S参数的S21特性，并分别求出各试样的衰减特性。首先，对成为各试样的样品进行说明。也就是说，作为电容器一般把如图14所示的层叠电容器作为比较例，把如图1所示的第1实施方式所涉及的层叠电容器作为实施例。
这里，以衰减特性的实测值和如图12所示的层叠电容器100内的等效电路的衰减量相一致的方式，来计算出等效电路的常数。而且，从图11所示的各试样的衰减特性的数据来看，就知道在5MHz以上的高频波段中的实施例的衰减量与比较例相比，增加了约5dB左右。因此，通过该数据，就能够理解在实施例中能看到高频特性的改善。
另外，即使关于计算出的ESL，与比较例的288.5pH相比，实施例大幅降低了172.7pH，本发明的效果也能够通过这些值被证实。
这里，关于使用的各试样的尺寸，如图14和图1所示，长度W和长度L，与比较例和实施例都是W＝3.2mm，L＝2.5mm，T＝2.5mm。此外，用于试验的各试样的静电电容，在比较例中是10.03μF，在实施例中是9.25μF。
另外，本发明不局限于上述的实施方式，在本发明的范围内还可以变成多种形式。
例如，虽然在上述实施方式所涉及的层叠电容器10中，是具有两种内部导体层的结构，但是层数不局限于实施方式所表示的数目，更多的数目也可以。
根据本发明，就能够提供大幅降低有效电感并可以减少CPU用的电源的电压变动的层叠电容器。
权利要求
1.一种层叠电容器，具有电介质层；以及被用所述电介质层来绝缘并被交替配置在电介质体内的两种第1和第2内部导体层，其特征在于，在所述第1内部导体层中，形成至少一个第1切口部，在所述第2内部导体层中，形成至少一个第2切口部，通过各自的所述切口部，在各内部导体层中，在同一平面内形成在切后残留端部连接着的至少2个通路部，在同一平面内的邻接的通路部相互间，电流向反方向流动。
2.如权利要求1所述的层叠电容器，其特征在于，在第1内部导体层中，形成第1引导部，在第2内部导体层中，在与所述第1引导部不同的位置上形成第2引导部，以使在经由所述电介质层相互邻接的所述第1和第2内部导体层的分别形成的通路部相互间，电流向反方向流动。
3.如权利要求2所述的层叠电容器，其特征在于，所述引导部形成为只从所述电介质体的一个面被引出。
4.如权利要求3所述的层叠电容器，其特征在于，在引出所述引导部的所述电介质体的一个面中，形成被连接到所述第1引导部的第1端子电极，以及不与所述第1端子电极直接相连的被绝缘的、被连接到所述第2引导部的第2端子电极。
5.如权利要求4所述的层叠电容器，其特征在于，所述电介质体是长方体形，使沿所述电介质层的层叠方向的所述电介质体的边的长度，比沿着与沿该层叠方向的边交叉的方向的其他的任何两边的长度长，在所述电介质体的一个面，形成所述第1端子电极和第2端子电极。
6.如权利要求5所述的层叠电容器，其特征在于，在所述电介质体的一个面，所述第1端子电极和第2端子电极形成为以规定间隔近似平行，沿所述层叠方向延伸。
7.如权利要求6所述的层叠电容器，其特征在于，所述第1引导部，形成在所述电介质层的纵向方向的一侧的第1端部的近处，所述第2引导部，形成在所述电介质层的纵向方向的另一侧的第2端部的近处。
8.如权利要求1～7的任何一项所述的层叠电容器，其特征在于，用于在经由所述电介质层相互邻接的所述第1和第2内部导体层上分别形成通路部的第1和第2切口部，在邻接的内部导体层间，在相互大致相同的位置上形成。
9.如权利要求2～7的任何一项所述的层叠电容器，其特征在于，形成在所述第1内部导体层的第1切口部的起始点从该第1内部导体层的第1引导部近处开始，形成在所述第2内部导体层的第2切口部的起始点从该第2内部导体层的第2引导部近处开始，这些切口部在邻接的内部导体层间，在相互大致相同的位置上形成。
10.如权利要求9所述的层叠电容器，其特征在于，形成在所述第1内部导体层的第1切口部，略呈L字形，形成在所述第2内部导体层的第2切口部，从所述电介质层的大致中央部沿所述电介质层的纵向方向呈直线形状，所述第1切口部和所述第2切口部，夹着所述电介质层在相互大致相同的位置上形成。
11.如权利要求1～7的任何一项所述的层叠电容器，其特征在于，在所述第1内部导体层中，形成多个第1切口部，在所述第2内部导体层中，在分别对应于所述第1切口部的位置上形成多个第2切口部，夹着所述电介质层相互对应的切口部的切后残留端部，沿该切口部的纵向方向在相互相反侧形成。
12.如权利要求11所述的层叠电容器，其特征在于，所述第1和第2切口部，在各自的内部导体层中，形成为在相对于所述电介质层的纵向方向近似垂直的方向上相互不同。
13.如权利要求11所述的层叠电容器，其特征在于，所述第1和第2切口部，在各自的内部导体层，形成为在相对于所述电介质层的纵向方向倾斜的方向上相互不同。
14.如权利要求1～7的任何一项所述的层叠电容器，其特征在于，所述切后残留端部的宽度与所述通路的宽度相等。
15.如权利要求1～7的任何一项所述的层叠电容器，其特征在于，所述切口部的宽度是100～200μm。
16.如权利要求2～7的任何一项所述的层叠电容器，其特征在于，通过延长由所述第1切口部形成的通路部的一个来形成第1引导部，通过延长由所述第2切口部形成的通路部的一个来形成第2引导部。
17.如权利要求2所述的层叠电容器，其特征在于，所述第1引导部，被从所述电介质体的一侧的第1侧面引出，所述第2引导部，被从与所述第1侧面的相对的所述电介质体的另一侧的第2侧面引出。
18.如权利要求17所述的层叠电容器，其特征在于，在所述第1侧面中，形成被连接到所述第1内部导体层的第1引导部的第1端子电极，在所述第2侧面中，形成被连接到所述第2内部导体层的第2引导部的第2端子电极。
19.如权利要求18所述的层叠电容器，其特征在于，所述电介质体是长方体形，使沿所述电介质层的层叠方向的所述电介质体的边的长度，比沿着与沿该层叠方向的边交叉的方向的其他的任何两边的长度长，在所述电介质体的相对的侧面，分别形成所述第1端子电极和第2端子电极。
20.如权利要求17～19的任何一项所述的层叠电容器，其特征在于，用于在经由所述电介质层相互邻接的所述第1和第2内部导体层上分别形成通路部的第1和第2切口部，在邻接的内部导体层间，在相互大致相同的位置上形成。
21.如权利要求20所述的层叠电容器，其特征在于，形成在所述第1内部导体层的第1切口部的起始点从该第1内部导体层的第1引导部近处开始，形成在所述第2内部导体层的第2切口部的起始点从该第2内部导体层的第2引导部近处开始，这些切口部在夹持所述电介质层、邻接的内部导体层间，在相互大致相同的位置上形成。
22.如权利要求21所述的层叠电容器，其特征在于，所述第1和第2切口部，从各内部导体层的中央部沿各内部导体层的纵向方向形成，各切口部的切后残留端部，夹着所述电介质层相互相反地配置。
23.如权利要求17～19的任何一项所述的层叠电容器，其特征在于，通过延长由所述第1切口部形成的通路部的一个来形成第1引导部，通过延长由所述第2切口部形成的通路部的一个来形成第2引导部。
24.如权利要求23所述的层叠电容器，其特征在于，所述通路部的宽度与所述第1和第2引导部的宽度近似相等。
25.如权利要求23所述的层叠电容器，其特征在于，所述第1和第2引导部的宽度比所述通路部的宽度大。
26.如权利要求17～19的任何一项所述的层叠电容器，其特征在于，所述第1和第2切口部，在各自的内部导体层，形成为在相对于所述电介质层的纵向方向近似垂直的方向上相互不同。
27.如权利要求17～19的任何一项所述的层叠电容器，其特征在于，所述第1和第2切口部，在各自的内部导体层，形成为在所述电介质层的纵向方向上相互不同。
28.如权利要求17～19的任何一项所述的层叠电容器，其特征在于，所述第1和第2切口部，在各自的内部导体层，形成为在相对于所述电介质层的纵向方向倾斜的方向上相互不同。
29.如权利要求17～19的任何一项所述的层叠电容器，其特征在于，所述切后残留端部的宽度与所述通路的宽度相等。
30.如权利要求17～19的任何一项所述的层叠电容器，其特征在于，所述切口部的宽度是100～200μm。
全文摘要
在电介质体(12)内配置内部导体层(14)，在隔着陶瓷层(12A)的内部导体层(14)的里侧配置内部导体层(16)。沿陶瓷层的层叠方向Y的电介质体(12)的边的长度W，构成为比沿着与沿该层叠方向(Y轴方向)的边交叉的方向(X、Y轴方向)的其他的任何两边的长度L、T长。在各内部导体层(14)、(16)形成切口部(18a)、(18b)，夹着切口部(18a)内部导体层(14)被分割成通路部(20A)、(20B)，夹着切口部(18b)内部导体层(16)被分割成通路部(22A)、(22B)。这些通路部经由各自的切后残留端部(19)来连接，电流向相互反方向流动。能够大幅降低层叠电容的有效电感并可以使CPU用的电源的电压变动变小。
文档编号H01G4/30GK1523620SQ20041000543
公开日2004年8月25日 申请日期2004年2月18日 优先权日2003年2月18日
发明者富樫正明, 小野寺伸也, 伸也, 富 正明 申请人:Tdk株式会社