专利名称：用于RRAM应用的Ir基材上PCMO薄膜的低温处理的制作方法
技术领域：
本发明涉及一种在RRAM应用的铱基材上生长PCMO薄膜的方法，并且具体而言，涉及一种沉积多层Pr0.7Ca0.3MnO3(PCMO)以提供电阻层的技术。
背景技术：
Zhuang等在上述相关的申请中证明了一种在室温下操作、在铂基材上使用PCMO薄膜的电程序可控电阻、非易失性储存器装置。相关的申请描述了在基材上PCMO薄膜的制备步骤。
在低热处理温度下，在铂基材上生长的PCMO薄膜显示了无定形或多晶结构。可以将结合这种PCMO薄膜的电阻器通过具有不同脉冲宽度的单脉冲可逆地程序控制为高或低的电阻状态。在这里描述了形成和程序控制这种结构的技术。
发明内容
一种在用于RRAM装置的铱基材上涂敷PCMO薄膜的方法，包括制备基材；在基材上沉积阻挡层；在阻挡层上沉积铱层；在铱上旋涂PCMO层；以三步烘焙方法烘焙PCMO层和基材；在RTP室中后烘退火(post-bakeannealing)该基材和PCMO层；重复所述的旋涂、烘焙和退火步骤直到PCMO层具有需要的厚度；退火基材和PCMO层；沉积顶电极；和完成RRAM装置。
本发明的一个目的是提供一种在用于RRAM装置的Ir基材上沉积PCMO薄膜的方法。
本发明的另一个目的是提供一种RRAM，其可以通过有不同脉冲宽度的脉冲进行程序控制。
提供本发明的内容概述和目的是为了使读者更快地了解本发明的特征。通过参考本发明的以下优选实施方案的详细描述并结合附图，可以得到对本发明的更完全的理解。
附图简述
图1是描述根据本发明方法在Ir基材上沉积PCMO薄膜的电阻转变性能的图表。
具体实施例方式
在具有硅、二氧化硅或多晶硅的顶层的基材上沉积铱。通过PVD、CVD或MOCVD，在基材上形成Ta、TaN、Ti、TiN、TiAlN、TaAlN、TiSiN、TaSiN、TiAl或TiAlN的阻挡层，至厚度为约10nm至100nm。通过PVD、CVD或MOCVD，在阻挡层上沉积铱层，至厚度为约50nm至500nm。在铱表面上旋涂Pr0.7Ca0.3MnO3(PCMO)薄膜的第一层。许多前体可以用来形成PCMO薄膜，如在乙酸溶剂中的Pr(CH3CO2)3·H2O、Ca(CH3CO2)2·H2O，或Mn(III)(CH3CO2)3·2H2O。一旦通过旋涂沉积了PCMO层，就可以三步方法烘焙该膜和基材，其中第一烘焙步骤包括在约50℃至150℃烘焙约10秒至1小时；第二个步骤包括在温度为约100℃至200℃烘焙约10秒至1小时，和第三个步骤包括在温度为约150℃至300℃烘焙约10秒至1小时。在三步中采用了不同的烘焙温度；优选地，当从第一步到第二步处理时和从第二步到第三步处理时升高温度。此三步烘焙方法与使用单一的烘焙步骤或单一的退火步骤相比能提供更好的材料结构。在烘焙步骤完成之后，在每一次温度约400℃至550℃烘焙约10秒至1小时的旋转涂布和烘焙步骤之后，在退火步骤中对膜进行快速热处理(RTP)。重复涂布-烘焙-RTP过程直到已经沉积了许多的PCMO涂层，并且PCMO层已经达到需要的厚度，通常厚度为约10nm至100nm，其典型地需要1至50次的旋涂-烘焙-RTP循环。
在温度为约450℃至550℃，时间为约1分钟至24小时，将PCMO层和基材放置入RTP室中进行后烘退火处热理。然后在PCMO薄膜上沉积铂、铱或其他贵金属层，或者金属氧化物的顶电极并且使用浅掩模或者干蚀刻方法形成图案。也可以在沉积和蚀刻顶电极之后，进行后烘退火步骤。
图1描述在铱基材上沉积的PCMO薄膜的电阻转换性能。在每次涂布中，此膜于500℃进行5分钟RTP预退火，并且在550℃ RTP退火15分钟。在该装置中具有三层PCMO层。写入条件是5V、200ns和复位(reset)条件是-3.5V、4us。写入电阻比复位电阻约高10倍。
因此，公开了一种在RRAM应用的铱基材上低温处理PCMO薄膜的方法。将意识到的是可以在由后附权利要求所定义的本发明的范围内，进行其进一步的变化和修改。
权利要求
1.一种在用于RRAM装置的铱基材上涂敷PCMO薄膜的方法，该方法包含制备基材；在所述的基材上沉积阻挡层；在所述的阻挡层上沉积铱层；在所述的铱层上旋涂PCMO层；以三步烘焙方法烘焙PCMO层和基材；在RTP室内后烘退火所述的基材和所述的PCMO层；重复所述的旋涂、烘焙和退火步骤直到所述的PCMO层具有需要的厚度；退火所述的基材和所述的PCMO层；沉积顶电极；和完成所述的RRAM装置。
2.根据权利要求1所述的方法，其中所述制备基材包括制备含有顶层的硅基材，所述的硅基材取自硅、二氧化硅和多晶硅的材料。
3.根据权利要求1所述的方法，其中所述沉积阻挡层包括沉积取自Ta、TaN、Ti、TiN、TiAlN、TaAlN、TiSiN、TaSiN、TiAl和TiAlN材料的阻挡层。
4.根据权利要求1所述的方法，其中所述旋涂包括选择PCMO前体，所述的前体取自Pr(CH3CO2)3·H2O、Ca(CH3CO2)2·H2O，和Mn(III)(CH3CO2)3·2H2O，在乙酸溶剂中。
5.根据权利要求1所述的方法，其中所述以三步烘焙方法烘焙PCMO层和基材包括在约50℃至150℃下烘焙约10秒至1小时的第一烘焙步骤；在温度为约100℃至200℃下烘焙约10秒至1小时的第二烘焙步骤，和在温度为约150℃至300℃下烘焙约10秒至1小时的第三烘焙步骤。
6.根据权利要求1所述的方法，其中所述在RTP室后烘退火所述的基材和所述的PCMO层包括在温度为约400℃至550℃退火约10秒至1小时。
7.根据权利要求1所述的方法，其中所述退火所述的基材和所述的PCMO层包括在温度为约450℃至550℃退火所述的基材和所述的PCMO层约1分钟至24小时。
8.一种在用于RRAM装置的铱基材上涂敷PCMO薄膜的方法，该方法包含制备基材；在所述的基材上沉积阻挡层；在所述的阻挡层上沉积铱层；在所述的铱层上旋涂PCMO层，其包括选择PCMO前体，所述的前体取自Pr(CH3CO2)3·H2O、Ca(CH3CO2)2·H2O，和Mn(III)(CH3CO2)3·2H2O，在乙酸溶剂中；以三步烘焙方法烘焙所述的PCMO层和所述的基材，其包括在约50℃至150℃下烘焙约10秒至1小时的第一烘焙步骤；在温度为约100℃至200℃下烘焙约10秒至1小时的第二烘焙步骤，和在温度为约150℃至300℃下烘焙约10秒至1小时的第三烘焙步骤；在温度为约400℃至550℃下，在RTP室中后烘退火所述的基材和所述的PCMO层约10秒至1小时；重复所述的旋涂、烘焙和退火步骤直到所述的PCMO层具有所需的厚度；退火所述的基材和所述的PCMO层；沉积顶电极；和完成所述的RRAM装置。
9.根据权利要求8所述的方法，其中所述制备基材包括制备含有顶层的硅基材，所述的硅基材取自硅、二氧化硅和多晶硅材料。
10.根据权利要求8所述的方法，其中所述沉积阻挡层包括沉积取自Ta、TaN、Ti、TiN、TiAlN、TaAlN、TiSiN、TaSiN、TiAl和TiAlN材料的阻挡层。
11.根据权利要求8所述的方法，其中所述退火所述的基材和所述的PCMO层包括在温度为约450℃至550℃下退火所述的基材和所述的PCMO层约1分钟至24小时。
12.根据前述任一项权利要求的方法，其中在所述三步烘焙方法的三个步骤的每个中采用不同的烘焙温度。
13.根据权利要求12的方法，其中所述第二步骤中的烘焙温度高于第一步骤，并且第三步骤中的烘焙温度高于第二步骤。
全文摘要
一种在用于RRAM装置的铱基材上涂敷PCMO薄膜的方法，包括制备基材；在基材上沉积阻挡层；在阻挡层上沉积铱层；在铱层上旋涂PCMO层；以三步烘焙方法烘焙PCMO层和基材；在RTP室中后烘退火该基材和PCMO层；重复所述的旋涂、烘焙和退火步骤直到PCMO层具有需要的厚度；退火基材和PCMO层；沉积顶电极；和完成RRAM装置。
文档编号H01L45/00GK1531017SQ200410007398
公开日2004年9月22日 申请日期2004年3月2日 优先权日2003年3月10日
发明者张风燕, 庄维佛, 潘威, 许胜籘 申请人:夏普株式会社