专利名称：具有沟槽栅结构的半导体器件及其制造方法
技术领域：
本发明涉及具有沟槽栅(trench gate)结构的半导体器件及其制造方法。
背景技术：
具有沟槽栅结构的半导体器件(例如，沟槽栅型半导体器件用于例如沟槽栅型功率器件诸如扩散金属氧化物半导体(即DMOS)晶体管和绝缘栅双极性晶体管(即IGBT)。沟槽栅型半导体器件包括在半导体衬底上中形成的沟槽。绝缘膜形成在沟槽的内壁上，以及半导体膜通过绝缘膜嵌入沟槽中。
在例如日本未审专利申请公开No.2001-196587、No.2001-127072以及No.2001-127284中公开了沟槽栅型功率器件。该器件具有带沟槽的微观栅结构，以便该器件具有高密度单元。因此，降低该器件的导通状态电阻。另外，也降低用于制造该器件的制造成本。
然而，沟槽栅型功率器件具有可靠性问题。该问题在于绝缘膜，即与平面栅型功率器件相比，栅绝缘膜(gate insulation film)由于随时间变化的介质击穿(即，TDDB)，因而具有短寿命。平面栅型功率器件具有与衬底的表面平行形成的栅电极。应考虑到例如由下述原因引起的问题。首先，损坏层位于沟槽的内壁中。在用于形成沟槽的蚀刻过程中，形成损坏层。其次，在沟槽的上端或沟槽的下端附近，生成大的应力。在制造过程中，由体积膨胀生成大的应力。第三，在沟槽的上端和下端，很容易生成结晶缺陷。损坏、应力或缺陷位于沟槽的内壁中，以致在沟槽的内壁上形成的栅绝缘膜劣化。因此，降低了栅绝缘膜的寿命。即，降低栅绝缘膜的可靠性。因此，该器件具有低可靠性。
鉴于上述问题，执行牺牲氧化(sacrificial oxidation)方法来改进沟槽的内壁的损坏、应力或缺陷。牺牲氧化方法是在形成沟槽后，氧化沟槽的内壁以便在内壁上形成氧化膜，然后去除内壁上的氧化膜以便改进内壁劣化。牺牲氧化方法能改善由位于内壁的损坏层引起的内壁的劣化。然而，牺牲氧化方法不足以改进由沟槽附近的应力或结晶缺陷引起的内壁的劣化。因此，有必要改进栅绝缘膜的可靠性。
发明内容
鉴于上述问题，本发明的目的是提供具有沟槽栅的半导体器件。特别地，该器件具有高可靠性。
本发明的另一目的是提供用于制造具有沟槽栅的半导体器件的方法。
用于制造半导体器件的方法包括步骤在衬底中形成沟槽；通过一绝缘膜，在该沟槽中形成导电膜；以及在形成该导电膜的步骤后，以退火温度使该衬底退火，以便以退火温度去除该绝缘膜中的损坏。
用上述方法制造的器件具有高可靠性。那是因为减轻，即去除绝缘膜中的损坏诸如矢真。损坏是由于例如在沟槽附近生成的应力和结晶缺陷而造成的。因此，提高绝缘膜的可靠性，以便器件具有高可靠性。
最好，该衬底由硅制成，以及该退火温度等于或高于1150℃。更好，该导电膜由掺杂多晶硅制成，以及该绝缘膜由氧化硅和氮化硅制成。进一步最好，该绝缘膜包括氧-氮-氧膜以及上部和下部氧化膜，以及沟槽包括侧壁和上下部分。该氧-氮-氧膜位于该沟槽的侧壁上，以及该上部氧化膜位于该沟槽的上部，以及该下部氧化膜位于该沟槽的下部。该氧-氮-氧膜包括一氧化硅膜、一氮化硅膜和另一氧化硅膜。该上部和下部氧化膜由氧化硅制成。
最好，该方法进一步包括步骤形成具有接触面的源区，该接触面位于该源区与该衬底之间，该源区位于该沟槽的附近并且几乎与该衬底平行。该沟槽中的该导电膜提供一栅电极。该栅电极包括用于覆盖该上部氧化膜的盖以便该栅电极具有T形横截面。该栅电极的盖具有与该沟槽的开口的边缘相隔预定距离的一边缘。该预定距离为预定的以不防止形成该源区。
最好，该器件包括单元区和栅引线区。该单元区包括多个单元，每个单元充当晶体管并具有六边形形状，以及该栅引线区包括栅引线。另外，该晶体管为N沟道型MOSFET、P沟道型MOSFET或IGBT。
另外，一种用于制造半导体器件的方法，包括步骤在衬底中形成具有内壁的沟槽；在该沟槽的内壁上形成绝缘膜；通过该绝缘膜，在该沟槽中形成栅电极；在形成该栅电极的步骤后，通过使用该栅电极作为掩膜，将杂质注入该衬底中；执行用于扩散该杂质的热扩散过程以便形成与该沟槽相邻并位于该衬底的表面上的的源区；以及在形成该导电膜的步骤后，以退火温度使衬底退火以便以退火温度去除该绝缘膜中的损坏。通过上述方法制造的器件具有高可靠性。
最好，以一处理温度执行该热扩散过程，以及其中，在退火步骤中的退火温度高于在执行该热扩散过程的步骤中的处理温度。更好，在该盖的边缘与该沟槽的开口的边缘间的该距离在0.05μm和0.1μm之间的范围内。此外最好，在该退火步骤中的该退火温度等于或高于1150℃，以及在该退火步骤中，在惰性气体气氛中使该衬底退火。
此外，具有沟槽栅结构的半导体器件，包括具有位于该衬底中的沟槽的半导体衬底，该沟槽具有内壁；位于该沟槽的内壁上的绝缘膜；通过该绝缘膜被配置在该沟槽中的栅电极，以及与该沟槽相邻并位于该衬底的表面部分上的源区。该绝缘膜中不包括有变形。器件具有高可靠性。
从下述参考附图所做的详细描述，本发明的上述和其他目的、特征和优点将变得更显而易见。在这些图中图1是表示根据本发明的优选实施例的半导体器件的平面图；图2是沿图1中的线II-II所做的横截面图；图3是沿图1中的线III-III所做的横截面图；图4是沿图1中的线IV-IV所做的横截面图；图5是沿图1中的线V-V所做的横截面图；图6是沿图1中的线VI-VI所做的横截面图；图7A-7C是根据优选实施例，说明用于制造半导体器件的方法的示意性横截面图；图8A-8C是说明根据优选实施例的用于制造半导体器件的方法的示意性横截面图；图9A-9C是说明根据优选实施例的用于制造半导体器件的方法的示意性横截面图；图10A-10C是说明根据优选实施例的用于制造半导体器件的方法的示意性横截面图；图11A-11C是说明根据优选实施例的用于制造半导体器件的方法的示意性横截面图；图12是表示根据优选实施例的各个器件中的累积故障率(cumulative failure tate)与故障时间之间的关系的图；图13是表示根据优选实施例的各个器件中的累积故障率与故障时间之间的关系的图；图14A是表示用于制造该器件的方法的每个过程中的处理温度的图，图14B是表示各个器件中的应力的图，以及图14C是根据优选实施例，表示各个器件中的结晶缺陷的密度的图；图15A是表示处理温度和应力间的关系的图，以及图15B是表示根据优选实施例的处理温度和结晶缺陷的密度间的关系的图。
具体实施例方式
发明人已经初步研究过有关处于沟槽栅型半导体器件中的沟槽的内壁中的应力和结晶缺陷。认为应力和结晶缺陷影响在沟槽的内壁上形成的绝缘膜的可靠性。特别地，发明人已经研究过在制造器件的过程期间，何时生成应力和结晶缺陷。
通过绝缘膜，在沟槽中形成(即嵌入)导电膜后，在沟槽附近生成应力和结晶缺陷。因此，意识到由于应力和/或结晶缺陷，在绝缘膜中生成应变(即变形)。因此，降低绝缘膜的可靠性。
上述考虑也被应用于具有通过绝缘膜，在沟槽中形成的导电膜的另一沟槽栅型半导体器件以及具有所提供的沟槽式电容器以便通过绝缘膜，在沟槽中形成上电极的另一半导体器件。鉴于上述考虑，本发明的优选实施例描述如下。
根据本发明的优选实施例的沟槽栅型半导体器件100用于扩散金属氧化物半导体(即DMOS)晶体管。器件100具有如图1-6所示的结构。如图1所示，器件100包括单元区40和栅引线区(gate leadwire region)41。在单元区40中，形成多个单元，以及每个单元充当晶体管。在栅引线区41中，形成栅引线。在单元区40中，形成具有网格结构的沟槽栅。网格结构包括具有基本上为六边形形状的多个网格。每个网格具有相同的形状。
如图2所示，器件100包括具有N+型硅层1的半导体衬底3和N-型漂移层2的半导体衬底3。N+型硅层1由硅制成，并具有N型导电性。N-型漂移层2位于N+型硅层1上。在单元区中，沟槽4形成在衬底3的一个表面上(即，衬底3的前侧表面上)。沟槽4具有例如1-3μm的深度。栅绝缘膜5形成在沟槽4的内壁上。
栅绝缘膜5包括上部氧化膜5f、氧-氮-氧化物膜(即ONO膜)5d以及下部氧化膜5e。ONO膜5d位于沟槽4的侧壁上。ONO膜5d包括由氧化硅膜制成的底氧化膜5a、氮化硅膜5b以及由氧化硅膜制成的上部氧化膜5c。上部氧化膜5f位于沟槽4的上部，以及下部氧化膜5e位于沟槽4的下部。上部和下部氧化膜5e、5f均厚于ONO膜5d，并且均由氧化硅膜制成。
栅电极6通过栅绝缘膜5位于沟槽4中。栅电极6由多晶硅制成。栅电极6具有T形横截面。当从衬底3的俯视图看时，栅电极6覆盖栅绝缘膜5的上部氧化膜5f。部分栅电极6从衬底3的表面向上突出。部分栅电极6是栅电极6的盖(canopy)。
在衬底3中，用于提供沟道的P型区7、用于提供源极的N+型区8以及P型本体区9位于两个沟槽4之间。层间绝缘膜10位于栅电极6和衬底3上。层间绝缘膜10由BPSG(即，硼磷硅酸盐(borophosilicate)制成。
金属膜11形成在层间绝缘膜10上。金属膜11由铝(即Al)制成，并充当源电极。层间绝缘膜10具有位于N+型区8以及P+型区12上的接触孔13。金属膜11通过接触孔13电连接到N+型区8和P+型区12。用于提供漏电极的另一金属膜14形成在衬底3的后面，即N+硅层1上。金属膜14由例如铝制成。
如图1和3所示，沟槽4从单元区40延伸到栅引线区41。在栅引线区41中，沟槽4形成在衬底3的前面，并具有例如1-3μm的深度。在栅引线区41中，栅绝缘膜5形成在沟槽4的内壁上。这与在单元区40中的沟槽的结构相同。通过栅绝缘膜5，在沟槽4中形成(嵌入)由多晶硅制成的栅电极6。
氧化膜22位于衬底3上，并位于除栅电极6之外的区域中。以这样的方式制备氧化膜22即使在形成沟槽4后，也不从衬底3去除作为用于形成沟槽4的掩膜的氧化膜22。氧化膜22的薄膜厚度为0.8-1.0μm。栅引线21形成在氧化膜22上以便连接到栅电极6，并且由多晶硅制成。层间绝缘膜10从单元区40延伸到栅引线区41以便层间绝缘膜10形成在栅引线21上。金属膜23形成在层间绝缘膜10上并且由例如铝制成。用于提供漏电极的金属膜14形成在衬底3的背面。
在单元区40中，N+型区8位于P型区7上，并与沟槽4相邻，如图2所示。
如图4和5所示，P型阱层(well layer)24形成在N-漂移层2上以便P型阱层24连续地连接单元区40中的P型区7上。通过使用LOCOS方法(即，硅的局部氧化方法)，作为场绝缘膜的氧化膜25形成在P型阱层24上。氧化膜22形成在氧化膜25上。栅引线21也通过氧化膜22、25形成在P型阱层24上。用于提供栅电极6的金属膜23通过形成在层间绝缘膜10中的接触孔26，电连接到栅引线21上。
如图4至6所示，P+型区12形成在单元区40和栅引线区41间的中间区中。中间区不包括该单元，以致P型本体区9以及N+型区8不形成在中间区中的P型区7上。这种结构与在单元区40中的结构不同。然而，P型本体区9以及N+型区8可以形成在中间区中的P型区7上。P+型区12通过形成在层间绝缘膜10上的接触孔27电连接到金属膜11上。
在上述器件100中，将预定电压施加到栅电极6上以便器件100变为导通状态。然后，位于P型区7上的沟槽4周围的区域变为沟道区。因此，通过沟道区，电流在源极和漏极之间流动。
器件100制造如下。图7A-11C表示单元区40中的器件的横截面，其为图2所示的器件的半视图。
如图7A所示，制备半导体衬底3。衬底3包括具有(100)结晶面的N+硅层1。在N+硅层1上，通过使用外延生长方法，形成N-漂移层2。然后，通过使用CVD(即，化学汽相淀积)方法，在衬底3上形成氧化膜22。氧化膜22的薄膜厚度为约1μm。在后一过程中形成沟槽4的情况下，氧化膜22被使用用于一掩膜。
如图7B和7C所示，通过使用光刻法和干刻蚀法，有选择地去除位于将形成沟槽的区域上的部分氧化膜22。然后，通过使用构型为预定图型的氧化膜22作为掩膜，干刻蚀衬底3的表面，以便在衬底3中形成沟槽4。
在上述过程中，损坏沟槽4的内壁，其中形成沟槽4。在下述过程中，消除由于沟槽刻蚀所引起的损坏。如图8A所示，化学地蚀刻沟槽4的内壁，然后，以约1000℃使衬底3退火。在此之后，以850-1050℃热氧化衬底以便处理牺牲氧化层。此时，使沟槽4的上下部分变圆。特别地，使沟槽4的角变圆。另外，用于形成沟槽4的氧化膜22的开口也变大。特别地，修剪氧化膜22的开口的侧边以便加大开口。
如图8B和8C所示，形成栅绝缘膜5。首先，在氧气O2或水气H2O的大气中，以850℃使衬底3退火以便氧化衬底3。因此，在沟槽4的内壁形成作为底氧化膜5a的氧化硅膜。然后，通过使用LPCVD(低压化学汽相淀积)方法，在底氧化膜5a和氧化膜22上形成氮化硅膜5b。
如图9A所示，以及通过CHF3和Q2气体系统，通过使用各向异性蚀刻方法，蚀刻和去除部分氮化硅膜5b以便去除位于沟槽4的底部的氮化硅膜5b的底面部分。因此，位于沟槽的侧壁上的氮化硅膜5b仍然存在，以及暴露氧化硅膜的底面部分，即底氧化膜5a。此时，同时去除位于沟槽4的上部和位于氧化膜22上的部分氮化硅膜5b，以便从沟槽4的上部和氧化膜22暴露氧化硅膜，即，底氧化膜5a。
如图9B所示，在氧气O2或水气H2O的大气中，以950℃使衬底3退火，以便热氧化衬底3。因此，在氮化硅膜5b上形成作为氧化硅膜的顶氧化膜5C。因此，在沟槽4的侧壁上，形成ONO膜5d。ONO膜5d由底氧化膜5a、氮化硅膜5b和顶氧化膜5c组成。在上部和下部上，即，沟槽4的底部，通过上述热氧化过程形成上部和下部氧化膜5e、5f。上部和下部氧化膜5e、5f很厚，以致抑制沟槽4的上下部分角处的电场浓度，即抑制角周围的电场强度增加。因此，限制由电场浓度引起的器件100的耐电压的降低。特别地，主要将电场浓度施加到沟槽4的角处的栅绝缘膜5。
如图9C所示，通过使用LPCVD方法，在沟槽4中以及衬底3上形成掺杂多晶硅膜31，以便用掺杂多晶硅膜31填充沟槽4。位于氧化膜22上的掺杂多晶硅膜31的薄膜厚度为例如约1μm。尽管掺杂多晶硅膜31直接位于沟槽4中以及衬底3上，能首先形成未掺杂多晶硅膜，然后作为掺杂剂的杂质掺杂在未掺杂多晶硅膜中以便形成掺杂多晶硅膜31。
如图10A所示，通过深蚀刻过程使掺杂多晶硅膜31变薄，以便掺杂多晶硅膜31的薄膜厚度变为预定厚度。特别地，位于氧化膜22上的掺杂多晶硅膜31的薄膜厚度变为例如0.3-0.5μm。掺杂多晶硅膜31的这种变薄提供形成栅引线21。
如图10B所示，通过使用光刻和干刻蚀法，进一步刻蚀掺杂多晶硅膜31。因此，在单元区40中，掺杂多晶硅膜31的高度等于或低于氧化膜22的表面，并高于衬底3的表面。特别地，控制蚀刻时间以便掺杂多晶硅膜31的上表面以及衬底3的表面间的高度为例如0.6-0.7μm。而且，在栅引线区41中，不蚀刻位于氧化膜22上的掺杂多晶硅膜31(即，仍然存在)，如图3所示。因此，在单元区40中形成栅电极6，以及在栅引线区41中形成栅引线21。在这里，修剪氧化膜22的开口的侧边22a以便加大开口。因此，形成具有T形横截面的栅电极6，以及栅电极6的盖6a具有0.3-0.5μm的薄膜厚度。
在这一实施例中，将氧化膜22的侧边22a设定为预定位置以便形成下述结构。栅电极6的盖6a覆盖位于沟槽4的开口4a的内侧中的上部氧化膜5f。特别地，盖6a覆盖上部氧化膜5f的上表面。以及制备盖6a的边缘6b与沟槽4的开口4a的边缘间的深度6c以便在形成源区域的后一过程中形成N+型区域8。作为源区的N+型区域8与P型区7接触以便N+型区8与位于沟槽4附近的P型区7间的接触面8a几乎与衬底3的表面平行。
特别地，如下所述，当在后一过程中去除沟槽掩膜时，盖6a的边缘6b与沟槽4的开口4a的边缘间的长度6c处于0.05μm和0.1μm间的范围内。在这里，长度6c平行于衬底3的表面。
如图10C和11A所示，去除位于单元区40中的氧化膜22。通过使用干蚀刻方法，氧化膜22被用作为用于形成沟槽4的掩膜。因此，暴露衬底3的表面。接连地，以850-1050℃使衬底3退火以便热氧化衬底3。因此，在栅电极6和衬底3的表面上形成氧化膜32。在后一过程中，通过使用离子注入方法，形成P型区7、N+型区8等等的情况下，氧化膜32被用作为用于防止沟道现象或污染的贯穿氧化膜(即保护膜)。
然后，在30分钟期间，在氮气氛中，以1170℃使衬底3退火以便提高栅绝缘膜5的可靠性，即，以便提高薄膜5的质量。尽管在氮气氛中执行栅绝缘膜5的改进，但是在另一种惰性气体气氛中也能执行改进。
如图11B所示，通过使用光刻法，形成掩膜。执行用于注入杂质作为掺杂剂的离子注入以及用于扩散杂质的连续热扩散处理以便通过使用掩膜以及作为另一掩膜的栅电极6，形成P型区7。P型区7变为沟道区。在1050-1100℃执行热扩散处理以便提供在1.5μm和2μm间的范围内、从衬底3的表面开始的P型区7的深度。
如图11C所示，通过使用光刻法，形成另一掩膜。执行以1000-1100℃的离子注入和连续热扩散处理以便通过使用掩膜和作为另一掩膜的栅电极6，形成N+型区8。N+型区8变为源区。另外，形成P型本体区9和P+型区12。
然后，在栅电极6和衬底3上形成层间绝缘膜10。此后，在第一回流过程(即平面化过程或平坦化过程)中，以950℃处理衬底3，以便使层间绝缘膜10变平。此后，在层间绝缘膜10中形成接触孔13、26、27，然后，在第二回流过程中以900℃处理衬底3，以便使接触孔13、26和27的角变圆。然后，在接触孔13、27中以及在层间绝缘膜10上形成作为源电极的金属膜11，在接触孔26中以及在层间绝缘膜10上形成作为栅电极的金属膜23。
然后，通过使用用于抛光衬底3的背面的背面抛光方法，使衬底3变薄。此后，在衬底3的背面形成作为漏电极的金属膜14。因此，完成器件100。
根据优选实施例的器件100的特性描述如下。在形成栅电极6后，在图11A中所示的过程中，在栅电极6的表面上以及从氧化膜22暴露的衬底3的表面上形成氧化膜32。此后，以高于用于形成N+型区8的热扩散过程中的处理温度的高温使衬底3退火。通过这一高温退火处理，提高栅绝缘膜5的质量。因此，提高栅绝缘膜5的可靠性。在这里，测试通过根据优选实施例的方法制造的器件100的可靠性。也测试在形成氧化膜32后，没有以高温使衬底3退火的另一方法制造的比较器件的可靠性。
图12表示累积故障率和故障时间之间的关系。图12还表示通过各种方法制造的器件100的各种曲线112A-112D。曲线112A表示通过根据优选实施例的方法制造的器件100，其中在30分钟期间，以1170℃使衬底3退火。曲线112B表示通过在30分钟期间，以1100℃使衬底3退火的方法制造的器件100。曲线112C表示通过在30分钟期间，以1050℃使衬底3退火的方法制造的器件100。曲线112D表示通过未使衬底3退火的方法制造的器件100。在这里，以Vg＝50V和150℃执行测试。
曲线112A位于曲线112D之下。因此，与曲线112D相比，降低了曲线112A中的随机故障模式(即偶然故障)。特别地，用根据优选实施例的方法制造的器件100具有低的随机故障概率，以便提高器件100的可靠性，即栅绝缘膜5的可靠性。另外，通过以1050℃t1100℃的退火方法制造的器件100表示曲线112B和112C，几乎与用于表示未退火的方法的曲线112D相同。因此，通过低于1100℃的退火方法制造的器件100具有较低可靠性，以致未能足够地提高可靠性。因此，要求以高于1100℃的温度进行退火。
图13表示累积故障率和故障时间间的关系。图13还表示通过各种方法制造的器件100的各种曲线113A-113C。曲线113A表示通过根据优选实施例的改进方法制造的器件100，其中在图11A所示的过程中，在栅电极6上形成氧化膜32后，在10分钟期间，以1170℃使衬底3退火。曲线113B表示通过在图9B所示的过程中，在沟槽4的内壁上形成栅绝缘膜5后，以及在图11A所示的过程中，在栅电极6上形成氧化膜32前，使衬底3退火的方法制造的器件100。曲线113C表示通过未使衬底3退火的方法制造的器件100。
曲线113A位于曲线113C之下。因此，与曲线113C相比，降低曲线112A中的随机故障模式。特别地，通过在10分钟期间，以1170℃退火方法制造的器件100具有低的随机故障概率，以致提高了器件100的可靠性，即栅绝缘膜5的可靠性。即，能使处理时间缩短到低于30分钟。然而，通过在形成栅绝缘膜5之后以及在栅电极6上形成氧化膜32之前，在10分钟期间，以1170℃退火方法制造的器件100具有较低可靠性，以致不能足够地降低随机故障模式。因此，要求在栅电极6上形成氧化膜32之后执行退火。
图14A-14C表示制造过程和在沟槽4附近的衬底3中生成的应力以及结晶缺陷间的关系。图14A表示每个过程中的处理温度。图14B表示在沟槽4的上部附近的衬底3中生成的应力大小。图14C表示在沟槽4附近的衬底3中生成的结晶缺陷的密度。在图14A中，P1表示如图8A所示，在形成沟槽4后的退火过程。P2表示形成底氧化膜5a的过程，如图8B所示。P3表示形成顶氧化膜5C的过程，如图9B所示。P4表示栅电极6的氧化过程，如图11A所示。P5表示以1170℃退火的过程，即，图11A中所示的高温退火过程。P6表示第一回流过程。P7表示第二回流过程。P8表示形成金属膜11、23的过程。
如图14B所示，在未执行高温退火的情况下，使形成作为栅电极和源电极的金属膜11、23后测量的应力114B增加。特别地，与在形成金属绝缘膜5(即顶氧化膜5C)后以及在形成栅电极6前测量的应力114A相比，使应力114B增加。通过比较，在执行高温退火的情况下，在形成金属膜11、23后测量的应力114C几乎与在形成上部氧化膜5c之后以及形成栅电极6之前测量的应力114A相同。
如图114C所示，与在内壁上形成ONO膜5d后测量的结晶缺陷相比，在栅电极6上形成氧化膜32后，在沟槽4附近的衬底中生成的结晶缺陷114E被增加。此后，在未执行高温退火的情况下，在形成栅绝缘膜5后以及在形成栅电极6前测量的结晶缺陷114F几乎与在形成氧化膜32后测量的结晶缺陷114E相同。相反，在执行高温退火的情况下，在形成金属膜11、23后，观测到无结晶缺陷114G。
图15A表示处理温度和在沟槽4的上部附近的衬底3中生成的应力间的关系。图15B表示处理温度和在沟槽4的附近的衬底3中生成的结晶缺陷间的关系。根据优选实施例，在制造过程中，通过器件100获得这些关系。在这里，即使未执行高温退火，也在栅电极6上形成金属膜32后，执行作为热处理的第一回流过程。以950℃执行用于平面化层间绝缘膜10的第一回流过程。因此，这一温度，即950℃表示在未执行高温退火的情况下的处理温度。
如图15A和15B所示，当增加处理温度时，降低应力和结晶缺陷。
在未执行高温退火的情况下，在栅电极6上形成氧化膜32后，生成位于沟槽4附近的衬底3中的结晶缺陷和应力。此后，结晶缺陷和应力仍然在沟槽4的附近。
因此，在栅电极6上形成金属膜32后，执行高温退火以便降低位于沟槽4附近的结晶缺陷和应力。因此，防止栅绝缘膜5由于结晶缺陷和应力而被损坏。另外，通过高温退火，还减轻栅绝缘膜5中的损坏诸如变形。由在沟槽4附近生成的应力和结晶缺陷引起损坏。因此，提高栅绝缘膜5的可靠性。鉴于上述考虑，最好将退火温度，即高温退火过程中的处理温度设定成提供去除沟槽4附近的衬底3中的应力和结晶缺陷以及减轻栅绝缘膜5中的损坏的某一温度。一般来说，作为与栅绝缘膜5相同的组分的透明石英(SiO2)具有1150℃的退火点Ta。在退火点Ta，能去除透明石英中的内部变形。因此，以等于或高于1150℃执行退火，以便足以去除栅绝缘5中的内部变形。退火温度的上限是例如1200℃，其为半导体器件的最大温度以及衬底3的耐温。
在优选实施例中，在执行高温退火后，形成作为沟道区的P型区7、作为源区的N+型区8以及P型本体区9。如果在执行高温退火前，形成作为在P型区7、N+型区8以及P型本体区9。再次使P型区7、N+型区8以及P型本体区9中的杂质扩散以便使区7-9变形。特别地，使区域7-9形成以便具有预定浓度和预定深度剖面(profile)。在这里，深度剖面是区域7-9的结构，其位于从衬底3的表面测量的预定深度中。然而，通过以高于用于形成区域7-9的热扩散过程的处理温度的高温执行的高温退火，浓度和深度剖面自该预定构成发生改变。因此，在高温退火后，形成区域7-9以便区域7-9具有预定结构，即，预定浓度和预定深度剖面。
在优选实施例中，栅电极6具有T形横截面以便当从衬底3的上部观察点看时，栅电极6的盖6a覆盖处于沟槽4的开口4a周围的栅绝缘膜5，即上部氧化膜5f。特别地，形成栅电极6以便使盖6a的边缘6b处于沟槽4的开口4a的边缘之外。
因此，栅电极6覆盖位于沟槽4的开口4a附近的上部氧化膜5f的上表面。因此，当在图10C所示的过程中蚀刻氧化膜22时，防止上部氧化膜5f被蚀刻。特别地，防止上部氧化膜5f的上表面被蚀刻。因此，在蚀刻氧化膜22的情况下，防止损坏栅绝缘膜5，以便使栅绝缘膜5的可靠性的降低受到限制。
提供盖6a的边缘6b和沟槽4的开口4a的边缘间的长度6c以便形成作为源区的N+型区8，源区具有在N+型区8和位于基本上平行于衬底3的表面的沟槽4附近的P型区7间的接触面8a。因此，接触面8a，即N+型区8的底部几乎与衬底3的表面平行，以及N+型区8的底部垂直与沟槽4的侧壁接触。以及接触面8a不平行或垂直于位于沟槽4的开口4a附近的沟槽4的上部，以便防止器件100的阈值电压偏离预定电压。
当在图10C中所示的过程中，去除沟槽掩膜时，盖6a的边缘6b与沟槽4的开口4a的边缘间的长度6c处于0.05μm和0.1μm间的范围内。在这里，正好在图10B所示的过程中形成栅电极6后，定义长度6c。因此，在完成器件100后，长度6c可以不在0.05μm和0.1μm的范围内。即，在离子注入前后，在热处理中氧化栅电极6的情况下，可以改变栅电极6的尺寸。
(改型)尽管栅绝缘膜5由ONO膜5d以及由氧化硅制成的上部和下部氧化膜5e、5f组成，栅绝缘膜5能仅由ONO膜5d组成。另外，栅绝缘膜5能仅由除ONO膜5d之外的氧化膜或另一薄膜组成。
尽管栅电极6具有T形横截面，栅电极6能具有I形横截面。在这种情况下，栅电极6不具有盖6a。然而，在形成栅电极6后执行高温退火，以便能提高栅绝缘膜5。
尽管执行热处理以便在执行高温退火后，形成作为沟道区的P型区7，在从衬底3的表面测量的P型区7的深度变深的情况下，能同时执行高温退火和热处理。另外，在那种情况下，能在形成沟槽4之前，预先形成P型区7。那是因为在P型区7的深度变深的情况下，以高于1100℃执行热扩散过程。在这里，在优选实施例中，以1050-1100℃执行热扩散处理以便P型区7的深度变为1.5-2μm。
尽管在用于形成作为源区的N+型区8的热扩散过程中的处理温度低于高温退火过程中的退火温度，能以与高温退火过程相同的温度-1170℃执行用于形成N+型区8的热扩散过程。相反，当以高温诸如1170℃执行用于形成N+型区8的热扩散处理时，能以与热扩散处理的处理温度相同的温度执行高温退火过程。
尽管网格结构具有六边形网格，网格结构能具有另一多边形网格，诸如正方形网格。另外，沟槽栅具有条状结构，尽管沟槽栅具有网格结构。
尽管器件100包括N沟道型MOSFET，即DMOS晶体管，器件100能包括具有沟槽栅MOS结构，诸如P沟道型MOSFET和IGBT的另一功率器件。P沟道型MOSFET具有与N沟道型MOSFET的导电率相反的不同的导电率。IGBT具有分别与与N沟道型MOSFET中的衬底3和N-漂移层2的导电性相反的不同导电性的衬底和漂移层。另外，器件100能包括具有沟槽电容器的另一器件，其中通过层间绝缘膜，在衬底的沟槽中形成上电极。此外，器件100能包括具有沟槽栅结构的另一器件，其中通过绝缘膜，在沟槽中形成导电膜。
这些修改和改进将被视为在由附加权利要求书定义的本发明的范围内。
权利要求
1.一种用于制造半导体器件(100)的方法，包括步骤在衬底(3)中形成具有内壁的沟槽(4)；在所述沟槽(4)的内壁上形成绝缘膜(5)；通过所述绝缘膜(5)，在所述沟槽(4)中形成导电膜(6)；以及在形成所述导电膜(6)的步骤后，以一退火温度使所述衬底(3)退火，以便以该退火温度去除所述绝缘膜(5)中的损坏。
2.如权利要求1所述的方法，其特征在于，所述衬底(3)由硅制成，以及其中，所述退火温度等于或高于1150℃。
3.如权利要求1或2所述的方法，其特征在于，所述导电膜(6)由掺杂多晶硅制成，以及其中，所述绝缘膜(5)由氧化硅和氮化硅制成。
4.如权利要求1至3的任何一个所述的方法，其特征在于，所述绝缘膜(5)包括氧-氮-氧膜(5a、5b、5c、5d)以及上部和下部氧化膜(5e、5f)，其中，所述沟槽(4)包括侧壁和上下部分，其中，所述氧-氮-氧膜(5a、5b、5c、5d)位于所述沟槽(4)的侧壁上，以及所述上部氧化膜(5f)位于所述沟槽(4)的上部，以及所述下部氧化膜(5e)位于所述沟槽(4)的下部，其中，所述氧-氮-氧膜(5a、5b、5c、5d)包括氧化硅膜(5a)、氮化硅膜(5b)和另一氧化硅膜(5c)，以及其中，所述上部和下部氧化膜(5e、5f)由氧化硅制成。
5.如权利要求1至4的任何一个所述的方法，进一步包括步骤形成具有接触面(8a)的源区(8)，所述接触面(8a)位于所述源区(8)与所述衬底3之间，所述源区(8)位于所述沟槽(4)的附近并且几乎与所述衬底(3)平行，其中，所述沟槽(4)中的所述导电膜(6)提供一栅电极(6)，其中，所述栅电极(6)包括用于覆盖所述上部氧化膜(5f)的盖(6a)以便所述栅电极(6)具有T形横截面，其中，所述栅电极(6)的盖(6a)具有与所述沟槽(4)的开口(4a)的边缘相隔预定距离(6c)的边缘(6b)，以及其中，所述预定距离(6c)被预定以不防止形成所述源区98)。
6.如权利要求1至5的任何一个所述的方法，其特征在于，所述器件(100)包括单元区(40)和栅引线区(41)，其中，所述单元区(100)包括多个单元，每个单元充当晶体管，以及其中，所述栅引线区(41)包括栅引线。
7.如权利要求6所述的方法，其特征在于，所述晶体管为N沟道型MOSFET、P沟道型MOSFET或IGBT。
8.一种用于制造半导体器件(100)的方法，包括步骤在衬底(3)形成具有内壁的沟槽(4)；在所述沟槽(4)的内壁上形成绝缘膜(5)；通过所述绝缘膜(5)，在所述沟槽(4)中形成栅电极(6)；在形成所述栅电极(6)的步骤后，通过使用所述栅电极(6)作为掩膜，将杂质注入所述衬底(3)中；执行用于扩散所述杂质的热扩散过程以便形成与所述沟槽(4)相邻并位于所述衬底(3)的表面上的的源区(8)；以及在形成所述栅电极(6)的步骤后，以退火温度使衬底(3)退火以便以退火温度去除所述绝缘膜(5)中的损坏。
9.如权利要求8所述的方法，其特征在于，以一处理温度执行所述热扩散过程，以及其中，在退火步骤中的退火温度高于在执行所述热扩散过程的步骤中的处理温度。
10.如权利要求8或9所述的方法，其特征在于，所述绝缘膜(5)包括氧-氮-氧膜(5a、5b、5c、5d)以及上部和下部氧化膜(5e、5f)，其中，所述沟槽(4)包括侧壁和上下部分，其中，所述氧-氮-氧膜(5a、5b、5c、5d)位于所述沟槽(4)的侧壁上，以及所述上部氧化膜(5f)位于所述沟槽(4)的上部，以及所述下部氧化膜(5e)位于所述沟槽(4)的下部，其中，所述氧-氮-氧膜(5a、5b、5c、5d)包括氧化硅膜(5a)、氮化硅膜(5b)和另一氧化硅膜(5c)，以及其中，所述上部和下部氧化膜(5e、5f)由氧化硅制成。
11.如权利要求10所述的方法，进一步包括步骤形成具有接触面(8a)的源区(8)，所述接触面(8a)位于所述源区(8)与所述衬底3之间，所述源区(8)位于所述沟槽(4)的附近并且几乎与所述衬底(3)平行，其中，所述沟槽(4)中的所述导电膜(6)提供栅电极(6)，其中，所述栅电极(6)包括用于覆盖所述上部氧化膜(5f)的盖(6a)以便所述栅电极(6)具有T形横截面，其中，所述栅电极(6)的盖(6a)具有与所述沟槽(4)的开口(4a)的边缘相隔预定距离(6c)的边缘(6b)，以及其中，所述预定距离(6c)为预定的以不防止形成所述源区(8)。
12.如权利要求11所述的方法，其特征在于，在所述盖(6a)的边缘(6b)与所述沟槽(4)的开口(4a)的边缘间的所述距离(6c)在0.05μm和0.1μm之间的范围内。
13.如权利要求8至12的任何一个所述的方法，其特征在于，在所述退火步骤中的所述退火温度等于或高于1150℃，以及其中，在所述退火步骤中，在惰性气体气氛中使所述衬底(3)退火。
14.一种具有沟槽栅结构的半导体器件，包括具有沟槽(4)的半导体衬底(3)，所述沟槽(4)在所述半导体衬底(3)中具有内壁；位于所述沟槽(4)的内壁上的绝缘膜(5)；通过所述绝缘膜(5)，位于所述沟槽(4)中的栅电极(6)，以及与所述沟槽(4)相邻并位于所述衬底(3)的表面部分上的源区(8)，其特征在于，所述绝缘膜(5)中没有损坏。
15.如权利要求14所述的器件，其特征在于，所述绝缘膜(5)包括氧-氮-氧膜(5a、5b、5c、5d)以及上部和下部氧化膜(5e、5f)，其中，所述沟槽(4)包括侧壁和上下部分，其中，所述氧-氮-氧膜(5a、5b、5c、5d)位于所述沟槽(4)的侧壁上，以及所述上部氧化膜(5f)位于所述沟槽(4)的上部，以及所述下部氧化膜(5e)位于所述沟槽(4)的下部，其中，所述氧-氮-氧膜(5a、5b、5c、5d)包括氧化硅膜(5a)、氮化硅膜(5b)和另一氧化硅膜(5c)，以及其中，所述上部和下部氧化膜(5e、5f)由氧化硅制成。
16.如权利要求15所述的器件，其特征在于，所述栅电极(6)包括用于覆盖所述上部氧化膜(5f)的盖(6a)以便所述栅电极(6)具有T形横截面，以及其中，所述栅电极(6)的所述盖(6a)具有与所述沟槽(4)的开口(4a)的边缘相隔预定距离(6c)的边缘(6b)。
17.如权利要求16所述的器件，其特征在于，以通过使用所述栅电极(6)作为掩膜，将杂质注入所述衬底(3)中，然后，通过热扩散过程，使所述杂质扩散的方式，制备所述源区(8)，其中，以在形成所述栅电极(6)后，以退火温度，使所述绝缘膜(5)退火的方式，消除所述绝缘膜(5)的损坏，以及其中，所述预定距离(6c)为预定的，以不防止形成所述源区(8)。
18.如权利要求17所述的器件，其特征在于，所述衬底(3)由硅制成，以及其中，所述退火温度等于或高于1150℃。
19.如权利要求14-18的任何一个所述的器件，其特征在于，所述栅电极(6)由掺杂多晶硅制成，以及其中，所述绝缘膜(5)包括氧化硅膜(5a、5c、5e、5f)和氮化硅膜(5b)。
20.如权利要求14-19的任何一个所述的器件，其特征在于，所述绝缘膜(5)包括氧-氮-氧膜(5a、5b、5c、5d)以及上部和下部氧化膜(5e、5f)，其中，所述沟槽(4)包括侧壁和上下部分，其中，所述氧-氮-氧膜(5a、5b、5c、5d)位于所述沟槽(4)的侧壁上，所述上部氧化膜(5f)位于所述沟槽(4)的上部，以及所述下部氧化膜(5e)位于所述沟槽(4)的下部，其中，所述氧-氮-氧膜(5a、5b、5c、5d)包括氧化硅膜(5a)、氮化硅膜(5b)和另一氧化硅膜(5c)，以及其中，所述上部和下部氧化膜(5e、5f)由氧化硅制成。
21.如权利要求14至20的任何一个所述的器件，进一步包括单元区(40)和栅引线区(41)，其中，所述单元区(40)包括多个单元，所述多个单元的每一个充当晶体管，以及其中，所述栅引线区(41)包括栅引线。
22.如权利要求21所述的器件，其特征在于，所述晶体管为N沟道型MOSFET、P沟道型MOSFET或IGBT。
全文摘要
一种用于制造半导体器件(100)的方法，包括步骤在衬底(3)中形成沟槽(4)；通过该绝缘膜(5)，在该沟槽(4)中形成导电膜(6)；以及在形成该导电膜(6)的步骤后，以退火温度使该衬底(3)退火，以便以退火温度去除该绝缘膜(5)中的损坏。用上述方法制造的器件(100)具有高可靠性。
文档编号H01L29/423GK1527369SQ20041000739
公开日2004年9月8日 申请日期2004年3月2日 优先权日2003年3月3日
发明者青木孝明 申请人:株式会社电装