专利名称：制造半导体器件中的电感的方法
技术领域：
本发明涉及一种制造半导体器件中的电感的方法，更具体地说，涉及一种制造其中很厚地形成用于电感的布线的半导体器件中的电感的方法。
背景技术：
在CMOS RF技术中，通过直接转换等降低RF到基本频带的能级，使得即使用普通CMOS工艺也能制作RF芯片。这是把基本频带和RF并入一单个芯片中的核心技术并且能够发展用于无限通讯器件的SoC(芯片上系统)。对于SoC，要求用批处理在单个半导体衬底上形成有源器件和无源器件，由此制作高频率集成电路。当制作这种高频率集成电路时，能够执行例如弱信号放大和频率转换的功能的部件常用于显著地降低所用部件的数目并还使高频率装置微型化，从而增加了产量。
图1是具有形成在同一衬底上的有源器件和无源器件的示范性RFCMOS的3-D示图。如图1中所示，在RF CMOS中，对单位元件的电连接部分以及有源器件和无源器件同时成批地形成在半导体衬底上。因此，与常规高频率电路板相比，RF CMOS尺寸小、可靠性高以及特性稳定。此外，不需要独立部件的额外封装。众所周知，与使用独立部件制造高频率电路的情况相比，这能够降低制造成本并且增加无线通讯器件的市场竞争力。也就是说，为了制造高频率电路，在现有技术中使用其中安装在陶瓷基板上为独立部件的有源器件和无源器件的高频率电路板。然而，当微型化和批量生产无线系统时，用半导体基板取代电路板。
同样地，RF CMOS主要分成有源器件和无源器件。无源器件包括电阻器、电感、电容器以及有源器件和无源器件之间的布线。在这种情况下，通过从具有限定结构和尺寸的标准器件中测量RF特性、提取等效电路参数以及归纳特性规律来提供无源器件的特性作为数据。这时，通常以螺旋结构制造电感。根据金属的线宽、距离、螺旋数目等来改变电感的特性。此外，通过从RF CMOS器件中提取等效电路参数以及归纳特性规律来提供这些特征作为数据。
在电感为无源器件的情况下，要求降低电阻和减少布线之间的寄生电容，以便得到高Q(品质)因数。如果使用Cu形成布线，那么制造电感的工艺使用金属镶嵌工艺，以便实现理想的图形。金属镶嵌工艺由各种工艺的组合构成，例如氧化膜淀积工艺、曝光工艺、蚀刻工艺、化学机械抛光工艺和金属淀积工艺。
在这些工艺中，当形成电感布线时，为了形成用于电感的厚布线，在形成电感图形后借助于蚀刻工艺形成布线。这时，由于光致抗蚀剂图形和氧化物膜之间的蚀刻选择比率，对形成深电感图形存在限制。
发明内容
本发明针对一种制造半导体器件中的电感的方法，其中通过以相同图形或不同图形进行至少两次金属镶嵌工艺来很厚地形成用于电感的布线，从而降低电阻、得到良好的Q(品质)因数、并提高工艺的可靠性和器件的电特性。
根据本发明的一个优选实施例，提供一种制造半导体器件中的电感的方法，包括在半导体衬底上形成层间绝缘膜的第一步骤，在层间绝缘膜中形成金属镶嵌图形的第二步骤，以及在金属镶嵌图形中形成金属布线的第三步骤，其中重复进行第一至第三步骤以形成垂直地连接宽度上没有变化而具有增加了厚度的布线。
在上述中，优选用铜形成金属布线。
形成金属布线的步骤包括如下步骤在含有金属镶嵌图形的整个结构上形成阻挡金属层、在含有金属镶嵌图形的整个结构上形成金属籽晶层、以及用电镀法在金属镶嵌图形内形成金属布线。
形成金属布线的步骤可以包括如下步骤在含有金属镶嵌图形的整个结构上形成阻挡金属层、在含有金属镶嵌图形的整个结构上形成金属籽晶层、剥离层间绝缘膜上的金属籽晶层、从而仅在金属镶嵌图形内留下残留的金属籽晶层、以及用电镀法在金属镶嵌图形内形成金属布线。
形成金属布线的步骤可以包括如下步骤在含有金属镶嵌图形的整个结构上形成阻挡金属层、在含有金属镶嵌图形的整个结构上形成金属籽晶层、剥离在层间绝缘膜上的金属籽晶层和阻挡金属层、从而仅在金属镶嵌图形内留下残留的阻挡金属层和金属籽晶层、以及用电镀法在金属镶嵌图形内形成金属布线。
可以用单原子淀积法形成阻挡金属层。
在形成阻挡金属层后，还可以包括剥离在金属镶嵌图形的底部处的阻挡金属层的步骤。可以在PVD反应室内以RF蚀刻模式、或在RIE反应室或MERIE反应室内各向异性地剥离在金属镶嵌图形底部的阻挡金属层。
在形成金属布线之后，还可以包括进行退火处理的步骤。退火处理可以在熔炉内进行、以及在N2/H2气氛中、以100℃至200℃的温度用30分钟至3小时进行退火处理。
图1是具有形成在同一衬底上的有源器件和无源器件的示范性RFCMOS的3-D示图；以及图2A至图2F示出了用于说明根据本发明实施例的制造半导体器件中的电感的方法的截面图。
具体实施例方式
现在将参考附图介绍根据本发明的优选实施例。由于为了本领域的普通技术人员能够理解本发明提供优选实施例，所以它们可以以各种方式修改并且本发明的范围不局限于下述的优选实施例。
此时，在描述一层膜在其它膜或半导体衬底“上”的情况中，一层膜可以直接接触其它膜或半导体衬底。或者，在一层膜和其它膜或半导体衬底之间可以插入第三膜。此外，在图中，为便于说明和清楚放大了每层的厚度和尺寸。相同的参考数字用于标注相同或相似的部分。
图2A至图2F示出了用于说明根据本发明实施例的制造半导体器件中的电感的方法的截面图。
参考图2A，在半导体衬底201上形成第一层间绝缘膜202，在半导体衬底201中形成用于形成半导体器件的各种部件(未示出)。
尽管图中没有示出，但在第一层间绝缘膜202的给定区域中形成通孔，并且在通孔中形成连接到半导体衬底201的结区或下层金属布线的通路插塞。
此后，在第一层间绝缘膜202上依序形成第一绝缘阻挡层203和第二层间绝缘膜204。在上述中，可以用SiN膜来形成第一绝缘阻挡层203。
然后，用金属镶嵌工艺在第二层间绝缘膜204中形成第一金属镶嵌图形204a，例如通孔或沟槽。在第一金属镶嵌图形204a内形成第一金属布线206。第一金属布线206通过形成在第一层间绝缘膜202中的通路插塞(未示出)连接到半导体衬底101的结区或下层金属布线(未示出)。这时，优选用铜来形成第一金属布线206。
此时，优选在形成第一金属布线206之前，在第一金属镶嵌图形204a的侧壁和底部形成第一阻挡金属层205，以便阻止第一金属布线206的金属成分扩散进入第二层间绝缘膜204中。从而，在第一金属布线206和第二层间绝缘膜204之间形成第一阻挡金属层205能阻止第一金属布线206的金属成分扩散进入第二层间绝缘膜204。
参考图2B，在含有第一金属布线206的整个结构上先后形成第二绝缘阻挡层207和第三层间绝缘膜208。
在上文中，可以用SiN膜形成第二绝缘阻挡层207。更具体地，通过在200℃至400℃的温度下施加SiH4、N2和NH3，第二绝缘阻挡层207可以形成100至2000的厚度。在这种情况下，SiH4的供给流设定为50sccm至500sccm、N2的供给流设定为100sccm至10000sccm、以及NH3的供给流设定为5sccm至1000sccm。
此时，优选用具有低介电常数的绝缘材料形成第三层间绝缘膜208，例如FSG。还优选在考虑到在随后的工艺中要形成的第二金属布线212的厚度和宽度来决定第三层间绝缘膜208的厚度。第三层间绝缘膜208可以形成为25000至40000的厚度。
参考图2C，用金属镶嵌工艺形成第二金属镶嵌图形209，例如通孔或沟槽。如果必要的话，第二金属镶嵌图形209可以形成与第一金属镶嵌图形204a相同的图形，或可以具有宽的宽度或窄的宽度。
然后，蚀刻通过第二金属镶嵌图形209暴露出的第二绝缘阻挡层207。由于第二绝缘阻挡层207具有比第一金属布线206相对高的电阻，所以优选通过减少第二绝缘阻挡层207的电阻来剥离第二绝缘阻挡层207。当蚀刻第二绝缘阻挡层207时，露出下面的第一金属布线206。
参考图2D，在含有第二金属镶嵌图形209的整个结构上形成第二阻挡金属层210。可以用Ta或TaN来形成第二阻挡金属层210。此后，为了防止要形成在第二金属镶嵌图形209中的金属布线和第一金属布线206之间的接触电阻增加，优选剥离在第二金属镶嵌图形209的底部的第二阻挡金属层210。在这种情况下，可以在PVD反应室内以RF蚀刻模式、或在反应离子蚀刻(RIE)反应室或磁增强反应离子蚀刻(MERIE)反应室中以各向异性方式剥离第二阻挡金属层210。此时，如果用单原子淀积法形成第二阻挡金属层210，那么第二阻挡金属层210很薄地形成并且电阻低。从而，可以省略蚀刻第二金属镶嵌图形209的底部处的第二阻挡金属层210的过程。
接着，在第二阻挡金属层210上形成金属籽晶层211。优选用铜来形成金属籽晶层211。金属籽晶层211可以形成1000至2000的厚度。
参考图2E，用电镀法在金属籽晶层211上形成电镀层212a，以便完全填埋第二金属镶嵌图形209。然后进行退火处理。在熔炉内N2/H2气氛中、在100℃至200℃的温度条件下用30分钟至3小时进行退火处理。
此时，尽管图中没有示出，但在进行电镀法之前，仅仅可以选择性地剥离在第三层间绝缘膜208上的金属籽晶层，以留下仅在金属镶嵌图形209内残余的金属籽晶层211，由此仅在金属镶嵌图形209内形成电镀层212a。在这种情况下，存在能减少在随后的处理中进行的化学机械抛光工艺的负担的优势。
此外，在进行电镀法之间，选择性地剥离在第三层间绝缘膜208上的阻挡金属层和金属籽晶层，以仅在金属镶嵌图形209内留下残留的金属籽晶层211和阻挡金属层210，并随后用无电镀法形成电镀层212a，由此仅在金属镶嵌图形209内形成电镀层212a。甚至在这种情况下，也具有能减少在随后的处理中进行的化学机械抛光工艺的负担的优势。
参考图2F，用化学机械抛光工艺剥离在第三层间绝缘膜208上的电镀层(图2E中的212a)、第二阻挡金属层210和其它导电材料。此时，可以用与形成第二金属布线212的方法相同的方法形成图2A中形成的第一金属布线206。从而，形成用于电感并具有第一金属布线206和第二金属布线212的布线213。
使第二金属布线212直接接触第一金属布线206。此外，由于以相同的图形形成第二金属镶嵌图形209和第一金属镶嵌图形204a，所以第二金属布线212能形成与第一金属布线206相同的图形。结果，由此用双金属镶嵌工艺形成由第一金属布线206和第二金属布线212构成的单电感布线213。通过双金属镶嵌工艺，能够形成比常规6μm厚3μm、甚至高纵横比的电感布线213。
此外，尽管图中没有示出，如果重复进行图2B至2F中所示的方法，甚至可以以高纵横比形成更厚的电感布线。
根据如上所述的本发明，通过以相同图形或不同图形进行至少两次金属镶嵌工艺来很厚地形成用于电感的布线，以便降低电阻并得到良好的Q(品质)因数。因此，本发明具有能提高工艺可靠性和器件电特性的效果。
权利要求
1.一种制造半导体器件中的电感的方法，包括在半导体衬底上形成层间绝缘膜的第一步骤；在层间绝缘膜中形成金属镶嵌图形的第二步骤；以及在金属镶嵌图形中形成金属布线的第三步骤，其中重复进行第一至第三步骤以形成垂直地连接、宽度上没有变化而具有增加了厚度的布线。
2.如权利要求1所要求的方法，其中用铜形成金属布线。
3.如权利要求1所要求的方法，其中形成金属布线的步骤包括如下步骤在含有金属镶嵌图形的整个结构上形成阻挡金属层；在含有金属镶嵌图形的整个结构上形成金属籽晶层；以及用电镀法在金属镶嵌图形内形成金属布线。
4.如权利要求1所要求的方法，其中形成金属布线的步骤包括如下步骤在含有金属镶嵌图形的整个结构上形成阻挡金属层；在含有金属镶嵌图形的整个结构上形成金属籽晶层；剥离层间绝缘膜上的金属籽晶层，从而仅在金属镶嵌图形内留下残留的金属籽晶层；以及用电镀法在金属镶嵌图形内形成金属布线。
5.如权利要求1所要求的方法，其中形成金属布线的步骤包括如下步骤在含有金属镶嵌图形的整个结构上形成阻挡金属层；在含有金属镶嵌图形的整个结构上形成金属籽晶层；剥离在层间绝缘膜上的金属籽晶层和阻挡金属层，从而仅在金属镶嵌图形内留下残留的阻挡金属层和金属籽晶层；以及用电镀法在金属镶嵌图形内形成金属布线。
6.如权利要求5所要求的方法，其中用原子层淀积形成阻挡金属层。
7.如权利要求5所要求的方法，在形成阻挡金属层之后还包括如下步骤剥离在金属镶嵌图形的底部处的阻挡金属层。
8.如权利要求7所要求的方法，其中在PVD反应室内以RF蚀刻模式、或在RIE反应室或MERIE反应室内用各向异性蚀刻工艺剥离在金属镶嵌图形底部的阻挡金属层。
9.如权利要求5所要求的方法，在形成金属布线之后还包括如下步骤进行退火处理。
10.如权利要求9所要求的方法，其中退火处理在熔炉内进行，并且在N2/H2气氛中、以100℃至200℃的温度用30分钟至3小时进行退火处理。
全文摘要
本发明涉及一种制造半导体器件中的电感的方法。通过以相同图形或不同图形进行至少两次金属镶嵌工艺来很厚地形成用于电感的布线，从而降低电阻并获得良好的Q(品质)因数。因此，本发明具有能提高工艺可靠性和器件电特性的效果。
文档编号H01L21/822GK1638035SQ20041005656
公开日2005年7月13日 申请日期2004年8月10日 优先权日2003年12月30日
发明者崔璟根 申请人:海力士半导体有限公司