专利名称：半导体制程与内层介电层的制造方法
技术领域：
本发明涉及一种半导体制程与内层介电层的制造方法，特别是涉及一种防止内层介电层产生裂缝(cracking)的半导体制程与内层介电层的制造方法。
背景技术：
一般制程中所使用的导电层间绝缘层通常可分为两大类，内层介电层(inter-layer dielectric，ILD)与内金属层介电层(inter-metaldielectric，IMD)。其中，内层介电层的主要功能是用来隔绝多晶硅层(poly-Si)和第一层金属层(M1)，或者在动态随机存取记忆体(DRAM)中用来分隔第三层多晶硅层(poly-3)和第四层多晶硅层和(poly-4)。
由于，目前要求电路积集化越来越高的情况下，整个电路元件大小的设计也被迫往尺寸不停缩小的方向前进，而元件与元件之间的距离也日渐缩小。因此，内层介电层多使用具流动性质的硼磷硅玻璃(BPSG)材质，借着高温下硼磷硅玻璃具有的热流(thermal flow)特性以填入元件间的空隙。
习知的半导体制程中，为保护导电元件发生短路情形，会使用低压化学气相沉积法(LPCVD)在基底上形成氮化硅层做为间隙壁(spacer)。之后利用硼磷硅玻璃层作内层介电层的平坦化，在平坦化制程完成后，基于某些理由(防止刮伤，较佳内层介电层厚度控制)通常会有一层氧化硅层随后置于其上，但是当后续的制程温度高过硼磷硅玻璃层的玻璃转移温度(glasstransfer temperature)时，会使硼磷硅玻璃层再度形成流动状态(re-flowstate)，再加上此氧化硅层本身的受热产生应力变化的特性，会使此氧化硅层容易产生裂缝的问题。
另外，习知为解决内层介电层容易产生裂缝的问题，通常在形成全部内层介电层后(包含硼磷硅玻璃层，氧化硅层，抗反射层)，进行密质化(densification)步骤以使内层介电层不易产生裂缝。而且习知为防止内层介电层容易产生裂缝，还包括必须在制程中进行额外的热处理(anneal)制程。
由上述可知，习知在半导体制程中，内层介电层容易产生裂缝的问题会影响制程元件的可靠度(reliability)与良率(yield)。另外，习知为了改善内层介电层产生裂缝的问题必须在制程中进行额外的热处理，因此会增加整个制程的热预算，而提高了制程的成本。
由此可见，上述现有的半导体制程与内层介电层的制造方法在方法、与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决半导体制程与内层介电层的制造方法存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般制造方法中又没有适切的方法能够解决上述问题，此显然是相关业者急欲解决的问题。
有鉴于上述现有的半导体制程与内层介电层的制造方法存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的半导体制程与内层介电层的制造方法，能够改进一般现有的半导体制程与内层介电层的制造方法，使其更具有实用性。经过不断的研究、设计，并经反复试作及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，克服现有的半导体制程与内层介电层的制造方法存在的缺陷，而提供一种新的半导体制程与内层介电层的制造方法，所要解决的技术问题是使其能够解决习知内层介电层产生裂缝的问题，以提升制程元件的可靠度与良率，并降低制程的热预算，从而更加适于实用，且具有产业上的利用价值。
本发明的另一目的在于，提供一种半导体制程与内层介电层的制造方法，所要解决的技术问题是使其避免内层介电层产生裂缝的问题，而影响后续的制程，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种半导体制程，其包括提供一基底，在该基底上具有一介电层；平坦化该介电层；在该介电层上形成一材料层；在该介电层与该材料层内形成一开口；以及进行一热处理制程，使该材料层变成具有压缩应力(compressive stress)的该材料层，以防止该介电层产生缺陷。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的半导体制程，其中所述的在介电层上形成材料层的方法包括化学气相沉积法。
前述的半导体制程，其中所述的材料层的材质包括氧化硅、氮化硅或氮氧化硅。
前述的半导体制程，其中进行热处理制程之前的材料层具有压缩应力或拉伸应力(tensile stress)。
前述的半导体制程，其中所述的介电层包括一氧化硅层、一氮化硅层或一氮氧化硅层。
前述的半导体制程，其中所述的氧化硅层包括磷硅玻璃层、硼硅玻璃、硼磷硅玻璃或无掺杂硅玻璃层。
前述的半导体制程，其中所述的热处理制程包括热炉管(ThermalFurnace)回火或快速热回火(Rapid Thermal Anneal，RTA)。
前述的半导体制程，其中所述的平坦化介电层的方法包括进行一化学机械研磨制程。
前述的半导体制程，其中在介电层上形成材料层之后，更包括在材料层上形成一抗反射层。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种内层介电层的制造方法，其包括以下步骤提供一基底；在一基底上形成一介电层；平坦化该介电层；以及在该介电层上形成一材料层，其中该材料层在经热处理后会转变为具有压缩应力的该材料层，以防止该介电层产生缺陷。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的内层介电层的制造方法，其中所述的基底是一硅基底。
前述的内层介电层的制造方法，其中所述的介电层包括一氧化硅层、一氮化硅层或一氮氧化硅层。
前述的内层介电层的制造方法，其中所述的氧化硅层包括磷硅玻璃层、硼硅玻璃、硼磷硅玻璃或无掺杂硅玻璃层。
前述的内层介电层的制造方法，其中所述的在基底上形成介电层的方法包括化学气相沉积法。
前述的内层介电层的制造方法，其中所述的在介电层上形成材料层的方法包括化学气相沉积法。
前述的内层介电层的制造方法，其中所述的材料层的材质包括氧化硅、氮化硅或氮氧化硅。
前述的内层介电层的制造方法，其中在经热处理之前的材料层具有压缩应力或拉伸应力。
前述的内层介电层的制造方法，其中所述的平坦化介电层的方法包括进行一化学机械研磨制程。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，为了达到前述发明目的，本发明的主要技术内容如下本发明提出一种半导体制程，此制程是先提供一基底，在此基底上具有介电层。然后，对介电层进行平坦化。接着，在介电层上形成材料层。之后，在介电层形成开口。接着，进行热处理制程，以使材料层变成具有压缩应力(compressive stress)的材料层，以防止介电层产生缺陷。
依照本发明的较佳实施例所述的半导体制程，上述在介电层上形成材料层的方法包括化学气相沉积法。其中，材料层的材质包括氧化硅、氮化硅或氮氧化硅。而且，上述的进行热处理制程之前的材料层具有压缩应力或拉伸应力(tensile stress)。
依照本发明的较佳实施例所述的半导体制程，上述的介电层包括氧化硅层、氮化硅层或氮氧化硅层。其中，氧化硅层包括磷硅玻璃层、硼硅玻璃、硼磷硅玻璃或无掺杂硅玻璃层。
依照本发明的较佳实施例所述的半导体制程，上述的热处理制程包括热炉管(Thermal Furnace)回火或快速热回火(Rapid Thermal Anneal，RTA)。
依照本发明的较佳实施例所述的半导体制程，上述平坦化介电层的方法包括进行化学机械研磨制程。
依照本发明的较佳实施例所述的半导体制程，上述在介电层上形成材料层之后，更包括在材料层上形成抗反射层。
本发明另提出一种内层介电层的制造方法，此方法是先提供一基底，在基底上形成介电层。然后，对介电层进行平坦化。接着，在介电层上形成材料层，其中材料层在经热处理后会转变为具有压缩应力的材料层，以防止介电层产生缺陷。
依照本发明的较佳实施例所述的内层介电层的制造方法，上述的基底是硅基底。另外，依照本发明的较佳实施例所述的内层介电层的制造方法，上述在基底上形成介电层的方法包括化学气相沉积法。
由上述可知，本发明借着在介电层上形成材料层，并进行热处理制程以使材料层变成具有压缩应力的材料层的方法，可避免内层介电层产生裂缝的问题，而影响后续的制程。另外，本发明不需在制程中进行额外的热处理以避免内层介电层产生裂缝的问题，因此，本发明可降低制程的热预算。而且，本发明亦可提升制程元件的可靠度与良率。
经由上述可知，本发明是关于一种半导体制程与内层介电层的制造方法，该半导体制程是先对一介电层进行平坦化制程。接着在介电层上形成材料层。之后，在材料层与介电层中形成开口。然后，在后续进行热处理制程时，前述的材料层会变成具有压缩应力的材料层，以防止介电层产生缺陷。另外，本发明亦提供一种内层介电层的制造方法，是先在基底上形成介电层，再对介电层进行平坦化制程。接着，在介电层上形成材料层，其中材料层在经热处理后会转变为具有压缩应力的材料层。因此本发明借着经热处理后会转变为具有压缩应力的材料层，可避免在介电层中产生裂隙的问题，以提升制程的良率。
借由上述技术方案，本发明半导体制程与内层介电层的制造方法至少具有下列优点1、利用本发明的内层介电层的制造方法可避免在内层介电层中产生裂缝的问题，而影响到后续的制程。
2、本发明的半导体制程能够避免在内层介电层中产生裂缝的问题，因此可提升制程的可靠度与良率。
3、本发明不需在制程中进行额外的热处理制程以避免在内层介电层中产生裂缝的问题，因此，本发明可降低制程的热预算。
综上所述，本发明半导体制程与内层介电层的制造方法，能够解决现有习知的内层介电层产生裂缝的问题，以提升制程元件的可靠度与良率，并降低制程的热预算。其具有上述诸多的优点及实用价值，并在同类制造方法中未见有类似的设计公开发表或使用而确属创新，其不论在方法、上或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的半导体制程与内层介电层的制造方法具有增进的多项功效，从而更加适于实用，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并为了让本发明的上述和其他目的、特征和优点能更明显易懂，以下特举多个较佳实施例，并配合附图，详细说明如下。
图1A至图1C所示为依照本发明的第一实施例的内层介电层的制造流程剖面图。
图2A至图2E所示为依照本发明的第二实施例的半导体制程的流程剖面图。
100、200基底102、202闸极103、203闸氧化层104、204间隙壁106、106a、206、206a介电层110、210材料层212抗反射层214开口具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的半导体制程与内层介电层的制造方法其具体实施方式
、方法、步骤、特征及其功效，详细说明如后。
第一实施例请参阅图1A至图1C所示，为依照本发明的第一实施例的内层介电层的制造流程剖面图。
首先，请参阅图1A所示，提供一基底100，此基底100为一硅基底。而且，在基底100上已形成包含闸极102、闸氧化层103与间隙壁104的结构。然后，在基底100上形成介电层106，其中介电层106例如是氧化硅层、氮化硅层或氮氧化硅层，而前述氧化硅层例如是磷硅玻璃层、硼硅玻璃、硼磷硅玻璃或无掺杂硅玻璃层。另外，上述在基底100上形成介电层106的方法例如是化学气相沉积法(CVD)。不过，由于直接沉积氧化硅层、氮化硅层或氮氧化硅层以形成介电层的方式并不能得到较佳的平面，所以介电层106表面是呈现不平整的表面。
然后，请参阅图1B所示，对介电层106进行平坦化制程。上述的平坦化制程例如是进行化学机械研磨法(Chemical Mechanical Polishing)，以使介电层106平坦化，而得到较平坦的介电层106a。
接着，请参阅图1C所示，在介电层106a上形成材料层110。其中，上述的形成材料层110的方法例如是化学气相沉积法或其它适合的形成方法，而材料层110的材质例如是氧化硅、氮化硅、氮氧化硅或其它适合的材质。此外，在进行任何处理前的材料层110可具有压缩应力或具有拉伸应力，但是材料层110在经热处理后会转变为具有压缩应力的材料层。
由上述可知，本发明的较佳实施例的内层介电层的制造方法是在介电层106a上形成经热处理后会转变为具有压缩应力的材料层110，因此材料层110可避免其下的介电层106a产生裂缝的问题，而影响到后续的制程以及元件的可靠度与良率。
第二实施例本发明可应用于各种半导体制程中，以下是其中一种范例。图2A至图2E所示为本发明的第二实施例的半导体制程的流程剖面图。
首先，请参阅图2A所示，提供一基底200，此基底200为一硅基底。而且，在基底200上已形成包含闸极202、闸氧化层203与间隙壁204的结构。然后，在基底200上形成介电层206，其中介电层206例如是氧化硅层、氮化硅层或氮氧化硅层，而前述氧化硅层例如是磷硅玻璃层、硼硅玻璃、硼磷硅玻璃或无掺杂硅玻璃层。另外，上述在基底200上形成介电层206的方法例如是化学气相沉积法。不过，由于直接沉积氧化硅层、氮化硅层或氮氧化硅层以形成介电层的方式并不能得到较佳的平面，所以介电层106表面是呈现不平整的表面。
然后，请参阅图2B所示，对介电层206进行平坦化制程。其中，上述的平坦化制程例如是进行化学机械研磨法，以使介电层206平坦化，而得到较平坦的介电层206a。
接着，请参阅图2C所示，在介电层206a上形成材料层210。其中，上述的材料层210的材质例如是氧化硅、氮化硅、氮氧化硅或其它适合的材质，而且，在进行任何处理前的材料层210具有压缩应力或拉伸应力。此外，形成材料层210的方法例如是化学气相沉积法或其它适合的形成方法。
另外，在上述在介电层206a上形成材料层210之后，还可在材料层210上形成抗反射层212(如图2D所示)，以有助于后续进行的微影制程。其中，上述的抗反射层212例如是有机底部抗反射层或无机底部抗反射层。
之后，请参阅图2E所示，在介电层206a、材料层210与抗反射层212内形成开口214。其中，上述形成开口214的方法例如是在抗反射层212上利用旋转涂布法形成光阻层，并进行微影制程以及蚀刻制程以在介电层206a、材料层210与抗反射层212内形成开口214。
接着，在图2D之后，进行一热处理制程，以使材料层210变成具有压缩应力的材料层。其中，热处理制程例如是热炉管(Thermal Furnace)回火或快速热回火(Rapid Thermal Anneal，RTA)。而且，因为上述的材料层210在经热处理制程后会转变为具有压缩应力的材料层，所以可避免习知制程中内介电层产生裂隙的问题，并能够提升制程的可靠度与良率。
由上述可知，在本发明的较佳实施例的半导体制程中，在材料层210上形成抗反射层212之后，不用再进行习知对所有内层介电层进行密质化(densification)的步骤即可使内层介电层不易产生裂缝。另外，在本发明的较佳实施例的半导体制程中，亦不需在制程中进行额外的热处理制程，即可使内层介电层不易产生裂缝，因此本发明可降低制程的热预算。
综上所述，本发明至少具有下面的特点1、利用本发明的内层介电层的制造方法可避免在内层介电层中产生裂缝的问题，而影响到后续的制程。
2、本发明的半导体制程能够避免在内层介电层中产生裂缝的问题，因此可提升制程的可靠度与良率。
3、本发明不需在制程中进行额外的热处理制程以避免在内层介电层中产生裂缝的问题，因此，本发明可降低制程的热预算。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
权利要求
1.一种半导体制程，其特征在于其包括提供一基底，在该基底上具有一介电层；平坦化该介电层；在该介电层上形成一材料层；在该介电层与该材料层内形成一开口；以及进行一热处理制程，使该材料层变成具有压缩应力(compressivestress)的该材料层，以防止该介电层产生缺陷。
2.根据权利要求1所述的半导体制程，其特征在于其中所述的在介电层上形成材料层的方法包括化学气相沉积法。
3.根据权利要求1所述的半导体制程，其特征在于其中所述的材料层的材质包括氧化硅、氮化硅或氮氧化硅。
4.根据权利要求1所述的半导体制程，其特征在于其中进行热处理制程之前的材料层具有压缩应力或拉伸应力(tensile stress)。
5.根据权利要求1所述的半导体制程，其特征在于其中所述的介电层包括一氧化硅层、一氮化硅层或一氮氧化硅层。
6.根据权利要求5所述的半导体制程，其特征在于其中所述的氧化硅层包括磷硅玻璃层、硼硅玻璃、硼磷硅玻璃或无掺杂硅玻璃层。
7.根据权利要求1所述的半导体制程，其特征在于其中所述的热处理制程包括热炉管(Thermal Furnace)回火或快速热回火(Rapid ThermalAnneal，RTA)。
8.根据权利要求1所述的半导体制程，其特征在于其中所述的平坦化介电层的方法包括进行一化学机械研磨制程。
9.根据权利要求1所述的半导体制程，其特征在于其中在介电层上形成材料层之后，更包括在材料层上形成一抗反射层。
10.一种内层介电层的制造方法，其特征在于其包括以下步骤提供一基底；在一基底上形成一介电层；平坦化该介电层；以及在该介电层上形成一材料层，其中该材料层在经热处理后会转变为具有压缩应力的该材料层，以防止该介电层产生缺陷。
11.根据权利要求10所述的内层介电层的制造方法，其特征在于其中所述的基底是一硅基底。
12.根据权利要求10所述的内层介电层的制造方法，其特征在于其中所述的介电层包括一氧化硅层、一氮化硅层或一氮氧化硅层。
13.根据权利要求12所述的内层介电层的制造方法，其特征在于其中所述的氧化硅层包括磷硅玻璃层、硼硅玻璃、硼磷硅玻璃或无掺杂硅玻璃层。
14.根据权利要求10所述的内层介电层的制造方法，其特征在于其中所述的在基底上形成介电层的方法包括化学气相沉积法。
15.根据权利要求10所述的内层介电层的制造方法，其特征在于其中所述的在介电层上形成材料层的方法包括化学气相沉积法。
16.根据权利要求10所述的内层介电层的制造方法，其特征在于其中所述的材料层的材质包括氧化硅、氮化硅或氮氧化硅。
17.根据权利要求10所述的内层介电层的制造方法，其特征在于其中在经热处理之前的材料层具有压缩应力或拉伸应力。
18.根据权利要求10所述的内层介电层的制造方法，其特征在于其中所述的平坦化介电层的方法包括进行一化学机械研磨制程。
全文摘要
本发明是关于一种半导体制程与内层介电层的制造方法，该半导体制程是先对一介电层进行平坦化制程。接着在介电层上形成材料层。之后，在材料层与介电层中形成开口。然后，在后续进行热处理制程时，前述的材料层会变成具有压缩应力的材料层，以防止介电层产生缺陷。另外，本发明亦提供一种内层介电层的制造方法，是先在基底上形成介电层，再对介电层进行平坦化制程。接着，在介电层上形成材料层，其中材料层在经热处理后会转变为具有压缩应力的材料层。因此本发明借着经热处理后会转变为具有压缩应力的材料层，可避免在介电层中产生裂隙的问题，以提升制程的良率。
文档编号H01L21/3105GK1787185SQ20041009701
公开日2006年6月14日 申请日期2004年12月8日 优先权日2004年12月8日
发明者苏金达, 廖振伟, 陈礼仁 申请人:旺宏电子股份有限公司