专利名称：高压组件的制作方法
技术领域：
本实用新型是有关于一种高压组件，特别有关于一种高压N型及P型金氧半导体组件，具有可提供一高崩溃电压的漏极结构。
背景技术：
高压金氧半导体(HVMOS)晶体管被广泛地应用于许多电子装置中，如中央处理器的电压供应器、电源管理系统、交直流转换器等等。
高压金氧半导体晶体管通常是操作于高操作电压之下，因此会造成一高电场而导致沟道与漏极的接合面附近产生极多的热电子。这些热电子会将漏极附近的电子提升至导通带中而形成电子-电洞对，对漏极附近的共价电子造成影响。大部分因热电子而被离子化后的电子会移动至漏极并增大漏极电流Id，而另一少部分的离子化电子会注入且困于栅极氧化层中，导致栅极临限电压的改变。相反地，因热电子而产生的电洞会流向基底而产生一基底电流Isub。当操作电压上升时，电子-电洞对的数量也会跟着增加而造成所谓的“载子倍增”(carrier multiplication)现象。
图1显示了一传统具有侧边扩散漏极区的高压金氧半导体晶体管的剖面图。如图1所示，高压金氧半导体晶体管130是形成于一半导体芯片110上。半导体芯片110具有一P型硅基底111以及一形成于P型基底111表面上的P型取向附生(epitaxial)层112。高压金氧半导体晶体管130具有一P型井区121、一形成于P型井区121中的N型源极区122、一形成于P型取向附生层112中的N型漏极区124、以及一栅极114。
当上述的基底电流Isub流经硅基底111时，硅基底111本身的电阻Rsub会产生一个感应电压Vb。如果感应电压Vb够大时，硅基底111与源极122间便会发生顺向偏压且同时形成所谓的寄生双载子接面晶体管140。当寄生晶体管140被导通时，由漏极124流向源极122的电流会大增，而产生跳回(snap-back)现象，导致高压金氧半导体组件130故障。能够造成跳回现象的最低漏极电压被称为跳回电压。此外，传统高压金氧半导体组件130的沟道传导性亦不足，使得不良的电流变化发生而极容易引发跳回现象。
然而，在某些高压金氧半导体组件中，为了提供一更高的崩溃电压，其源/漏极都使用了一种称为双扩散漏极(Double Diffuse Drain)的结构。图2显示了在美国第5770880号所揭露的具有双扩散漏极的高压金氧半导体晶体管。一基底210具有N型的基体212。在栅极氧化层222上的栅极220形成于一源极230及漏极240之间。源极与漏极实质上是相同而可互换的，因此以下将仅对漏极进行说明。每一个漏极具有一双重扩散区，包括了了一第一重的浓掺杂接触区214以及一淡掺杂区216。这些扩散掺杂区是经由在氧化层218上形成开口219后对基底210露出的表面进行P型离子(如硼离子)植入、再进行回火步骤使离子扩散进入基底210而形成P型掺杂区214及216。接触区214通常是被局限于表面而没有深入N型基体212中。第二重的淡掺杂区216则是深入了基体212中且有部分位于栅极220下方。掺杂区216与N型基体212间形成一接合面，此接合面即提供了组件210的崩溃电压值。扩散掺杂区216具有一低掺杂浓度梯度，可降低在基体-漏极接合面附近造成反向偏压的电场大小。如此可使得组件在崩溃电压达到之前，可操作于一高电压之下。
高表面浓度、低电阻值的P型掺杂区214经常被应用于源极与漏极中，以降低电流会流经的沟道与金属接触点形成的串联电阻值。这种高浓度的掺杂区亦会降低金属接触点与掺杂区之间的电阻值。定义掺杂区214的光罩可以与用以定义形成双重扩散结构的源极及漏极的光罩相同。掺杂区214亦可以使用额外不同的光罩来制作。使用不同的光罩时，可以在浓掺杂区214边缘与淡掺杂区216边缘间之间距设定上有更大的弹性。
双重扩散结构亦可以压制由金氧半导体晶体管的短沟道效应所引发的热电子效应，而进一步防止在高压操作下源/漏极的电性崩溃。然而，前述因基底电流造成的跳回现象仍然未获得完全解决。因此，跳回现象的解决与接合面崩溃电压的提高同样成为重要的课题。
再参阅图3，其显示了美国第5770880号专利中主要发明的高压P型金氧半导体组件。组件3100包括一具有N型基体312的半导体基底310。浓掺杂区314与一连接至其它组件或外部电路的电容接触。在源极及漏极区316中，是使用一组非自我对准的光罩来形成浓掺杂区314及淡掺杂区316。在淡掺杂区316预定区域的氧化层318中形成一开口319，再进行离子植入及扩散后便可形成掺杂区316。然后再重新制作开口319(如需要时，必需进行重新进行对准及大小调整)，并植入高浓度的离子再进行扩散后便可形成浓掺杂区314。具有浓度梯度的淡掺杂区316部分延伸至栅极320外缘的下方。沟道区313则是位于源/漏极区及N型基体312所围成的区域中。在基底310接近源/漏极区316与基体312交界处，具有一P型中度掺杂区350。其掺杂浓度高于源/漏极区316但低于掺杂区314。掺杂区350会补偿栅极320的空乏效应而降低P型金氧半导体组件3100的导通电阻值。然而，掺杂区350的深度相当浅且面积小，因而无法有效提高P型掺杂区316与N型基体12接合面的崩溃电压值。因此，组件3100仍然保持其崩溃电压落于40～100的范围间，而且甚至在栅极320遭受照射之后仍然保持于导通状态。
目前，并没有适于操作在20至40伏特电压下的高压金氧半导体组件。具有双重扩散漏极结构的高压金氧半导体组件可操作在低于20伏特电压之下，而具有侧边扩散漏极结构的高压金氧半导体组件可操作在高于40伏特电压下。在某些必需使用20至40伏特电压的场合下，使用双重扩散漏极结构无法承受如此高的电压；而侧边扩散漏极结构虽可使用，但其占据了过大的电路面积。
发明内容
为了解决上述问题，本实用新型提供一种高压组件，结合了双重扩散及侧边扩散漏极结构的优点，适于操作于20至40伏特的电压下，且没有占据过大电路面积的问题。
本实用新型的第一目的在于提供一种高压组件，包括一基底，具有一第一型导电性；一第一及第二井区，形成于该基底中，分别具有该第一及一第二型导电性；一栅极，形成于该基底上；一第一及第二掺杂区，均具有该第二型导电性，分别形成于该第一及第二井区中，以及该栅极的两侧；以及一第三掺杂区，具有该第一型导电性，形成于该第一井区中且与该第一掺杂区连接。
本实用新型的第二目的在于提供一种高压组件，形成于一P型基底上，包括一高压N型及P型金氧半导体组件。其中，高压N型金氧半导体组件包括一第一P型及N型井区，位于该P型基底中；一第一栅极，形成于该P型基底上；两个第一N型浓掺杂区，分别形成于该第一P型及N型井区中以及该第一栅极的两侧；以及一第一P型浓掺杂区，位于该第一P型井区中且与位于该第一P型井区中的该第一N型浓掺杂区连接。而高压P型金氧半导体组件包括一N+埋入层，位于该P型基底中；一第二N型及P型井区，位于该P型基底中及该N+埋入层之上；一第二栅极，形成于该P型基底上；两个第二P型浓掺杂区，分别形成于该第二N型及P型井区中以及该第二栅极的两侧；以及一第二N型浓掺杂区，位于该第二N型井区中且与位于该第二N型井区中的该第二P型浓掺杂区连接。
图1显示了一传统具有侧边扩散漏极区的高压金氧半导体晶体管的剖面图；图2显示了在美国第5770880号所揭露的具有双扩散漏极的高压金氧半导体晶体管；图3显示了美国第5770880号专利中主要发明的高压P型金氧半导体组件；图4是本实用新型一实施例中形成于一P型基底400上的高压N型金氧半导体晶体管的剖面图；图5是本实用新型一实施例中形成于一P型基底500上的高压P型金氧半导体晶体管的剖面图。
符号说明110～半导体芯片；130～高压金氧半导体晶体管；111、210、310、400、500～硅基底；112、570～P型取向附生层；121、411、512～P型井区；412、511～N型井区；122、230～源极区；124、240～漏极区；140～寄生双载子接面晶体管；212、312～基体；222、421、521～栅极氧化层；114、220、320、420、520～栅极；214、314～浓掺杂区；216、316、433、533～淡掺杂区；218、318、450、550～氧化层；219、319～开口；3100～组件；313～沟道；350～中度掺杂区422、522～导电层；423、523～分离子；
431、432、540～N型掺杂区；440、531、532～P型掺杂区。
具体实施方式
以下，就图式说明本实用新型的一种高压组件及其制造方法的实施例。
图4是本实用新型一实施例中形成于一P型基底400上的高压N型金氧半导体晶体管的剖面图。如图4所示，一P型井区411及N型井区412形成于P型基底400中。一栅极结构420形成于P型基底400上，包括了位于P型基底400上的栅极氧化层421、一位于栅极氧化层421上的导电层(多晶硅层)422以及位于栅极氧化层421及导电层422两侧的分离子(spacer)423。一第一与第二N型掺杂区431及432分别形成于P型井区411及N型井区412中、以与栅极结构420的两侧。一N型淡掺杂区433与第一N型掺杂区431连接且位于一分离子423的下方。一P型掺杂区440形成于P型井区411中且与第一N型掺杂区431连接。场氧化层450将高压N型金氧半导体晶体管与其它位于P型基底400上的组件相互绝缘。掺杂区440及431形成高压N型金氧半导体晶体管的源极，而掺杂区432形成其漏极。第二N型掺杂区432至栅极结构420边缘的间距必需适当选择，以使高压N型金氧半导体晶体管能够承受一高崩溃电压。栅极结构420与N型井区412间的重迭定义为零。
图5是本实用新型一实施例中形成于一P型基底500上的高压P型金氧半导体晶体管的剖面图。如图5所示，一N型井区511及P型井区512形成于P型基底500中。一栅极结构520形成于P型基底500上，包括了位于P型基底500上的栅极氧化层521、一位于栅极氧化层521上的导电层(多晶硅层)522以及位于栅极氧化层521及导电层522两侧的分离子(spacer)523。一第一与第二P型掺杂区531及532分别形成于N型井区511及P型井区512中、以与栅极结构520的两侧。一P型淡掺杂区533与第一P型掺杂区531连接且位于一分离子523的下方。一N型掺杂区540形成于N型井区511中且与第一P型掺杂区531连接。场氧化层550将高压P型金氧半导体晶体管与其它位于P型基底500上的组件相互绝缘。掺杂区540及531形成高压P型金氧半导体晶体管的源极，而掺杂区532形成其漏极。第二P型掺杂区532至栅极结构520边缘的间距必需适当选择，以使高压P型金氧半导体晶体管能够承受一高崩溃电压。栅极结构520与P型井区512间的重迭定义为零。
必需注意的是，在N型井区511及P型井区512的下方形成有一N+埋入层560，以使P型井区512与P型基底500绝缘。此外，由于N+埋入层的形成，一P型取向附生层570亦形成于基底500之中。一般来说，高压N型及P型金氧半导体组件是经由同样的制程步骤而形成于同一芯片上。P型取向附生层570亦可形成于高压N型金氧半导体组件的一侧，如图4所示。
因此，与传统具有双重扩散漏极结构的高压金氧半导体晶体管比较下，本实用新型的高压N型或P型金氧半导体晶体管具有较高的崩溃电压(超过30伏特)，且其制程亦较简单。此外，与传统具有侧边扩散漏极结构的高压金氧半导体晶体管比较下，本实用新型的高压N型或P型金氧半导体晶体管使用了较小的电路面积及具有较低的导通电阻值。
综合上述，本实用新型提供一种高压组件，结合了双重及侧边扩散漏极结构的优点。在侧边扩散漏极结构中用以释放电场的场氧化层被移除，而在双重扩散漏极结构中的N型或P型掺杂区被以井区来取代。如此可使得高压金氧半导体晶体管能够操作于20至40伏特的电压下，且不会占据过大的电路面积。
虽然本实用新型已以较佳实施例揭露如上，然其并非用以限定本实用新型，任何熟习此技艺者，在不脱离本实用新型的精神和范围内，当可作些许的更动与润饰，因此本实用新型的保护范围当视所附的权利要求范围所界定者为准。
权利要求1.一种高压组件，其特征在于，包括一基底，具有一第一型导电性；一第一及第二井区，位于该基底中，分别具有该第一及一第二型导电性；一栅极，位于该基底上；一第一及第二掺杂区，均具有该第二型导电性，分别位于该第一及第二井区中，以及该栅极的两侧；以及一第三掺杂区，具有该第一型导电性，位于该第一井区中且与该第一掺杂区连接。
2.根据权利要求1所述的高压组件，其特征在于，更包括多个场氧化层，将该高压组件与其它位于该基底上的组件相互绝缘。
3.根据权利要求1所述的高压组件，其特征在于，该第二掺杂区与该栅极间具有一间隔。
4.根据权利要求1所述的高压组件，其特征在于，该栅极与该第二井区的重迭定义为零。
5.一种高压组件，位于一P型基底上，其特征在于，包括一高压N型金氧半导体组件，包括一第一P型及N型井区，位于该P型基底中；一第一栅极，位于该P型基底上；两个第一N型浓掺杂区，分别位于该第一P型及N型井区中以及该第一栅极的两侧；以及一第一P型浓掺杂区，位于该第一P型井区中且与位于该第一P型井区中的该第一N型浓掺杂区连接；一高压P型金氧半导体组件，包括一N+埋入层，位于该P型基底中；一第二N型及P型井区，位于该P型基底中及该N+埋入层之上；一第二栅极，位于该P型基底上；两个第二P型浓掺杂区，分别位于该第二N型及P型井区中以及该第二栅极的两侧；以及一第二N型浓掺杂区，位于该第二N型井区中且与位于该第二N型井区中的该第二P型浓掺杂区连接。
6.根据权利要求5所述的高压组件，其特征在于，更包括多个场氧化层，将该高压组件与其它位于该基底上的组件相互绝缘。
7.根据权利要求5所述的高压组件，其特征在于，每一该第一及第二栅极包括一位于该基底上的栅极氧化层、一位于该栅极氧化层上的导电层以及位于该栅极氧化层及导电层两侧的分离子。
8.根据权利要求7所述的高压组件，其特征在于，该高压N型金氧半导体组件更包括一N型淡掺杂区，与该第一N型浓掺杂区连接且位于该第一栅极的分离子下方，该高压P型金氧半导体组件更包括一P型淡掺杂区，与该第二P型浓掺杂区连接且位于该第二栅极的分离子下方。
9.根据权利要求5所述的高压组件，其特征在于，该第一N型浓掺杂区与该第一栅极间、该第二P型浓掺杂区与该第二栅极间均具有一间隔。
10.根据权利要求5所述的高压组件，其特征在于，该第一栅极与该第一P型井区、该第二栅极与该第二N型井区的重迭定义为零。
专利摘要本实用新型提供一种高压组件，包括一基底、第一及第二井区、栅极、以及第一、第二及第三掺杂区。基底具有一第一型导电性；第一及第二井区形成于基底中，分别具有第一及第二型导电性；栅极形成于基底上；第一及第二掺杂区均具有第二型导电性，分别形成于第一及第二井区中，以与栅极的两侧；第三掺杂区具有第一型导电性，形成于第一井区中且与第一掺杂区连接。
文档编号H01L21/8234GK2720641SQ20042007752
公开日2005年8月24日 申请日期2004年7月7日 优先权日2003年7月7日
发明者宋自强, 徐振富 申请人:台湾积体电路制造股份有限公司