专利名称：积层芯片电感结构的制作方法
技术领域：
本实用新型是与电子组件有关，更详而言之，乃是指一种积层芯片电感结构。
背景技术：
美国第6,028,353号专利案揭露出一种电感的制造方法及其结构，其揭示出在微小体积的限制下，以金属片与氧化铁类的粉末相互堆栈形成一电感的方式，以及该电感成形后的状态。
前述的现有电感的结构在制造上尚有未臻完善之处，即，在需要较大电感值的情况下，即需要较多线圈来达成，而前述现有技术必须是以干式通孔制程来达成线圈，因此当组件内的线圈密度增加，其制造速度及制造的困难度增加，且良率亦会急剧下降；若其电感为直立状态，则增加线圈所造成的高度增加亦会导致制作时的困难。
实用新型内容本实用新型的主要目的即在提供一种积层芯片电感结构，其是将电感线圈分段成形，不会因增加线圈而造成长度或高度上的增加。
本实用新型的次一目的乃在提供一种积层芯片电感结构，其制造上更为容易，良率可因而提升。
依据本实用新型所提供的一种积层芯片电感结构，包含有至少二电感，彼此相连接且设置于一绝缘陶瓷材料内，各该电感的轴相互平行，各该电感以多数金属片及多数陶瓷层分段交互堆栈而成，相邻两电感间的线圈卷绕方向彼此相反；通过此，可将电感线圈分段成形，可在不增加电感高度及长度的情形下增加线圈，进而使制造更为容易，并提高制造良率。
图1是本实用新型一较佳实施例的结构示意图；图2是本实用新型一较佳实施例的堆栈状态说明图；图3是本实用新型一较佳实施例的堆栈状态说明图；图4是本实用新型一较佳实施例的堆栈状态说明图；图5是本实用新型一较佳实施例的堆栈状态说明图；图6是本实用新型一较佳实施例的堆栈状态说明图；图7是本实用新型一较佳实施例的堆栈状态说明图；图8是本实用新型一较佳实施例的堆栈状态说明图；图9是本实用新型一较佳实施例的结构示意图，显示三电感的状态；以及图10是本实用新型一较佳实施例的结构示意图，显示四电感的状态。
具体实施方式
为了详细说明本实用新型的构造及特点所在，兹举以下一较佳实施例并配合图式说明如后请参阅图1，本实用新型一较佳实施例所提供的一种积层芯片电感结构10，主要包含有
二电感11，彼此相连接且设置于一绝缘陶瓷材料13内，各该电感11的轴相互平行，各该电感11以多数金属片及多数陶瓷层分段交互堆栈而成，相邻两电感11间的线圈卷绕方向彼此相反；其中，各该金属片在相互堆栈时，彼此以局部相接触。
请再参阅图1至图8，本实用新型于实际制造时，是先如图2所示，于一绝缘陶瓷材料13上铺设预定形状的二第一金属片A1、B1，其中，由于本实施例的二电感11的线圈卷绕方向彼此相反，因此该二第一金属片A1、B1的形状亦不相同；如图3所示，再于各第一金属片A1、B1上铺设一陶瓷层C1，并预留局部第一金属片A1、B1裸露于外；如图4，覆设二第二金属片A2、B2，分别与该二第一金属片A1、B1相接触；如图5，再于各该第二金属片A2、B2上铺设一陶瓷层C2，并预留局部第二二金属片A2、B2裸露于外；如图6，覆设二第三金属片A3、B3，分别与该二第二金属片A2、B2相接触；如图7，再于各该第三金属片A3、B3上铺设一陶瓷层C3，并预留局部第三金属片A3、B3裸露于外；如图8，覆设一连接金属片D4，连接于该二第三金属片A3、B3，使其相互连接；至此，即可完成如图1所示的彼此相连接，且绕设方向相反的二电感11；其中，可通过由重复图4至图7的动作来增加线圈数。
请再参阅图1，该二电感11彼此相连接，且线圈卷绕的方向彼此相反，该二电感11在结构上虽是平行设置，然而，通过由其连接关系可使该二电感11呈串接状态，其电感11值为该二电感11相加的值。由此可知，本实用新型所提供的结构，可在预定高度的限制下，通过由二个电感11以上彼此平行设置且彼此串接的方式来提高电感11值，其是分段成形于该绝缘陶瓷材料13内，不会因增加线圈数而导致组件高度增加。
前述图2至图8仅用来说明电感的成形方式，并非本案的技术重点，本案的技术重点乃在于该等电感的分段成形且彼此平行，不会增加组件高度。
请再参阅图9及图10，本实用新型的电感数并不以二组为限，图9所示的三电感11′的结构，以及图10所示的四电感11″结构，此二结构亦为相邻两电感间的线圈卷绕方向相反，且各该电感的轴亦相互平行且位于该绝缘陶瓷材料上；而可产生与前揭二电感相同的效果，且具有更高的电感值。
经由上述的结构，本实用新型可产生如下优点一、不会增加高度或长度本实用新型是将电感线圈分段成形，可避免在增加线圈数时高度的增加，改善了现有技术的缺失。
二、制造容易、良率得以保持通过由本实用新型，可使各个电感的高度或长度保持在一定，不会因过长或过高而增加制造上的因难，因此，本实用新型将制造良率维持在一定水准，更具有生产上的优势。
综上所述，本实用新型所提供的积层芯片电感结构，其具有前述优于现有技术的各项优点，实用性及进步性自己毋庸置疑，此外，该种结构从来未被公开使用或揭露于各种文献数据。
权利要求1.一种积层芯片电感结构，其特征在于，包含有至少二电感，彼此相连接且设置于一绝缘陶瓷材料内，各该电感的轴相互平行，各该电感以多数金属片及多数陶瓷层分段交互堆栈而成，相邻两电感间的线圈卷绕方向彼此相反。
2.依据权利要求1所述的积层芯片电感结构，其特征在于，所述各该电感的金属片在相互堆栈时，彼此以局部相接触。
专利摘要本实用新型是有关于一种积层芯片电感结构，包含有至少二电感，彼此相连接且设置于一绝缘陶瓷材料内，各该电感的轴相互平行，各该电感以多数金属片及多数陶瓷层分段交互堆栈而成，相邻两电感间的线圈卷绕方向彼此相反；通过此，可将电感线圈分段成形，可在不增加电感高度及长度的情形下增加线圈，进而使制造更为容易，并提高制造良率。
文档编号H01L27/01GK2758951SQ200420116669
公开日2006年2月15日 申请日期2004年12月24日 优先权日2004年1月21日
发明者林弘文 申请人:林弘文