专利名称：半导体器件、图案生成方法、制造方法及图案生成装置的制作方法
技术领域：
本发明涉及半导体集成电路器件、产生半导体集成电路器件的图案的方法、制造半导体集成电路器件的方法以及半导体集成电路器件的图案产生装置。更具体地，本发明涉及包括旁路电容器和电感器，以针对噪声保护半导体集成电路器件的半导体集成电路器件，以及产生该半导体集成电路器件的图案的方法。
背景技术：
LSI已经广泛的用在通信设备中，例如，移动电话、普通家用电器或玩具、汽车以及计算机。然而，在这些装置中出现的电磁干扰(EMI)引起接收设备，例如，电视和收音机，产生无线电干扰，或引起另一个系统产生故障。为了克服这些问题，对整个装置采取了各种措施，例如，滤波或屏蔽。然而，根据该方法，存在元件数量增加导致成本增加的问题。或者，已经强烈地要求在LSI封装中的噪声抑制。
在这种情况下，在每个装置中，LSI作为关键器件并且在适当的位置提供。为了确保有竞争力的商品，要求具有大尺寸和高速度的LSI。在产品生命周期变短的情况下，为了满足这些要求，必须使LSI的设计自动化。作为引入设计自动化技术的先决条件，必须采用同步设计。然而，当所有的电路与基准时钟同步操作，并且LSI具有大尺寸和高速度时，瞬时电流急剧增加，从而电磁干扰增大。
如此，由于LSI的尺寸极小，并且工作频率较高，所以除去噪声成为重要的问题。
通常，在基于单元的设计方法中，电容器单元布置在容易受电源电压的变化影响的单元的外围，并且位于电容器的两个电极的接线端被固定到电源线路和接地线路上，从而形成旁路电容器。因此，能够抑制电源电压的变化并且抑制噪声通过电源传输。
然而，作为应对闩锁效应的措施(measure for latch-up)，当在衬底单元附近还提供电容器单元时，芯片面积增大。
因此，一位申请人提出了一种方法，该方法通过防止芯片面积增加、在图案布置之后检测未用区域、在未用区域的电源线路下面设置衬底接触、并且在电源线路与接地线路之间安排具有旁路单元的电容器，能够抑制半导体集成电路器件的面积增加，以抑制噪声传输，并且抑制由于从外部透入的噪声引起的故障(参见日本专利申请No.2002-229216)。
根据该方法，能够抑制由于噪声引起的故障而不会增加半导体集成电路的面积。
另一方面，当CMOS逻辑电路切换时，电源电流流动。当电源电流经过封装的焊丝的电感器时，产生电源噪声。往往在数字电路中产生电源噪声，并且通过电磁干扰(EMI)在其它装置上产生坏影响。另外，在混合模拟/数字(A/D)电路的LSI中，在数字电路产生的噪声通过衬底传输到模拟电路，对模拟电路的性能具有有害的影响。
因此，即使在布置图案之后将具有必需容量的旁路电容器布置在未用区域中，布置旁路电容器的位置也在电路模块与另一个电路模块之间，从而旁路电容器远离电路模块中的噪声源。因此，存在降噪作用不足的问题。
此外，因为相关技术的旁路电容器占据衬底的表面，当靠近电路模块布置旁路电容器时，电路模块占据的面积增大。
此外，即使在具有多层线路结构的半导体衬底的表面上提供旁路电容器，因为存在许多在上层上提供电源线路的情况，所以垂直方向的距离较大，并且由于在垂直方向上线路的距离引起的寄生电阻的增加成为问题。
发明内容
设计本发明是为了解决上述问题，并且本发明的目的是提供能够有效地吸收电源噪声并且能够进行稳定的电路操作的半导体集成电路器件。具体地，本发明的目的是提供能够在噪声产生源附近吸收噪声的半导体集成电路器件。
此外，本发明的另一个目的是提供能够可靠地降低电源噪声并且能够容易地自动产生图案的半导体集成电路器件。
此外，本发明的再一个目的是提供能够可靠地降低电源噪声并且能够形成具有大容量的电容器而不会增加占用面积的半导体集成电路器件。
为了实现上述目的，在本发明的半导体集成电路器件中，旁路电容器不是在布局设计之后布置在未用区域上，而是在必需的电路模块的上层部分上形成。从而，能够通过减少芯片面积和旁路电容器的最佳布置实现降噪作用。
即，根据本发明的第一方面，提供具有至少一个电路模块的半导体集成电路器件，包括具有第一线路层和在第一线路层上形成的第二线路层的旁路电容器，之间插置有电容器绝缘膜，其中第一和第二线路层分别连接到连接到电路模块并具有不同电位的两个电源线。
根据这一方面，因为靠近线路层形成旁路电容器，从而使其连接到将形成电容器的电路模块，所以能够降低寄生电阻。
在相关技术的MOS型旁路电容器中，旁路电容器必须形成在衬底的表面上。另外，因为应该在电路模块的外围提供旁路电容器，而不是在电路模块的中心部分上形成旁路电容器，所以实际的占用面积增加。
并且，在MOS型旁路电容器中，因为在衬底的表面上形成旁路电容器，所以当连接到上层部分的电源线路时，在垂直方向的线路长度增加。相反，在多层结构中，在垂直方向上线路的距离减小。并且，因为垂直方向实际上接近水平方向，所以降低了寄生电阻。
此外，在本发明的半导体集成电路中，旁路电容器布置在电路模块上。
根据该方面，因为旁路电容器布置在将形成电容器的电路模块上，所以能够显著地减小在垂直方向上线路的距离并减小寄生电容。并且，在作为噪声源的电路模块的线路图案上形成电容器绝缘膜，而不会在未用区域下面形成旁路电容器，并如此形成电容器。因此，能够用简单的结构形成电容器，而不会增加芯片面积。此外，因为能够在靠近噪声源的位置提供电容器，所以能够可靠地减小噪声。
此外，本发明的半导体集成电路器件中，旁路电容器的第一和第二线路层的一个通过衬底接触连接到固定衬底电位的接地线路，另一个连接到电源线路。
根据该方面，通过将旁路电容器通过衬底接触连接到邻近的接地线路和邻近的电源线路，能够形成旁路电容器并且用简单的结构形成具有高可靠性的图案。
此外，在本发明的半导体集成电路器件中，在半导体集成电路的其他区域中，用插在构成一个线路层的第一和第二导体层之间的电容器绝缘膜形成旁路电容器。
根据该方面，线路层形成两层结构，并且在将形成电容元件的区域中提供介质层。结果，能够容易地额外提供电容器。即，彼此相对的第一和第二导体层的整个区域作为电容器，因此，能够有效地使用面积。另外，因为衬底侧电位(substrate side potential)也能够通过扩散区提取，所以可以减小用于电位提取的电阻的尺寸，并因此它能够在大面积上整体地形成。并且，因为可以用与线路层相同的工艺形成第一和第二导体层，所以容易进行第一和第二导体层的制造。同时，第一和第二导体层可以由不同的材料形成。另外，第一和第二导体层可以由相同的材料形成，并且在制造工艺期间插入成为电容器绝缘膜的介质层。
在本发明的半导体集成电路器件中，电源线的一个是接地线路，另一个是电源线路。
根据该方面，能够在电源线路与接地线路之间可靠地形成电容器。
在本发明的半导体集成电路器件中，第一线路通过在衬底表面上形成的扩散区连接到接地线路或电源线路。
根据该方面，因为在电源线路与接地线路之间形成旁路电容器，所以能够形成旁路电容器而不增加占用面积，其中仅仅通过另外形成接触将接地线路的电位固定在衬底电位。
在本发明的半导体集成电路器件中，旁路电容器由多个单元组成，并且多个单元以矩阵或阵列的方式布置在电路模块上。
根据该方面，布置多个单元以使操作容易。另外，能够容易地以高速形成图案。
在本发明的半导体集成电路器件中，第一线路层与在衬底表面上形成的第一扩散区接触，第一扩散区连接到作为固定衬底电位的衬底接触的第二扩散区。
根据该方面，第一扩散区可以有效地连接到第二扩散区，不用另外提供接触区。
在本发明的半导体集成电路器件中，第一扩散区与构成衬底接触的第二扩散区具有相同的导电类型。
根据该方面，第一扩散区可以容易地连接到第二扩散区，并且可以减小连接电阻。
在本发明的半导体集成电路器件中，第一扩散区具有与构成衬底接触的第二扩散区不同的导电类型，并且第一和第二扩散区通过在构成衬底接触的第二扩散区的表面上形成的硅化物层彼此连接。
根据该方面，在与衬底接触相连接的部分，如果以扩散层的方式连接，因为具有相反的导电类型，所以在接触面形成具有少数载流子的区域，从而连接电阻增大。然而，进行硅化物工艺，从而栅极电极下面的扩散区通过在扩散区表面上提供的硅化物层连接。因此，可以减小连接电阻，并因此可以得到优良的旁路电容器。
实际上，当产生图案时，选择可以布置去耦电容器(decoupling capacitor)的区域。当布置连接扩散层(connecting diffusion layer)时，将衬底接触区和连接扩散区重叠的部分隔开，使之连接到线路。通过图形逻辑操作和缩放工艺自动地进行该工艺。
另外，在本发明的半导体集成电路器件中，在电路模块上形成旁路电容器，之间插入层间绝缘膜，并且由在其表面上形成的具有不平坦部分的第一线路层和通过之间插入电容器绝缘膜形成的第二线路层组成。
根据该方面，能够仅通过改变线路图案增加容量。另外，通过不仅形成不平坦部分而且适当地调整电容器的形状为鳍状，能够实现具有大容量的电容器。
在本发明的半导体集成电路器件中，通过依次叠置第一线路层、电容器绝缘膜和第二线路层形成旁路电容器，第一线路层沿绝缘膜表面上形成的沟槽内壁形成，第二线路层在第一线路层上形成。
根据该方面，能够不增加占用面积而增加每单位面积的容量并且得到具有大容量的旁路电容器。
在本发明的半导体集成电路器件中，沿沟槽分隔区域形成沟槽。
这样，通过形成第一线路层从而超过沟槽分隔区域，以具有台阶差，能够形成具有大容量的旁路电容器。
优选地，用半导体制造中的线路图案规则的最小图形寸形成旁路电容器。
根据该方面，能够自动地设计图案。
优选地，旁路电容器具有不同的电容器绝缘膜，并且在芯片中每单位面积的容量是不同的。
这里，根据考虑到规范的设计规则决定区域的位置，并且为每个区提供具有不同特性的旁路电容器。通常，在靠近电源的芯片的外围必须具有高耐压，以防止浪涌。相反，该芯片内部不必具有高耐压。因此，栅极绝缘膜的厚度在芯片的外围附近较大，在芯片内部栅极绝缘膜的厚度较小。另外，存在仅在芯片的外围附近提供具有多层结构的栅极绝缘膜的情况。因此，当电容器单元与外围电路元件同时形成时，可以根据外围电路元件选择电容器绝缘膜的厚度。另外，可以由必需的容量或耐压控制。
另外，在功能元件附近的频率特性是重要的。即，必须为高频中的使用提供具有大容量的旁路电容器，同时为低频中的使用提供小容量的旁路电容器。
这里，通过用处理信息设置初始距离的逻辑操作和缩放处理，可以将从框架向内部方向的距离分为外围部分和内部，因此可以布置具有不同规格的旁路电容器。根据考虑到规范的设计规则决定区域的位置，并且为每个区提供具有不同特性的旁路电容器。结果，能够提供具有优异特性和高可靠性的半导体集成电路器件。
根据本发明的第二方面，提供产生半导体集成电路器件的图案的方法，包括形成布局图案，以设计和布置半导体芯片的布局图案的步骤；从布局图案中选择容易产生噪声的电路模块的步骤；确定电容器单元是否可以布置在电路模块上的步骤；以及使用在确定步骤中确定电容器单元可以布置在电路模块上的区域作为布置区，布置电容器的步骤。
在第二方面的方法中，因为选择容易产生噪声的电路模块，并且旁路电容器布置在电路模块上，所以能够自动地形成图案布局以及进一步容易地和有效地进行图案布局。
根据本发明的第二方面，确定步骤包括在布局图案的电路模块中检测形成电容器单元的线路层区的步骤，以及确定电容器单元是否可以布置在线路层区上的步骤，电容器布置步骤包括布置第二线路层从而电容器绝缘膜插入在确定步骤中确定的电容器单元可以布置在线路层区上的线路层区的上层或底层中，并且布设第二线路层，从而第二线路层连接到不同于线路层区的电位的线路布置步骤。
根据该方面，检测在电路模块上形成电容器单元的线路层区，并且确定是否可以布置电容器单元。因此，可以在成为噪声产生源的电路模块上容易地布置电容器单元。
另外，根据该方面，线路布置步骤包括将第二线路层连接到电源线路或接地线路的步骤。
如此，仅通过将第二线路层连接到电源层或接地层，就能够容易地形成电容器。
此外，在本发明的方法中，确定步骤(determination step)包括在布局图案的线路中的电路模块中检测形成电容器单元的区域的步骤；在确定步骤中确定可以形成电容器单元的区域中布置电容器单元的步骤；以及布置线路，从而每个电容器单元的一个导体连接到第一电位，衬底连接到第二电位的步骤。
根据该方面，能够自动地形成半导体集成电路器件。
此外，根据本发明的第三方面，提供用于半导体集成电路器件的图案产生装置，包括用于设计和布置半导体芯片的布局图案的布局图案形成装置；用于从布局图案中选择容易产生噪声的电路模块的选择装置；用于确定电容器单元是否可以布置在电路模块上的确定装置；以及用于使用在确定装置中确定电容器单元可以布置在电路模块上的区域作为布置区，布置电容器的电容器布置装置。
此外，根据本发明的第四方面，提供使用通过上述产生半导体集成电路器件的图案的方法产生的用于半导体集成电路器件的图案制造半导体集成电路器件的方法。
因为在容易产生噪声的电路模块而不是未用区域上通过形成使用线路层的旁路电容器，形成本发明的半导体集成电路器件，所以能够形成旁路电容器而不增加芯片面积和工序的数量。这样，可以减小噪声。并且，当产生图案时，使用图形逻辑操作和缩放工艺自动地搜索，从而选择容易产生噪声的电路模块，并确定是否可以产生去耦电容器，并且搜索到的区域用作去耦电容器线路区。因此，能够自动地产生图案并且高精度地减小噪声。
此外，根据半导体集成电路器件的图案产生装置，可以有效地吸收电源噪声。并且，能够自动地形成电路可以稳定操作的半导体集成电路器件的布局图案。
图1示出了根据本发明第一实施例的图案产生装置的方框图。
图2示出了根据本发明第一实施例产生旁路电容器图案的序列的流程图。
图3示出了根据本发明第一实施例的线路的剖视图。
图4A-4C示出了根据本发明第一实施例的线路制造过程图。
图5示出了根据本发明第一实施例布置电容器的工艺的说明图。
图6示出了根据本发明第一实施例布置电容器的工艺的说明图。
图7示出了根据本发明第一实施例布置电容器的工艺的说明图。
图8示出了根据本发明第一实施例布置电容器的工艺的说明图。
图9示出了本发明第二实施例的说明图。
图10示出了本发明第三实施例的说明图。
图11A-11B示出了本发明第四实施例的说明图。
图12示出了本发明第五实施例的说明图。
图13示出了在本发明的第五实施例中电容器与图案形状之间的关系的说明图。
图14A-14B示出了在本发明的第五实施例中电容器与图案形状之间的关系的说明图。
图15A-15C示出了在本发明的第五实施例中电容器与图案形状之间的关系的说明图。
图16A-16B示出了本发明第六实施例的说明图。
图17示出了根据本发明第七实施例的制造工艺图。
具体实施例方式
在下文中，将参考附图详细介绍本发明的实施例。
第一实施例图1示出了根据本发明第一实施例的图案产生装置的方框图，图2示出了图案产生方法的流程图。
根据第一实施例，在成为噪声源的电路模块N上形成去耦电容器CD。如图3所示，形成一区域，在该区域中电容器绝缘膜1c插在构成位于在布局图案中成为噪声源的电路模块上的一个线路层1的第一和第二导体层1a和1b之间。另外，第一和第二导体层1a和1b连接到电源线2a和接地线2b，形成电容元件，并且在线路层上形成由电容元件构成的去耦电容器CD。
如图1所示，图案产生装置包括设计和布置半导体芯片的布局图案的布局图案形成装置101、从由布局图案形成装置101产生的布局图案中选择成为噪声源的电路模块的噪声区域选择装置102、根据布局选择设计规则的设计规则选择装置103、确定电容器单元是否可以布置在电路模块上的确定装置104以及使用由确定装置确定的可以布置电容器单元的区域作为布置区域，在布置区域上布置电容器单元的电容器布置装置105。另外，在线路层上布置去耦电容器，这样从布局图案形成装置101输出再次添加电容器的布局图案数据。
即，如图2所示，在图案产生装置中，根据要布置的半导体芯片的布局数据201设计布局图案。接着，从布局图案中选择容易产生噪声的电路模块，即，容易成为噪声源的电路模块(步骤202)。接着，根据由设计规则得到的技术确定电容器单元是否可以布置在容易产生噪声的电路模块上(步骤203)。接着，使用确定可以布置电容器单元的区域作为布置区，在布置区域上布置电容器(步骤204)。
在步骤203中，实际上进行两步确定。首先，如图5所示，在确定成为噪声源的电路模块上的布置确定区域(arrangement determination region)Rd中确定是否存在线路布局。然后，当在布置确定区域Rd中确定是否不存在线路图案时，确定可以布置具有单元框架CeO的电容器单元(步骤1)。
接着，在布置确定区域Rd中确定存在线路图案的情况下，当线路图案L1和L2的尺寸增加预定的线路裕度Y(μm)时，确定线路图案L1与L2之间的间隙Z(μm)是否大于由设计规则形成的电容器单元的尺寸的最小值(步骤2)。
当在步骤1中确定可以布置电容器单元时，在布置电容器单元的步骤204中布置电容器单元Ce，如图7所示。在布置电容器单元的步骤204中，在确定可以布置电容器单元的区域Rd上布置电容器单元。这里，为了使电容器单元不从可以布置电容器单元的区域伸出，按照具有大尺寸的单元Ce1紧邻具有小尺寸的单元Ce2的顺序依次布置单元。
另外，当在步骤1中确定可以布置电容器单元时，进行步骤2的确定。例如，如图8所示，当在布置确定区域Rd中存在第一线路层的线路图案L11时，确定是否在位于第一线路层上的第二线路层上形成电容器单元。这样，沿向上的方向依次搜索可以布置电容器单元的线路层。
如此，选择容易产生噪声的电路模块，由此在电路模块上布置旁路电容器。因此，能够有效和容易地进行图案布局，从而有助于自动形成。
由设计规则得到的技术意思是，例如单元、旁路电容器和线路等元件的尺寸由各自的工艺，例如，扩散工艺、溅射工艺和刻蚀工艺的设计规则定义。
在该例子中，如图3所示，电容器绝缘膜1c插在要形成去耦电容器的区域中构成一个线路层1的第一和第二导体层1a和1b之间，从而形成电容元件。
这里，线路层1具有由大约180nm厚的多晶硅层1a和大约300nm厚的钨层1b构成的多晶硅硅化物(polyside)结构。当形成线路层1时，在线路层中的多晶硅层1a和钨层1b之间插入作为电容器绝缘膜的厚64nm的氮化硅膜1c。
即，在线路区1001中，形成由多晶硅层1a和在多晶硅层1a上形成的钨层1b构成的多晶硅硅化物结构。在电容器形成区域1002中，在多晶硅层1a和在多晶硅层1a上形成的钨层1b之间插入氮化硅膜1c，从而形成去耦电容器CD。
根据该结构，用之间插入的电容器分隔区域1003将电容器形成区域1002与线路区1001分离。另外，连接到下接触2a的多晶硅层1a连接到与线路层相同的电位，钨层1b通过上接触2b连接到地电位或电源电位。从而，可以另外提供去耦电容器而不增加工序的数量。
如图1和2所示，根据形成的布局图案制造半导体集成电路器件。如图4A到4C所示，当制造半导体集成电路器件时，去耦电容器的额外安装与线路层的形成同时进行。
首先，如图4A所示，当形成线路层时，通过CVD方法形成多晶硅层1a。
此外，如图4B所示，通过溅射方法形成作为电容器绝缘膜的氮化硅膜1c。然后，使用对应于电容器形成区域1002的掩模，通过照相和蚀刻技术仅在电容器形成区域1002上保留氮化硅膜1c。
随后，如图4C所示，通过CVD方法在氮化硅膜1c上形成钨层1b。
接着，为了形成线路图案，通过典型的光刻工艺形成光致抗蚀剂图案，并且使用光致抗蚀剂图案作为掩模进行刻蚀工艺。结果，如图3所示，形成线路区1001和电容器形成区域1002。在线路区1001中，形成由多晶硅层1a和在多晶硅层1a上形成的钨层1b构成的多晶硅硅化物结构。在电容器形成区域1002中，形成去耦电容器，其中在多晶硅层1a和在多晶硅层1a上形成的钨层1b之间插入氮化硅膜。
通过该结构，线路层形成为两层结构，并且在形成电容元件的区域中插入介质层。结果，可以容易地另外提供电容器。即，彼此相对的第一和第二导体层的整个区域作为电容器，以有效地使用面积。并且，因为衬底侧的电位可以通过扩散区提取，所以用于提取电位的电阻的尺寸较小，并因此能够在大面积上整体地形成必要元件。另外，因为可以用通过与线路层相同的工艺形成第一和第二导体层，所以容易进行制造工艺。
第二实施例第二实施例说明了接触结构，该接触结构为在第一实施例中介绍的电容器形成区域提供电位。图9和10示出了接触结构的例子。另外，图9和10示出了在连接到地电位VSS的线路4s或连接到电源电位VDD的线路4d的任何区域中提供去耦电容器的情况的例子。图9示出了电容器形成区域1002布置在连接到地电位VSS的线路4s的区域上的例子，图10示出了电容器形成区域1002布置在连接到电源电位VDD的线路4d的区域上的例子。如此，类似于第一实施例，形成电容器形成区域1002和线路区1001。根据该例子，在衬底中，通过在阱5和15的表面上形成的高浓度扩散区6和16的表面上形成的硅化物层7，向作为电容器形成区域1002的下侧电极的多晶硅层1a提供电位。
另外，根据第二实施例，与第一实施例相同的组成元件用相同的参考数字表示。
例如，如图9所示，因为氮化硅膜1c插入在多晶硅层1a与钨层1b之间形成去耦电容器，所以作为电容器形成区域1002的上侧电极的钨层1b通过第一接触2b连接到线路4s，线路4s连接到地电位VSS。
成为下侧电极的多晶硅层1a通过第一衬底接触2a与在硅衬底表面上提供的硅化物层7接触，并通过硅化物层7连接到第二衬底接触3a。另外，第二衬底接触3a连接到线路区1001的多晶硅层1a和钨层1b。另外，第二衬底接触3a通过提供以接触线路区1001的电极接触3b连接到电源线路4d。
在图10所示的例子中，因为氮化硅膜1c插入在多晶硅层1a与钨层1b之间形成去耦电容器，所以作为电容器形成区域1002的上侧电极的钨层1b通过第一接触2b连接到线路4d，线路4d连接到电源电位VDD。
作为下侧电极的多晶硅层1a通过第一衬底接触2a与在硅衬底表面上提供的硅化物层7接触，并通过硅化物层7连接到第二衬底接触3a。并且，第二衬底接触3a连接到线路区1001的多晶硅层1a和钨层1b。另外，第二衬底接触3a通过提供以便与线路区1001接触的电极接触3b连接到接地线路4s。
这样，能够在产生大量噪声的电路模块上形成去耦电容器，而不增加占用面积。
根据第二实施例，通过在电源线路1下面自动地布置旁路电容器，能够提供减小电源噪声的电容器而不增加芯片的面积。并且，电源线路5下面的、形成旁路电容器的扩散区15与接地线路下面的、形成衬底接触的扩散区16彼此连接，由此，电源线路和旁路电容器可以用低于具有高电阻的衬底的电阻彼此连接。另外，接地线路5和旁路电容器可以用低于衬底的电阻的电阻彼此连接。
此外，可以在形成栅极绝缘膜以前，用与位于另一个区域的硅化物层相同的工艺形成金属硅化物层7。并且，当构成旁路电容器的栅极电极的多晶硅层进行硅化工艺时，栅极绝缘膜与多晶硅的图案同时构图，然后形成金属层并进行硅化工艺。然后，通过有选择地蚀刻并除去经受硅化工艺的部分，即，在栅极绝缘膜的端面提供的金属层，能够除去位于栅极电极下面的部分并在衬底表面上形成硅化物层。这样，可以不用PN结进行电流提取，从而得到优良的旁路电容器。
第三实施例第三实施例说明了在第二实施例中说明的去耦电容器的修改例。即，第三实施例说明了接触结构的修改例，以便为电容器形成区域提供电位。根据第三实施例，在包括MOSFET的电路模块上形成去耦电容器。MOSFET包括栅极电极10和由n+扩散区18与p+扩散区6构成的源极/漏极。
图11A和11B是接触结构的剖视图和顶视图。在第三实施例中，电容器形成区域1002的线路由连接到电源电位VDD的线路4d和连接到地电位VSS的线路4s组成。另外，连接到地电位VSS的线路4s和连接到电源电位VDD的线路4d直接连接到在p+扩散区16和n+扩散区18上形成的衬底接触3a，以便固定P阱和N阱的电位。另外，这些线路4s和4d通过第二衬底接触3a连接到由n+扩散区18和p+扩散区6构成的源极/漏极，并且连接到电容器形成区域的第一电极1a。
如图11B所示的顶视图可见，形成包括MOSFET的电路模块的衬底的整个表面可以被线路覆盖，因此，可以形成具有大容量的去耦电容器。
根据该结构，可以更靠近作为噪声产生源的电路模块形成去耦电容器，可以减少淀积线路层的数量，并且可以平面化表面。
第四实施例根据第四实施例，如图12所示，增加扩散区的尺寸以固定衬底电位并且在扩散区上形成去耦电容器。在第四实施例中，以阵列方式布置第二衬底接触3a，线路层分为两层，并且提供在该两层之间形成电容器绝缘膜的电容器形成区域。
图12示出了在第三实施例中介绍的耦合电容器的修改例。在图12中，类似于图11A，在位于右端的线路区1001的外部形成电容器形成区域1002，衬底接触3a通过第一衬底接触2a连接到线路4d，线路4d连接到电源电位VDD，作为上层侧电极的钨层1b通过第一接触2b连接到线路4s，线路4s连接到上层侧地电位VSS。结果，电容器形成区域1002充当了去耦电容器。
另外，与第一到第三实施例相同的组成元件用相同的参考数字表示，并省略其介绍。
第五实施例根据第五实施例，在作为噪声源的电路模块上形成去耦电容器，以防止噪声传输。优选形成大容量的电容器而不增加占用面积。根据本实施例，测量电容器与占用面积之间的关系，并且最优化其形状。
首先，类似于第一实施例，形成具有0.01到1mm2的面积和0.04到8mm的周长的评估图案(evaluation pattern)。这里，对于电容器绝缘膜，使用通过等离子体CVD方法形成的64nm厚的氮化硅膜。
由测量结果可见，总电容C是面积分量的电容Cs与边缘部分的电容Cl之和。
C＝Cs*S+Cl*LCs＝0.9527fF/μm2Cl＝0.0775fF/μmC电容器S面积L周长图13示出了电容与周长/面积之间的关系。这里，横轴表示周长/面积，纵轴表示电容。由图13可见，随着周长增加，电容量增大。
此外，当面积固定地设置为0.01mm2，并且周长在0.04到8.0mm的范围中时，测量耐压和漏电流。在图14A和14B中示出了测量结果。这里，因为耐压及其偏差稍大，但电容可以较大，因此优选具有矩阵形状，如图14B所示。
图15A到15C示出了当占用面积不变时，电容值随形状的变化。这里，整个块分为九个小块B1。整体地形成所有的块，以形成C1，只有位于外围部分的小块B1构成电容器块，以形成C2，只除去位于中心部分的小块B1，以形成C3。此时，电容值分别为9.5043(fF)、5.5018(fF)和8.8616(fF)。
通过使用上述结果，必要时可以整体地形成小块，小块可以分成阵列，并且可以适当地选择电容器图案的图案形状。
第六实施例在第一到第五实施例中，介绍了用之间插入的层间绝缘膜在衬底表面上形成旁路电容器的例子。然而，根据第六实施例，如图16所示，在衬底的表面上形成的层间绝缘膜20S上形成沟槽T，在沟槽T中提供作为第一线路层的多晶硅层10b，多晶硅层10b的表面经过氧化工艺，在多晶硅层10b的表面上形成氧化硅膜10c，在氧化硅膜10c上形成作为第二线路层的钨层10a。这里，第一线路层的表面经过氧化工艺，并在第一线路层的表面上形成电容器绝缘膜10c。另外，当形成作为第二线路层的钨层时，形成作为上层侧电极的第二导体层15a，从而形成旁路电容器。第二线路层10a通过接触2b连接到线路4s，线路4s连接到地电位VSS。另一方面，作为第一线路层10b的多晶硅层通过衬底接触3a连接到线路(未示出)，线路连接到电源电位VDD。
如此，仅通过在衬底表面上形成的层间绝缘膜中形成沟槽，通过在制造MOSFET的工艺中间形成线路，就能够形成大容量的去耦电容器而不增加工序的数量。
此外，在层间膜中形成沟槽之后，在沟槽的内壁提供第一线路层，第一线路层的表面经过氧化工艺，并且在第一线路层上形成第二线路层10a。然而，可以独立形成电容器绝缘膜。
实际上，可以布置去耦电容器的区域是在产生图案时选择的。并且，当布置连接扩散层时，分开衬底接触区和连接扩散层重叠的部分，使之连接到线路。通过图形逻辑操作和缩放工艺自动地进行该工艺。
此外，根据第六实施例，形成沟槽T。然而，即使使用在表面上形成的具有不平坦部分的第一导体层，而不必形成沟槽，也能够用通过电容器绝缘膜形成的第二导体层形成大容量的旁路电容器。
这样，能够通过仅改变线路图案增加电容。另外，通过不仅形成不平坦部分而且适当地将电容器的形状调整为，例如鳍状，能够实现具有大容量的电容器。
另外，可以以阵列方式布置多个旁路电容器。由此，能够在电源线路下面更有效地形成大容量的电容器。
另外，优选每个旁路电容器具有不同的电容器绝缘膜，并且在芯片中每单位面积的电容不同。这里，根据考虑到规范的设计规则决定区域的位置，并且为每个区提供具有不同特性的旁路电容器。通常，在靠近电源的芯片的外围必须具有高耐压，以防止浪涌。相反，该芯片内部不必具有高耐压。因此，栅极绝缘膜的厚度在芯片的外围附近较大，在芯片内部栅极绝缘膜的厚度较小。另外，存在在芯片的外围附近提供具有多层结构的栅极绝缘膜的情况。
另外，在功能元件附近的频率特性是重要的。即，必须为高频中的使用提供具有大容量的旁路电容器，同时为低频中的使用提供小容量的旁路电容器。
此外，通过用处理信息设置初始距离的逻辑操作和缩放工艺，从芯片框架向内部方向的距离可以分为外围部分和内部，因此可以布置具有不同规格的旁路电容器。根据考虑到规范的设计规则决定区域的位置，并且为每个区提供具有不同特性的旁路电容器。结果，能够提供具有优异特性和高可靠性的半导体集成电路器件。
此外，当用在制造半导体中的线路图案的最小图案尺寸形成旁路电容器时，能够自动地设计图案。
第七实施例如图17所示，在半导体集成电路器件中，根据要连接的电路模块而插入的、构成去耦电容器的旁路电容器分为用于小电容器区域的旁路电容器1901和用于大电容器区域的旁路电容器1902。
这里，根据考虑到规范的设计规则决定区域的位置，并且为每个区提供具有不同特性的旁路电容器。通常，在靠近电源的芯片的外围必须具有高耐压，以防止浪涌。相反，芯片内部不必具有高耐压。因此，栅极绝缘膜的厚度在芯片的外围附近较大，在芯片内部栅极绝缘膜的厚度较小。
另外，存在仅在芯片的外围附近提供具有多层结构的栅极绝缘膜的情况。
此外，在功能元件附近的频率特性是重要的。即，必须为高频中的使用提供具有大容量的旁路电容器，同时为低频中的使用提供小容量的旁路电容器。因此，根据要使用的频带适当地选择旁路电容器。
根据本发明，能够提供具有低噪声和高可靠性的半导体集成电路器件。因此，本发明可以有效地用于混合模拟电路和数字电路的集成电路。
权利要求
1.至少具有一个电路模块的半导体集成电路器件，包括旁路电容器，具有第一线路层和在第一线路层上形成的第二线路层，之间插入电容器绝缘膜，其中所述第一和第二线路层分别连接到两个电源线，两个电源线连接到电路模块并具有不同的电位。
2.根据权利要求1的半导体集成电路器件，其中所述旁路电容器布置在所述电路模块上。
3.根据权利要求1或2的半导体集成电路器件，其中所述旁路电容器的第一和第二线路层之一通过固定衬底电位的衬底接触连接到所述电源线之一。
4.根据权利要求1到3中任一个的半导体集成电路器件，其中在所述半导体集成电路的其他区域中，用插在构成一个线路层的第一和第二导体层之间的电容器绝缘膜形成所述旁路电容器。
5.根据权利要求1到4中任一个的半导体集成电路器件，其中所述电源线之一为接地线路，另一个为电源线路。
6.根据权利要求1到5中任一个的半导体集成电路器件，其中所述第一线路层通过在衬底表面上形成的扩散层连接到接地线路或电源线路。
7.根据权利要求1到6中任一个的半导体集成电路器件，其中所述旁路电容器形成在电源线路区域下面。
8.根据权利要求1到7中任一个的半导体集成电路器件，其中所述第一线路层与在衬底表面上形成的第一扩散区接触，且所述第一扩散区连接到作为固定衬底电位的衬底接触的第二扩散区。
9.根据权利要求8的半导体集成电路器件，其中所述第一扩散区与构成衬底接触的所述第二扩散区具有相同的导电类型。
10.根据权利要求8的半导体集成电路器件，其中所述第一扩散区与构成衬底接触的所述第二扩散区具有不同的导电类型，且所述第一和第二扩散区通过在第二扩散区表面上形成的硅化物层彼此连接。
11.根据权利要求1的半导体集成电路器件，其中所述旁路电容器用插入其间的层间绝缘膜在电路模块上形成，并且由其表面形成有不平坦部分的第一线路层和通过在其间插入电容器绝缘膜形成的第二线路层组成。
12.根据权利要求1的半导体集成电路器件，其中所述旁路电容器通过依次叠置第一线路层、电容器绝缘膜和第二线路层形成，所述第一线路层沿绝缘膜表面上形成的沟槽内壁形成，所述第二线路层在第一线路层上形成。
13.根据权利要求11的半导体集成电路器件，其中所述沟槽沿沟槽分隔区域形成。
14.根据权利要求1到13中任一个的半导体集成电路器件，其中以阵列方式布置多个旁路电容器。
15.根据权利要求13的半导体集成电路器件，其中每个旁路电容器具有不同的电容器绝缘膜，并且在芯片中每单位面积的电容不同。
16.根据权利要求1的半导体集成电路器件，其中所述旁路电容器由第一线路层和第二线路层组成，期间插入电容器绝缘膜，所述第一线路层在线路区上以鳍状方式形成，所述第二线路层在第一线路层的外围形成。
17.产生半导体集成电路器件图案的方法，包括以下步骤形成布局图案，以设计和布置半导体芯片的布局图案；从所述布局图案中选择容易产生噪声的电路模块；确定电容器单元是否可以布置在所述电路模块上；以及使用在确定步骤中确定电容器单元可以布置在电路模块上的区域作为布置区，布置电容器。
18.根据权利要求17的产生半导体集成电路器件的图案的方法，其中所述确定步骤包括在所述布局图案的电路模块中检测其中形成电容器单元的线路层区的步骤，和确定电容器单元是否可以布置在所述线路层区上的步骤，且所述电容器布置步骤包括线路布置步骤，布置第二线路层，从而在在确定步骤中确定可以在线路层区上布置电容器单元的线路层区的上层或下层中插入电容器绝缘膜，并且布设第二线路层，从而第二线路层连接到与线路层区不同的电位。
19.根据权利要求18的产生半导体集成电路器件图案的方法，其中所述线路布置步骤包括将所述第二线路层连接到电源线路或接地线路的步骤。
20.根据权利要求17的产生半导体集成电路器件图案的方法，其中所述确定步骤包括以下步骤在所述布局图案的线路中的电路模块中检测形成电容器单元的区域；在在所述确定步骤中确定可以形成电容器单元的区域中布置电容器单元；以及布置线路，从而每个电容器单元的一个导体连接到第一电位，衬底连接到第二电位。
21.用于半导体集成电路器件的图案产生装置，包括布局图案形成装置，用于设计和布置半导体芯片的布局图案；选择装置，用于从布局图案中选择容易产生噪声的电路模块；确定装置，用于确定电容器单元是否可以布置在所述电路模块上；以及电容器布置装置，使用在确定装置中确定电容器单元可以布置在电路模块上的区域作为布置区，布置电容器。
22.使用由根据权利要求17到20中任一个的产生半导体集成电路器件图案的方法产生的半导体集成电路器件的图案制造半导体集成电路器件的方法。
全文摘要
提供一种能够有效地吸收电源噪声、能够实现电路的稳定操作的半导体集成电路器件，具体地，能够在噪声产生源附近吸收噪声的半导体集成电路器件。半导体集成电路器件具有至少一个电路模块。半导体集成电路器件包括具有在电路模块上形成的第一导体层1a和在第一导体层1a上形成的第二导体层1b以及其间插入的电容器绝缘膜1c的旁路电容器。旁路电容器的第一和第二导体层的一个通过固定衬底电位的衬底接触连接到接地线路或电源线路的一个，另一个连接到电源线路或接地线路的另一个。
文档编号H01L27/08GK1694254SQ20051007626
公开日2005年11月9日 申请日期2005年4月12日 优先权日2004年4月12日
发明者向井清士, 辻川洋行 申请人:松下电器产业株式会社