专利名称：集成电路或分立元件平面凸点式封装结构的制作方法
技术领域：
本实用新型涉及一种集成电路或分立元件平面凸点式封装结构。属集成电路或分立元件封装技术领域。
背景技术：
传统的集成电路或分立元件超薄无脚封装结构，其封装型式为四面无脚表面贴片式封装，列陈式集合体经切割成为单一的单元。其基板型式为引线框式。其主要存在以下不足1、引线框采用穿透式蚀刻的方式制作引线框。
2、化学胶膜因采用穿透式蚀刻方式，在包封过程中会造成溢料。
3、污染因为采用化学胶带，而在各种高温工艺中胶膜的粘剂很容易因为高温而气化出来，间接污染或覆盖在芯片的压区及打线区的表面，常常造成打线能力的不稳定。
4、金属丝球焊因采用穿透式蚀刻方式，背面必须贴上防止溢料用的胶膜。而在焊线过程设定的压力参数、振荡参数等会因为胶膜是软性的，会有部分被吸收，所以实际的压力值和振荡值与设定值相比会有出入，从而造成焊线点松脱，严重影响了焊线的可靠性及生产稳定性。
5、可靠性
A.虽然贴了化学胶膜，但在高温包封过程中，还是会有不同程度的溢料；B.因为担心溢料后产生大量的返工作业，所以不敢用较大的包封压力，结果造成了塑封料疏松、吸水率增加、密度降低，严重增加了生产成本及良率成本；C.四面表面贴片式封装型式的底部输出脚的部分是与塑封表面呈同高甚至是凹陷的，在表面贴装过程中会因为脚掌共面性不良而产生接触不良的问题；同时，由于外脚凹陷于塑封体的平面，表面贴装作业中会有空气残留于凹陷中，经高温空气膨胀后，会造成接点的崩裂；D.因输出脚与塑封体是在同一平面甚至是凹陷的，在表面贴装过程中很容易造成凸脚表面锡膏相互连结而短路；E.打线的内脚原则上采用镀银层，然而银层与塑封料的接合能力并不好，很容易造成塑封料与银层间的脱层的问题；F.电性输出的外脚原则上采用锡铅、纯锡等材料，而因材料本身容易氧化，所以会影响到可焊性的能力，而且保存的时间也较短。
G.由于电性输出脚的外脚原则上采用锡铅、纯锡等材料，而锡的熔点相对较低，这样在切割工序时很容易因为切割刀的磨擦生热而造成锡的氧化甚至是熔化，进而大大影响了输出脚的可焊性和电性传输稳定性。
6、散热性、导电率四面表面贴片式封装的引线框均采用全蚀刻的铜合金，其导电率/散热能力仅有65％左右，如果采用纯铜的材料，其导电率/散热能力至少可达99％以上；但因纯铜的强度太软，所以在生产过程中容易产生因引线框太软而易变形的困扰。
发明内容
本实用新型的目的在于克服上述不足，提供一种生产顺畅，良率提高，成本低廉，品质优良，可靠性高，导电率/散热性高的集成电路或分立元件平面凸点式封装结构。
本实用新型的目的是这样实现的一种集成电路或分立元件平面凸点式封装结构，包括芯片承载底座、打线内脚承载底座、芯片、金属线以及塑封体，所述的芯片承载底座包括中间基岛以及基岛正面金属层，打线内脚承载底座包括中间引脚以及引脚正面金属层，芯片承载底座的正面金属层上植入芯片，芯片正面和引脚正面金属层分别与金属线两端连接制成封装结构半成品，封装结构半成品正面以及外周边缘用塑封体包封，并使基岛和引脚的背面凸出于塑封体表面，凸出塑封体外部的基岛表面和引脚表面镀有金属层。
本实用新型集成电路或分立元件平面凸点式封装结构，其封装型式采用平面式凸点封装，其基板型式为在基板上半蚀刻以相对露出所需要的基岛和引脚。与四面无脚表面贴片式封装相比，本发明具有如下优点1、引线框采用半蚀刻方式制作引线框。
2、化学胶膜因采用半蚀刻方式，所以在包封过程中完全不会有溢料的产生，而且完全无需贴上防止溢料用的胶膜。
3、污染无需使用任何化学胶膜却仍然可以防止包封过程中溢料的产生，所以完全不会有污染的问题，生产顺畅，良率提高，成本低廉。
4、金属丝焊线平面式凸点封装结构中输出的焊点是凸出于塑封体表面的，此外两次蚀刻保证了焊点间的绝对共面性。如此单点独立的焊接方式可以维持目前一般芯片的焊性能力，也不用担心表面贴装是否会不稳定，品质比传统四面表面贴片式封装型式更加稳定。
5、可靠性A.完全不会产生溢胶；B.因采用半蚀刻的方式，所以在包封过程中采用再大的压力也不会有溢料产生，各项可靠性得以保障，而且生产更顺利，成本也会随之下降；C平面凸点式封装型式其底部输出脚的部分是凸出塑封体的；同时，因为半蚀刻的方式，所以可以保证脚掌绝对共面；D.因塑封体底部的输出脚是凸出塑封体0.05±0.025mm的尺寸，其锡膏残余量会附着在凸脚的四周，不容易产生锡膏短路，进而增加了凸脚焊点的焊接能力；E.打线区的内脚可不采用镀银而改用镀金层、镀镍层或镀镍钯层，因为塑封料与金、镍或镍钯的结合能力比银好很多，进而不容易造成分层的困扰；F.电性输出的外脚采用镀金层或镍层、镍钯层时，因为此材料属于惰性材料，不会因为环境中气体或温度而氧化，所以保存的时间非常长；G.电性输出的外脚采用镀金层或镍层、镍钯层时，由于该材料都属于惰性金属材料，熔点较高，所以不会因为切割时的磨擦生热而造成焊点的氧化甚至是熔化，从而保证了输出脚的可焊性及电性传输的稳定性，而产品品质得以很好的保证。
6、散热性、导电率可采用纯铜的工艺，因为平面式凸点封装的引线框是采用基板半蚀刻的方式，所以其引线框的强度与结构相对于穿透式蚀刻的引线框至少高出一倍；同时，导电率/散热性也至少提升30％以上，从而产品的电性传输速率也快速很多。
图1为本实用新型的集成电路或分立元件平面凸点式封装结构示意图。
具体实施方式
参见图1，本实用新型集成电路或分立元件平面凸点式封装结构，由芯片承载底座1、打线内脚承载底座2、芯片3、金属线4以及塑封体5组成。所述的芯片承载底座1包括中间基岛1.2以及基岛正面金属层1.3，所述的打线内脚承载底座2包括中间引脚2.2以及引脚正面金属层2.3，所述的金属层1.3、2.3为金或银、铜、镍、镍钯。芯片承载底座1的正面金属层1.3上涂布一层银胶层1.4，再在银胶层1.4上植入芯片3。如果采用共晶的方式，则无需涂布银胶。芯片3正面和引脚正面金属层2.3分别与金属线4两端连接制成封装结构半成品，所述的金属线4为金线或银线、铜线、铝线。封装结构半成品正面以及外周边缘用塑封体5包封，并使基岛1.2和引脚2.2的背面凸出于塑封体5表面，凸出塑封体5的基岛1.1表面镀有金属层1.1，凸出塑封体5外部的引脚2.2表面镀有金属层2.1。该金属层1.1、2.1为金或银、铜、锡、镍、镍钯层。
权利要求1.一种集成电路或分立元件平面凸点式封装结构，包括芯片承载底座(1)、打线内脚承载底座(2)、芯片(3)、金属线(4)以及塑封体(5)，其特征在于所述的芯片承载底座(1)包括中间基岛(1.2)以及基岛正面金属层(1.3)，所述的打线内脚承载底座(2)包括中间引脚(2.2)以及引脚正面金属层(2.3)，芯片承载底座(1)的正面金属层(1.3)上植入芯片(3)，芯片(3)正面和引脚正面金属层(2.3)分别与金属线(4)两端连接制成封装结构半成品，封装结构半成品正面以及外周边缘用塑封体(5)包封，并使基岛(1.2)和引脚(2.2)的背面凸出于塑封体(5)表面，凸出塑封体(5)的基岛(1.1)表面镀有金属层(1.1)，凸出塑封体(5)的引脚(2.2)表面镀有金属层(2.1)。
2.根据权利要求1所述的一种集成电路或分立元件平面凸点式封装结构，其特征在于芯片承载底座(1)正面金属层(1.3)上直接进行芯片(3)的植入。
3.根据权利要求1所述的一种集成电路或分立元件平面凸点式封装结构，其特征在于芯片承载底座(1)正面金属层(1.3)上先涂布一层银胶层(1.4)，再在银胶层(1.4)上植入芯片(3)。
4.根据权利要求1或2、3所述的一种集成电路或分立元件平面凸点式封装结构，其特征在于基岛(1.2)和引脚(2.2)的正面金属层(1.3、2.3)为金或银、铜、镍、镍钯。
5.根据权利要求1或2、3所述的一种集成电路或分立元件平面凸点式封装结构，其特征在于金属线(4)为金线或银线、铜线、铝线。
6.根据权利要求1或2、3所述的一种集成电路或分立元件平面凸点式封装结构，其特征在于凸出塑封体(5)外部的基岛(1.2)和引脚(2.2)表面的金属层(1.1、2.1)为金、银、铜、锡、镍钯层。
专利摘要本实用新型涉及一种集成电路或分立元件平面凸点式封装结构，包括芯片承载底座(1)、打线内脚承载底座(2)、芯片(3)、金属线(4)以及塑封体(5)，芯片承载底座包括中间基岛(1.2)以及基岛正面金属层(1.3)，打线内脚承载底座包括中间引脚(2.2)以及引脚正面金属层(2.3)，芯片承载底座(1)的正面金属层(1.3)上植入芯片(3)，芯片(3)正面和引脚正面金属层(2.3)分别与金属线(4)两端连接制成封装结构半成品，封装结构半成品正面以及外周边缘用塑封体(5)包封，并使基岛(1.2)和引脚(2.2)的背面凸出于塑封体(5)表面，凸出塑封体(5)的基岛(1.1)和引脚(2.2)表面镀有金属层(1.1)。本实用新型焊性能力强、品质优良、成本较低、生产顺畅、适用性较强、多芯片排列灵活、不会发生塑封料渗透的种种困扰。
文档编号H01L23/48GK2805091SQ20052007184
公开日2006年8月9日 申请日期2005年5月26日 优先权日2005年5月26日
发明者王新潮, 于燮康, 梁志忠, 谢洁人, 陶玉娟, 葛海波, 王达 申请人:江苏长电科技股份有限公司