半导体器件的制作方法

专利名称：半导体器件的制作方法
技术领域：
本发明涉及一种能够传送/接收数据的半导体器件及其制造方法。
背景技术：
近年来，具有不同功能和在绝缘表面上具有多个电路的半导体器件得到了发展。另外，促进了能够利用天线无线传送/接收数据的半导体器件的发展。被称为无线芯片(称为ID标签、IC标签、IC芯片、RF(射频)标签、无线标签、电子标签、以及RFID(射频标签))的半导体器件已经被引入了部分市场中。
通过使用作为集成在衬底上的各种电路的、存储数据的存储电路(也简称为存储器)，能够提供一种具有高性能和高附加值的半导体器件。作为存储电路，可以使用DRAM(动态随机存储器)、SRAM(静态随机存储器)、FeRAM(铁磁体随机存储器)、掩模ROM(掩模只读存储器)、EPROM(电可编程只读存储器)、EEPROM(电可擦除可编程只读存储器)、闪存等。其中，DRAM和SRAM作为断电后数据被擦除的易失性存储电路，要求在每次上电时写入数据。FeRAM是使用包括铁电体层的电容的非易失性存储电路，需要大量的制造步骤。掩模ROM具有简单的结构，然而数据需要在制造过程中写入，因而数据不能多次写入。EPROM、EEPROM以及闪存是使用具有两个栅电极的元件的非易失性存储电路，因而其制造步骤增加。

发明内容
鉴于所述问题，本发明提供一种包括非易失性存储电路的、易于制造的、并且可以多次写入的半导体器件，及其制造方法。
本发明的半导体器件包括设置于绝缘层上的晶体管；作为晶体管的源极布线或漏极布线的导电层；与所述晶体管重叠的存储元件；以及用作天线的导电层。所述存储元件包括第一导电层、有机化合物层或相变层、以及第二导电层，而且它们按此顺序层积。用作天线的导电层与作为多个晶体管源极布线或漏极布线的导电层被设置在相同的层上。
本发明的半导体器件包括设置在绝缘层上的晶体管；与所述晶体管重叠的存储元件；以及用作天线的导电层。所述存储元件包括第一导电层、有机化合物层或相变层、以及第二导电层，而且它们按此顺序层积。用作天线的导电层与第一导电层被设置在相同的层上。
本发明的半导体器件包括设置在绝缘层上的晶体管；与所述晶体管重叠的存储元件；以及用作天线的导电层。所述存储元件包括第一导电层、有机化合物层或相变层、以及第二导电层，它们按此顺序层积。用作天线的导电层与第二导电层被设置在相同的层上。
本发明的半导体器件包括第一元件形成层；第二元件形成层；粘合第一元件形成层与第二元件形成层、并包含导电颗粒的粘合层。所述第一元件形成层包括设置在绝缘层上的晶体管；作为晶体管的源极布线或漏极布线的导电层；以及设置在该晶体管上的用作天线的导电层。所述第二元件形成层包括在其中层积有第一导电层、有机化合物层或相变层、以及第二导电层的存储元件。第一导电层或第二导电层与作为晶体管的源极布线或漏极布线的导电层，通过至少一个导电颗粒相连接。
本发明的半导体器件包括元件形成层；具有用作天线的导电层的衬底；和将元件形成层与衬底粘合并包含导电颗粒的粘合层。所述元件形成层包括设置在绝缘层上的第一和第二晶体管；作为第一晶体管的源极布线或漏极布线的导电层；和与第二晶体管相重叠、并且其中层积有第一导电层、有机化合物层或相变层、和第二导电层的存储元件。用作天线的导电层与作为第一晶体管的源极布线或漏极布线的导电层通过至少一个导电颗粒相连接。
本发明的半导体器件包括第一元件形成层；第二元件形成层；和粘合该第一元件形成层与该第二元件形成层、并包含导电颗粒的粘合层。所述第一元件形成层包括设置在绝缘层上的第一和第二晶体管；作为该第一晶体管的源极布线或漏极布线的第一导电层；和作为该第二晶体管的源极布线或漏极布线的第二导电层。所述第二元件形成层包括其中层积有第一导电层、有机化合物层或相变层、和第二导电层的存储元件；以及用作天线的导电层。用作天线的导电层与作为第一晶体管的源极布线或漏极布线的第一导电层通过导电颗粒相连接。存储元件的第一导电层或第二导电层与作为第二晶体管的源极布线或漏极布线的第二导电层通过至少一个导电颗粒相连接。
本发明的半导体器件包括设置在衬底上的晶体管；作为该晶体管的源极布线或漏极布线的导电层；包括作为设置于多个晶体管上的天线的导电层的第一元件形成层；和第二元件形成层，该第二元件层设置在衬底上、或隔着粘合层设置在第一元件形成层上，并且包括其中层积有第一导电层、有机化合物层或相变层、和第二导电层的存储元件。存储元件的第一导电层或第二导电层与作为晶体管的源极布线或漏极布线的导电层通过所述导电层相连接。
本发明的半导体器件包括元件形成层；具有用作天线的导电层的衬底；和粘合元件形成层与衬底、并包含导电颗粒的粘合层。该元件形成层包括设置在绝缘层上的第一和第二晶体管；覆盖该第一和第二晶体管的层间绝缘层；通过设置在层间绝缘层上的开口部分与第一晶体管的源区或漏区相连接、并作为第一晶体管的源极布线或漏极布线、并通过设置在绝缘层和层间绝缘层上的开口部分暴露在元件形成层的背面的导电层；第二晶体管；与该第二晶体管相重叠、其中层积有第一导电层、有机化合物层或相变层、第二导电层的存储元件。用作天线的导电层以及作为第一晶体管的源极布线或漏极布线的导电层的暴露部分通过所述粘合层的导电颗粒相连接。
本发明的半导体器件包括第一元件形成层；第二元件形成层；和粘合该第一元件形成层和第二元件形成层、并包含导电颗粒的粘合层。该第一元件形成层包括设置在绝缘层上的晶体管；覆盖该晶体管的层间绝缘层；通过设置在层间绝缘层上的开口部分、与该晶体管的源区或漏区相连接并作为该晶体管的源极布线或漏极布线的、并通过设置在绝缘层和层间绝缘层上的开口部分暴露在第一元件形成层的背面的导电层；以及用作天线的导电层。第二元件形成层包括其中层积有第一导电层、有机化合物层或相变层、第二导电层的存储元件。该存储元件的第一或第二导电层以及作为晶体管的源极布线或漏极布线的导电层的暴露部分通过粘合层的至少一个导电颗粒电连接。
本发明的半导体器件包括第一元件形成层；第二元件形成层；粘合第一元件形成层与第二元件形成层、并包含导电颗粒的粘合层。该第一元件形成层包括设置在绝缘层上的第一和第二晶体管；覆盖该第一和第二晶体管的层间绝缘层；和第一和第二导电层，它们中的每个通过设置在层间绝缘层中的开口部分与第一和第二晶体管的源区或漏区相连接并作为第一和第二晶体管源极布线或漏极布线，并且它们中的一个通过设置在绝缘层和层间绝缘层中的开口部分暴露在第一元件形成层的背面。该第二元件形成层包括用作天线的导电层；和其中层积有第一导电层、有机化合物层或相变层、第二导电层的存储元件。该存储元件的第一或第二导电层和作为第一晶体管的源极布线或漏极布线的第一导电层的暴露部分通过粘合层中的至少一个导电颗粒电连接。用作天线的导电层与作为第二晶体管的源极布线或漏极布线的第二导电层的暴露部分通过粘合层中的至少一个导电颗粒电连接。
本发明的半导体器件包括第一元件形成层；第二元件形成层；粘合第一元件形成层与第二元件形成层、并包含导电颗粒的第一粘合层；具有用作天线的导电层的衬底；粘合第二元件形成层与衬底、并包含导电颗粒的第二粘合层。该第一元件形成层包括其中层积有第一导电层、有机化合物层或相变层、和第二导电层的存储元件。该第二元件形成层包括设置在绝缘层上的第一和第二晶体管；覆盖该第一和第二晶体管的层间绝缘层；通过设置在层间绝缘层上的开口部分与第一晶体管的源区或漏区相连接，并作为第一晶体管的源极布线或漏极布线的第一导电层；通过设置在绝缘层和层间绝缘层上的开口部分与第二晶体管的源区或漏区相连接并作为该晶体管的源极布线或漏极布线的、并通过设置在绝缘层或层间绝缘层上的开口部分而暴露在第二元件形成层的背面的第二导电层。存储元件的第一或第二导电层与作为第一晶体管的源极布线或漏极布线的第一导电层通过第一粘合层中的至少一个导电颗粒电连接。用作天线的导电层与作为第二晶体管的源极布线或漏极布线的第二导电层的暴露部分通过第二粘合层中的至少一个导电颗粒电连接。
在具有所述结构的本发明的半导体器件中，存储元件与晶体管相连接。与存储元件相连接的晶体管是MOS晶体管、薄膜晶体管、或有机半导体晶体管。
另外，存储元件部分地或全部地与所述晶体管、第一晶体管、第二晶体管相重叠。
另外，所述绝缘层为氧化硅层。
另外，当存储元件的有机化合物层使用添加有光敏产酸剂、电子传输材料、或空穴传输材料的共轭聚合物材料时，存储元件的电阻通过光学效应或电学效应而被不可逆地改变，因此存储元件的电极间的距离改变。改变距离前的有机化合物层的厚度为5～60nm、优选为10～20nm。
存储元件的相变层包括可在结晶状态与非晶状态之间可逆地转换的材料、可在第一结晶状态与第二结晶状态之间可逆地转换的材料、或只能从非晶状态到结晶状态转换的材料。
另外，具有所述结构的本发明的半导体器件包括从电源电路、时钟产生电路、数据解调/调制电路、控制电路、和接口电路中选择的一种或多种电路。
本发明的半导体器件包括与多个晶体管相重叠的存储元件。因此，能够提供紧凑和高集成度的半导体器件。
本发明的半导体器件具有衬底被附着在具有多个晶体管的元件形成层上的结构，其中所述衬底是包括存储元件的衬底或包括用作天线的导电层的衬底。因此能够提供紧凑的半导体器件。
本发明包括具有将有机化合物层或相变层夹在一对导电层之间的简单结构的存储元件。因此、能够提供易于制造的廉价的半导体器件及其制造方法。另外，由于易于实现高集成度，所以能够提供具有大容量存储电路的半导体器件及其制造方法。
当本发明的半导体器件的存储电路包括将有机化合物层夹在一对导电层之间的存储元件时，数据通过光学效应或电学效应写入。即，该存储元件是可以附加地写入数据的非易失性存储元件。因此、能够防止通过重新写入而进行的伪造，而且可以多次写入新的数据。即，能够提供具有非易失性存储电路的半导体器件。
当本发明的半导体器件的存储电路包括将相变层夹在一对电极之间导电层之间的存储元件时，由于存储元件是非易失性存储元件，所以无需用于保持数据的电池。这样，可以提供一种紧凑的、薄的、重量轻的半导体器件。通过对相变层使用不可逆的材料，数据不能进行重写。因此，能够提供防止伪造的高安全性的半导体器件。
因此，能够提供实现了高性能和高附加值的半导体器件及其制造方法。


图1A和1B示出本发明的半导体器件。
图2A～2C示出本发明的半导体器件。
图3A和3B示出本发明半导体器件。
图4A和4B示出本发明的半导体器件。
图5A和5B示出本发明的半导体器件。
图6A和6B示出本发明的半导体器件。
图7A～7E示出本发明的半导体器件。
图8A和8B示出本发明的半导体器件。
图9A～9E示出本发明的半导体器件的制造方法。
图10A～10C示出本发明的半导体器件的制造方法。
图11A和11B示出本发明的半导体器件的制造方法。
图12A～12C示出本发明存储电路的电路图。
图13A～13C示出本发明存储电路的电路图。
图14A～14C示出本发明的存储电路的电路图。
图15示出本发明的半导体器件的电路图。
图16示出存储元件的I-V特性的曲线图。
图17示出存储元件的I-V特性的曲线图。
图18示出激光照射装置的电路图。
图19A～19E示出本发明的半导体器件的应用。
图20示出使用本发明的半导体器件的电子装置。
图21A和21B示出本发明的半导体器件的应用。
图22A和22B示出存储元件的I-V特性的曲线图。
图23A和23B示出存储元件的I-V特性的曲线图。
图24A和24B示出存储元件的I-V特性的曲线图。
图25A～25F示出存储元件的结构图。
图26A～26E示出本发明的半导体器件。
图27A和27B示出本发明的半导体器件。
图28A和28B示出本发明的半导体器件。
图29A和29B示出本发明的半导体器件。
图30A和图30B示出本发明的半导体器件。
图31A和图31B示出本发明的半导体器件。
图32示出本发明的半导体器件。
图33示出本发明的半导体器件。
图34A～34E示出本发明的半导体器件的制造方法。
图35A～35C示出本发明的半导体器件的制造方法。
图36A和36B示出本发明的半导体器件的制造方法。
图37示出本发明的半导体器件。
具体实施例方式
虽然参照附图通过下述的实施方式和实施例对本发明进行了全面的描述，但是本领域的技术人员能够对其进行各种变更和修改。因此，除非这样的变更和修改偏离了本发明的范围，否则这种变更和改变都应该被认为已经包含在内而被叙述。注意，在不同附图中的相同部分，以相同的符号表示。
第1实施方式参照图1A、1B、2A～2C、7A和15，对本实施方式的半导体器件的结构进行叙述。如图15所示，本发明的半导体器件20具有无需接触而传送数据的功能，包括电源电路11、时钟产生电路12、数据解调/调制电路13、控制其它电路的控制电路14、接口电路15、存储电路16、数据总线17、和天线(天线线圈)18。
电源电路11基于从天线18输入的AC信号而产生提供给半导体器件20的每个电路的各种电源。时钟产生电路12根据从天线18输入的AC信号来产生提供给半导体器件20的每个电路的各种时钟信号。数据解调/调制电路13具有解调/调制数据以与读出/写入器19通信的功能。控制电路14具有控制存储电路16的功能。天线18具有传送/接收电磁场或无线电波的功能。读出/写入器19对通信过程、控制过程、和半导体器件的数据进行控制。值得注意的是该半导体器件并不仅限于具有所述结构。也可以另外设置其他的元件，例如电源电压的限幅电路，加密处理硬件等。
存储电路16包括在一对导电层之间夹着有机化合物层或相变层的存储元件。值得注意的是，该存储电路16可以仅包含在一对导电层之间夹着有机化合物层或相变层的存储元件、或具有其他结构存储电路。所述具有其他结构的存储电路是从DRAM、SRAM、FeRAM、掩模ROM、EPROM、EEPROM、和闪存中选择的一种或多种。
参照图7A，对本实施方式的半导体器件20的透视图进行叙述。如图7A所示，本实施方式的半导体器件具有在衬底上集成有多个电路的结构。这里，元件形成层101a包含多个形成于衬底100a上的晶体管。具有多个晶体管的元件形成层101a包括分别包含多个TFT的区域102和103；包含存储元件的区域104；以及设置在分别具有多个TFT的区域102和103以及包含存储元件的区域104的外围的、用作天线的导电层105。
在下面的实施方式中，具有多个晶体管的元件形成层包括分别包含多个TFT的区域102和103等，然而，具有多个晶体管的元件形成层也可以通过使用形成在单晶衬底上的晶体管、如MOS晶体管或TFT来构成。此时，该衬底100a是半导体单晶衬底。另外，也可以使用将绝缘层与单晶半导体层层叠的SOI(绝缘体上硅)衬底。另外，可以通过使用有机半导体晶体管来形成具有多个晶体管的元件形成层。
具有多个TFT的区域102和103形成各种电路。作为具有多个TFT的区域102的典型例子，有用于处理由天线所接收的无线电波的通信电路，如电源电路、时钟产生电路、数据解调/调制电路。另外，作为具有多个TFT的区域103的典型例子，有用于控制其他电路、例如接口电路等的控制电路。
用作天线的导电层105与具有多个TFT、形成通信电路的区域102相连接。
包括存储元件的区域104形成存储数据的存储电路，并包含存储元件和控制该存储元件的电路等。包括存储元件的区域104与形成控制电路、接口电路等的、具有多个TFT的区域103相连接。
接下来，参照图1A，对具有图7中的结构的半导体器件的剖面结构进行描述。具有多个晶体管的元件形成层101a形成在衬底100a上。这里，包括形成控制存储元件的电路的TFT 111(图7A中包括存储元件的区域104的部件)；存储元件的开关TFT 112(图7A的包括存储元件的区域104的部件)；TFT 113(图7A的包括多个TFT的区域102的部件)，形成用于处理由天线所接收的信号的电路，如电源电路、时钟产生电路、数据解调/调制电路；以及TFT 114(图7A的包括多个TFT的区域103的部件)，形成控制电路、接口电路等。
这些TFT可以通过适当地组合使用p沟道TFT和n沟道TFT而形成。这里，构成每个电路的TFT是n沟道TFT。
TFT 111～114设置在衬底100a上，并在该TFT 111～114与衬底之间插有绝缘层115。TFT包括半导体区域、栅绝缘膜116a～116d、栅电极117a～117d、以及设置在栅电极侧面的侧壁118a～118d。半导体层包括源区和漏区119a～119d、低浓度杂质区120a～120d、以及沟道形成区121a～121d。另外，低浓度杂质区120a～120d被侧壁118a～118d覆盖。形成了覆盖TFT 111～114的绝缘层122。该绝缘层122作为钝化膜，用于阻挡以如碱金(alkaline gold)等杂质物质为代表的外部杂质，以提供不受污染并提高了可靠性的TFT 111～114。值得注意的是，氮化硅膜、氮氧化硅膜、氧氮化硅膜等能够用作钝化膜。
TFT 111～114的每个半导体层可以包含非晶半导体、微晶半导体、多晶半导体、有机半导体等中的任何一种作为有源层。优选地，使用以金属元素作为催化剂而晶化的半导体层、或以激光照射而晶化的半导体层来获得具有良好特性的晶体管。另外，可以使用通过等离子CVD法、利用SiH4/F2气体、SiH4/H2气体(Ar气)而形成的半导体层，或激光照射的半导体层作为所述半导体层。
另外，每个TFT 111～114可以由在200～600℃的温度(优选在350～550℃)下形成的结晶半导体层(低温多晶层)、或在大于等于600℃的温度下形成的结晶半导体层(高温多晶层)构成。当在衬底上形成高温结晶层时，可以使用石英衬底来代替对加热敏感的玻璃衬底。可以以1×1019～1×1022原子/cm3的浓度、优选以1×1019～5×1020原子/cm3的浓度，对每个TFT 111～114的半导体层(具体是沟道形成区)添加氢元素或卤素元素。因此，能够获得具有低缺陷和不易产生断裂的有源层。
优选地，每个TFT 111～114具有厚度为20～200nm、优选为40～170nm、更优选为45～55nm、更优选为50nm的半导体层。因此，能够提供即使在弯曲的情况下、半导体层也不易产生断裂的元件形成层101a。
另外，优选地、形成构成每个TFT 111～114的半导体层的结晶体，使其具有在与载流子流方向平行的方向(沟道长度方向)上延伸的晶界。另外，每个TFT 111～114优选具有小于等于0.35V/sec(优选为0.09～0.25V/sec)的S值(亚阈值)和大于等于10cm2/Vs的迁移率的特性。这样的半导体层可以通过连续振荡激光、或频率大于等于10MHz、优选为60～100MHz的脉冲激光照射的半导体层来形成。
在低浓度杂质区、源区、和漏区中添加了赋予p型或n型导电性的元素。这里，可以利用离子注入法或离子掺杂法，以自对准的方式，将赋予n型导电性的杂质元素添加到源区和漏区119a～119d、以及低浓度杂质区120a～120d中。
值得注意的是，虽然这里TFT 111～114具有低浓度杂质区120a～120d和侧壁118a～118d，然而、本发明并不限于此。如果低浓度杂质区和侧壁不需要，则可以不设置。
作为半导体层，可以适当的使用已知的有机半导体材料。典型地，具有共轭双键骨架的π-共轭高聚合物材料是优选的。例如，可以使用可溶的高聚合物材料，如聚噻吩、聚(3-烷基噻吩)、聚噻吩衍生物、和并五苯。
此外，可以通过对预先形成的可溶前体进行处理来形成半导体层。作为能够通过前体来获得的有机半导体材料，可以使用聚thienylene亚乙烯基、聚(2，5-thienylene亚乙烯基)、聚乙炔、聚乙炔衍生物、聚丙炔亚乙烯基等。
在将前体形成为有机半导体时，除热处理外，还添加诸如氯化氢气体之类的反应催化剂。作为用于溶解这些可溶有机半导体材料的典型的溶剂，可以使用甲苯、二甲苯、氯苯、二氯苯、苯甲醚、氯仿、二氯甲、γ-丁基内酯、丁基纤维素、环己烷、NMP(N-甲基-2-吡咯烷酮)、环己酮、2-丁酮、二氧杂环己烷、二甲基甲酰胺(DMF)、THF(四氢化呋喃)等。
设置绝缘层123，以覆盖TFT 111～114和作为钝化膜的绝缘层122。设置该绝缘层123以获得平坦的表面。作为源极布线或漏极布线的导电层124a～124d与源区和漏区119a～119d相接触，并填充形成于绝缘层122和123中的接触孔。另外，用作天线的导电层125a形成在与作为源极布线或漏极布线的导电层124a～124d相同的层上。导电层125与作为TFT 113的源极布线或漏极布线的导电层124a相连接。设置绝缘层126和127，以覆盖导电层124a～124d和125。设置绝缘层126和127，以获得平坦的表面并保护TFT 111～114和导电层124a～124d以及125。
在TFT 111～114中，当以9个反相器构成环形振荡器时，至少TFT 113和114具有大于等于1MHz的特性，优选具有大于等于10MHz(在3～5V下)的特性。可选的，每个门的频率特性优选大于等于100KHz，更优选大于等于1MHz(在3～5V下)。
如下所述，根据于其结构，利用使用激光的光学效应将数据写入到层积在TFT 111～114上的存储元件134中。此时，为了防止TFT111～114受到由激光引起的损害，用具有遮光特性的绝缘材料形成绝缘层127和随后形成的绝缘层135。具有遮光特性的绝缘材料是例如通过将碳颗粒、金属颗粒、染料、色素等添加到已知的绝缘材料中并搅拌、然后按要求过滤而得到的材料；以及通过添加表面活性剂或分散剂以使碳颗粒等被均匀地混合的材料等。这种绝缘材料能够利用旋涂法形成。
另外，存储元件134被设置在绝缘层127上。该存储元件与TFT112的部分或全部相重叠。利用如上结构，该存储元件能够高集成度第以小空间集成在半导体器件上。
第一导电层131、有机化合物或相变层132、第二导电层133被层积在绝缘层127上。该层积结构对应于存储元件134。该绝缘层135设置在相邻的有机化合物层或相变层132之间。第一导电层131与作为TFT 112的源极布线或漏极布线的导电层124b相连接。绝缘层136设置在第二导电层133上。TFT 112作为存储元件的开关TFT。
接下来，参照图1B，对代替包含具有开关TFT的存储元件的存储电路、即有源矩阵存储电路的、包含无源存储电路的半导体器件的剖面结构进行说明。具体地，对与图1A中示出的半导体器件相比，包括具有不同结构存储元件134、和与之相连接的不同的TFT的半导体器件的剖面结构进行说明。
在绝缘层127上，设置有第一导电层151，以与作为TFT 111的源极布线或漏极布线的导电层124a相连接；有机化合物层或相变层152，以与第一导电层151相连接；以及第二导电层153，以与有机化合物层或相变层152相连接。第一导电层151、有机化合物层或相变层152、第二导电层153的层积结构对应于存储元件154。绝缘层155设置在相邻的有机化合物层或相变层152之间。绝缘层156设置在存储元件154上。
第一导电层151作为公共电极。通过使用第一导电层151而形成多个存储元件154。
图1B所示的存储元件154没有连接到开关TFT上，而是直接连接到构成对存储元件进行操作的电路的TFT 111上。
在图1A和图1B中，对元件形成层101a具有在衬底上的多个晶体管的半导体器件的剖面结构图进行了描述，然而，本发明并不限于此。例如，如图2A所示，在衬底上设置剥离层并在剥离层上形成具有多个晶体管的元件形成层101a之后，可以将该具有多个晶体管的元件形成层101a从剥离层上剥离，并利用粘合层201粘合在衬底200a上。作为剥离方法，可以使用(1)通过在衬底和具有多个晶体管的元件形成层之间设置金属氧化物膜，并通过晶化来弱化该金属氧化物膜，以将具有多个晶体管的元件形成层剥离的方法；(2)通过在衬底与包含多个晶体管的元件形成层之间设置含氢的非晶硅膜，并通过激光照射或刻蚀去除该非晶硅膜，以将具有多个晶体管的元件形成层剥离的方法；(3)机械地去除在其上形成了包含多个晶体管的元件形成层的衬底，或利用溶液或如CF3等的气体、以刻蚀的方法去除衬底的方法；(4)通过在衬底与包含多个晶体管的元件形成层之间设置剥离层和金属氧化物膜、并通过晶化来弱化该金属氧化物膜、使用溶液或如CF3等的气体来刻蚀以去除部分剥离层，以在弱化了的金属氧化物膜处物理地剥离元件形成层等方法。
优选使用柔性的、薄的、重量轻的塑料衬底作为衬底200a。具体地，可以使用PET(聚乙烯对苯二酸酯)、PEN(聚萘亚甲酸亚乙酯)、PES(聚醚砜)、聚丙烯、聚丙烯硫化物、聚碳酸酯、聚醚酰亚胺、聚亚苯基硫化物、聚亚苯基氧化物、聚砜、聚邻苯二亚甲基酰胺等形成的衬底。另外，也可以使用层压膜(由聚丙烯、聚酯、乙烯基、聚氟乙烯、聚氯乙烯等构成)，由纤维材料形成的纸，基底膜(聚酯、聚酰胺、无机气相淀积膜、纸等)的层积层膜，粘性合成树脂膜(丙烯酸合成树脂、环氧合成树脂等)。
通过热压接合将层压膜层压在目标物上。在进行层压处理时，通过热处理使设置在层压膜的最上层表面的粘合层、或设置为最外层(非粘合层)的层熔化、并加压使其粘合。粘合层可以设置在衬底200a的表面上，但并非必须设置。
粘合层201是包含如热固化树脂、紫外线固化树脂、环氧树脂基粘合剂、以及树脂添加剂等粘合剂的层。
如上所述，通过将所剥离的具有多个晶体管的元件形成层101a附着到柔性的、薄的、重量轻的塑料衬底上，可以提供一种薄的、重量轻的、并且在掉落时不易碎裂的半导体器件。另外，这种柔性使得可以将半导体器件粘合在弯曲的表面或不规则形状的表面上，导致各种应用。例如，能够将本发明的半导体器件紧密地附着在如药瓶等的弯曲表面上。如果重复利用该衬底，可以降低半导体器件的成本。
如图2B所示，能够使与用作为存储元件134第一导电层131的相同导电层来形成用作天线的导电层215。此时，用作天线的导电层215连接到作为源极布线或漏极布线的导电层124c上。
另外，如图2C所示，能够使用与作为存储元件134的第二导电层133的相同导电层来形成用作天线的导电层225。此时，通过导电层214，将用作天线的导电层225连接到作为源极布线或漏极布线的导电层124c上。
值得注意的是，图2A～2C中所示的半导体器件可以应用于包括无源矩阵存储电路的半导体器件，所述无源矩阵存储电路包括存储元件，其中每个所述存储元件不具有图1B所示的开关TFT。
本发明的半导体器件具有在包含多个TFT的元件形成层上层积有存储元件的结构。因此能够制造紧凑的半导体器件。另外，用作天线的导电层与TFT的源极布线或漏极布线和存储元件的导电层中之一同时形成，因此能够减少制造步骤的数量，提高生产率。
在具有上述结构的半导体器件中，存储元件具有将有机化合物层或相变层夹在一对导电层之间(第一导电层与第二导电层)的简单的结构。因此能够提供一种易于制造的、廉价的半导体器件及其制造方法。另外，由于能够容易地实现高集成度，因此能够提供具有大容量存储电路的半导体器件及其制造方法。
利用光学效应或电学效应对本发明的半导体器件所包括的存储电路写入数据。即，该存储元件是可以附加地写入数据的非易失性的存储元件。因此，能够防止利用重写数据而进行的伪造，并且能够附加地写入新数据。即，能够实现高性能和高附加值的半导体器件，并且能够提供其制造方法。
第2实施方式在本实施方式中，参照附图3A、3B、7B、37，对不同于上述实施方式的本发明的半导体器件的结构进行说明。
如图7B所示，本实施方式的半导体器件具有利用粘合层将包括在第一衬底100a上形成的多个晶体管的元件形成层301a与包括形成于第二衬底300a上的、用作天线的导电层105的元件形成层302a粘合在一起的结构。
这里，具有多个晶体管的元件形成层301a典型地包括分别包含多个TFT的区域102与103、和包含存储元件的区域104。另外，虽然并未图示，但利用导电颗粒将形成在元件形成层302a上的、用作天线的导电层105连接到形成在元件形成层301a上的、包含构成通信电路的多个TFT的区域102上。
参照附图3A、3B对具有图7所示的结构的本发明的半导体器件的剖面结构进行说明。
如图3A所示，本实施方式的半导体器件具有通过粘合层306将包含形成在第一衬底100a上的多个晶体管和存储元件的元件形成层301a与包含形成在第二衬底300a上的、用作天线的导电层303的元件形成层302a粘合在一起的结构。
具有多个TFT和存储元件的元件形成层301a具有TFT 111～114。这些TFT 111～114的结构如上所述，存储元件134可以以与图1A中所示的存储元件134相同的结构形成。当存储元件与TFT 112的部分或全部相重叠时，能够以小空间将存储元件高密度地集成于半导体器件上。
通过包含导电颗粒305的粘合层306将包含形成于衬底100a上的多个TFT 111～114和存储元件134的元件形成层301a与包含形成于衬底300a上的导电层303的元件形成层302a相粘合。另外，作为TFT 113的源极布线或漏极布线的导电层124c通过导电层214与导电层224相连接。导电层224用作连接端子。另外，导电层214与存储元件134的第一导电层131同时形成。导电层224与存储元件134的第二导电层133同时形成。另外，作为连接端子的导电层224和用作天线的导电层303通过导电颗粒305而电连接。
具有用作天线的导电层303的第二衬底300a，可以是与衬底200a相似的衬底。另外，可以在衬底300a的表面和导电层303上形成绝缘层307。然而，导电层303在与作为TFT 113的连接端子的导电层224相连接的区域内被暴露。
粘合层306是包含如热固化树脂、紫外线固化树脂、环氧树脂基粘合剂、和树脂添加剂等粘合剂的层，并分散有导电颗粒305。这种粘合剂被称为各向异性导电粘合剂。导电颗粒305由从金、银、铜、钯、或铂等元素中所选择的一种或多种元素形成。也可以使用具有这些元素的多层结构的颗粒。当导电颗粒305具有1～100nm的直径、优选具有5～50nm的直径时，导电颗粒305中的一个或多个与导电层303与224相连接。此时，导电层303与导电层224之间的距离被一个或多个导电颗粒305所保持。
另外，如图37所示，可以使用包含具有直径为0.5～10μm、更优选为1～5μm的导电颗粒308的粘合层306。此时，导电层303和导电层224通过具有垂直挤压形状的导电颗粒309而连接。此时，导电层303与导电层224之间的距离由导电颗粒309保持。
另外，也可以使用通过在由树脂构成的颗粒表面上形成从金、银、铜、钯或铂中选择的一种或多种元素所形成的薄膜而获得的导电颗粒。另外，也可以使用形成为薄膜形状并转移至基础薄膜上的各向异性导电膜来替代各向异性导电粘合剂。类似于各向异性导电粘合剂，该各向异性导电膜分散有导电颗粒。
每个如图3A所示的存储元件134具有开关TFT 112。即，提供了包含有源矩阵存储电路的半导体器件。如图3B所示，也可以提供包括第一导电层151、有机化合物层或相变层152、以及第二导电层153的存储元件154。利用这种结构，存储元件154没有与每个开关TFT相连接，而是与图1B所示类似地直接连接到TFT 111上。提供了一种包含无源矩阵存储电路的半导体器件，在该无源矩阵存储电路中，第一导电层151用作公共电极，利用第一导电层151形成了多个存储元件154。
另外，在本实施方式中，也能够提供如图2A所示的在衬底200a上的包含多个晶体管的元件形成层301a，在该元件形成层301a与衬底200a之间插入了粘合层201。
本发明的半导体器件具有将包含存储元件的层层积在包含多个TFT的元件形成层上的结构。因此能够制造紧凑的半导体器件。另外，形成包含多个晶体管和存储元件的元件形成层的步骤与形成用作天线的导电层的步骤可以独立地并行进行。因此，半导体器件可以在短时间内高效率地制造。当包含多个晶体管和天线的元件形成层形成之后，对每个电路的性能进行检测并分选，然后将包含多个晶体管和天线的元件形成层进行电连接，从而完成该半导体器件。因此，能够抑制制造缺陷率，提高成品率。
第3实施方式在本实施方式中，参照图4A、4B、7C、8A和8B，对使用不同于上述实施方式的结构的本发明半导体器件的剖面结构进行说明。具体地，对具有在衬底上形成有包含存储元件的元件形成层402a而非形成有图3A和3B中的用作天线的导电层的结构的半导体器件的剖面结构进行说明。
本实施方式的半导体器件具有利用粘合层将包含在第一衬底100a上形成的多个晶体管的元件形成层401a与包含在第二衬底400a上形成的存储元件的元件形成层402a粘合在一起的结构。
这里，包含多个晶体管的元件形成层401a典型地包括分别具有多个TFT和用作天线的导电层105的区域102和103。包含存储元件的元件形成层402a包括具有存储元件的区域104。包含存储元件的区域104通过未图示的导电颗粒与包含构成控制电路、接口电路等的多个TFT的区域103相连接。
参照附图4A、4B，对具有图7C所示的本发明的半导体器件的剖面结构进行说明。
如图4A所示，在衬底100a上形成包含多个晶体管和用作天线的导电层的元件形成层401a。包含多个TFT的元件形成层401a包括具有上述结构的TFT 111、113、和114。包含存储元件的元件形成层402a形成在衬底400a上。在图4A中，开关TFT 412a和412b分别与存储元件434a和434b相连接。即，存储元件的第一导电层431a和431b的每个与开关TFT 412a或412b的源极布线或漏极布线相连接。另外，开关TFT 412a或412b的源极布线或漏极布线中的另一个与同时作为存储元件的第一导电层或第二导电层的导电层相连接。这里，作为源极布线或漏极布线的、导电层424的另一个通过导电层425与导电层426相连接。值得注意的是，导电层425同时作为存储元件的第一导电层431a和431b。导电层426同时作为存储元件的第二导电层433a和433b。
包含多个晶体管的元件形成层401a和包含存储元件的元件形成层402a通过粘合层306相粘合。作为存储元件的开关TFT 412a的源极布线或漏极布线的导电层424与作为构成操作存储元件的电路的TFT 111的源极布线或漏极布线的导电层124a通过导电颗粒305、导电层421、425和426而电连接。
存在使用激光、利用光学效应将数据写入到包含存储元件的元件形成层402a中的情况。此时，需要对开关TFT 412a、412b、存储元件434a和434b进行布置，使得它们在包含存储元件的元件形成层402a上不彼此重叠。
如图4A所示的存储元件434a和434b分别与开关TFT 412a和412b相连接。即，提供有源矩阵半导体器件。如图4B所示，也可以附着设置了包括第一导电层451、有机化合物层或相变层452和第二导电层453的存储元件454的衬底。第一导电层451、有机化合物层或相变层452、第二导电层453的每个可以分别具有与第1实施方式的第一导电层151、有机化合物层或相变层152、第二导电层153相似的结构。在此结构中，存储元件454不与开关TFT相连接，而是与图1B相似地直接与形成操作存储元件的电路的TFT 111相连接。提供了一种具有无源矩阵存储电路的半导体器件，其中具有作为公共电极的第一导电层151，利用该第一导电层151形成了的多个存储元件154。
在上述的实施方式中，操作存储元件的电路形成在包含多个晶体管的元件形成层401a上，然而、本发明并不仅限于此。例如，操作存储元件的电路也可以形成在包含存储元件的元件形成层401a上。具体地，如图8A所示，构成操作存储元件的电路的TFT 811形成在具有存储元件434a和434b的衬底400a上，然后，可以利用包含导电颗粒305的粘合层306将包含存储元件的元件形成层402a与包含多个晶体管的元件形成层401a进行粘合。此时，作为形成操作存储元件的电路的TFT 811的源极布线或漏极布线的导电层424之一通过导电颗粒305、导电层825、826和827与TFT 114的源极布线或漏极布线之一电连接。值得注意的是，导电层826与作为TFT 811的源极布线或漏极布线的导电层424之一相连接。导电层826同时作为存储元件的第二导电层。导电层825同时作为存储元件的第一导电层。
在图4A中，包含存储元件的元件形成层402a形成在衬底400a上，但如图8B所示，包含存储元件的元件形成层402a也可以通过插入到该元件形成层与衬底800a之间的粘合层834而粘合到衬底800a上。
本发明的半导体器件具有将包含存储元件的层粘合到包含多个晶体管和用作天线的导电层的元件形成层上的结构。因此，能够制造紧凑的半导体器件。另外，形成包含多个晶体管和用作天线的导电层的元件形成层的步骤和形成包含存储元件的元件形成层的步骤能够独立地并行进行。因此、能够在短时间内高效地制造半导体器件。当包含多个晶体管的元件形成层和存储元件形成后，能够对每个电路的性能进行检测并分选，然后将包含多个晶体管的元件形成层和存储元件电连接以完成半导体器件的制造。因此，能够抑制生产的缺陷率、从而提高成品率。
第4实施方式在本实施方式中，对具有与上述实施方式不同的结构的本发明的半导体器件的剖面结构进行说明。具体地，参照图5A、5B、7D，对具有将在其上形成了存储元件和天线的层的衬底粘合到包含多个晶体管的元件形成层上的半导体器件的剖面结构进行说明。
本实施方式的半导体器件具有利用粘合层将包含多个在第一衬底100a上形成的晶体管的元件形成层501a与包含在第二衬底500a上形成的存储元件和天线的元件形成层502a相粘合的结构。
这里，包含多个晶体管的元件形成层501a典型地具有分别包含多个TFT的区域102和103。另外，包含存储元件和天线的元件形成层502a包括具有存储元件和用作天线的第二导电层105的区域104。该包含存储元件的区域104通过未图示的导电颗粒与包含构成控制电路、接口电路等的多个TFT的区域103相连接。另外，用作天线的导电层105通过未图示的导电颗粒与包含构成通信电路的多个TFT的区域102相连接。
参照附图5A、5G，对具有图7D的结构的本发明的半导体器件进行说明。
如图5A所示，包含多个TFT的元件形成层501a包括上述结构的TFT 111、113、和114。另外，包含用作天线的导电层525和存储元件434的元件形成层502a形成在衬底500a上。在图5A中，存储元件434与开关TFT 412相连接。即，开关TFT 412的源极布线或漏极布线中的一个与存储元件434的第一导电层相连接。
开关TFT 412的源极布线或漏极布线中的另一个与同时作为存储元件的第一导电层或第二导电层的导电层425相连接。这里，作为源极布线或漏极布线的导电层424的另一个通过导电层425与导电层426相连接。导电层426同时作为存储元件434的第二导电层，用作连接端子。
作为TFT 412的源极布线或漏极布线的导电层424与作为TFT111的源极布线或漏极布线的124a导电层通过导电层421、225、426和导电颗粒305而电连接。
另外，用作天线的导电层525同时形成为存储元件的第一或第二导电层。该导电层525通过导电颗粒305以及导电层521与作为TFT113的源极布线或漏极布线的导电层124c电连接。作为连接端子的导电层521与用作天线的导电层相连接。
根据存储元件的结构，存在利用激光的光学效应将数据写入到存储元件434中的情况。此时，需要对开关TFT 412、导电层424和存储元件434进行布置，使得不阻碍至少从包含存储元件和天线的元件形成层502a的一侧到存储元件434的光。
如图5A所示的存储元件434与开关TFT 412相连接。即，提供一种有源矩阵半导体器件。如图5B所示，可以附着具有包括第一导电层451、有机化合物层或相变层452、第二导电层453的存储元件454的衬底500。第一导电层451、有机化合物层或相变层452、和第二导电层452中的每一个可以分别具有与本发明的第1实施方式中的第一导电层151、有机化合物层或相变层152、和第二导电层153相似的结构。在此结构中，提供了与图1B相似的、具有无源矩阵存储电路的半导体器件。
构成操作存储元件电路的TFT 111形成在包含多个晶体管的元件形成层501a上，但本发明不限于此。操作存储元件的电路可以形成在包含存储元件和天线的元件形成层上。在图5A中，包含存储元件和天线的元件形成层502a形成在衬底500a上；但包含存储元件和天线的元件形成层502a也可以利用插入到该元件形成层与衬底之间的粘合层而粘合到衬底上。另外，虽然该包含多个晶体管的元件形成层501a形成于衬底100a上，但包含多个晶体管的元件形成层501a也可以通过如图2A所示的、插入到衬底200a与该元件形成层之间的粘合层而粘合到衬底200a上。
本发明的半导体器件具有包含存储元件和天线的元件形成层层积在包含多个TFT的元件形成层上的结构。因此能够提供紧凑的半导体器件。另外，形成包含多个晶体管的元件形成层的步骤可以与形成包含存储元件和天线的元件形成层的步骤独立地并行进行。因此，半导体器件可以在短时间内高效地制造。当形成了包含多个晶体管、存储元件和天线的元件形成层后，对每个的性能进行检测与分选，然后将包含多个晶体管的元件形成层、包含存储元件的元件形成层、和天线进行电连接，以完成半导体器件的制造。因而，能够抑制制造缺陷率，提高成品率。
第5实施方式在本实施方式中，对具有与上述实施方式不同结构的半导体器件进行说明。具体地，参照图6A、6B、7E，对半导体器件的剖面结构进行说明，其中，包括存储元件的元件形成层602a形成在衬底100a上，该衬底100a上形成有包括多个晶体管的元件形成层601a。
如图7E所示，本发明的半导体器件具有利用粘合层将包含存储元件的元件形成层602a粘合到形成于衬底100a上的、包含多个晶体管的元件形成层601a上、或粘合到衬底100a上的结构。
这里，包含多个晶体管的元件形成层601a典型地包括分别包含多个TFT与用作天线的导电层105的区域102和区域103。包含存储元件的元件形成层602a包括具有存储元件的区域104。包含存储元件的区域104通过导电材料631电连接到包含构成控制电路、接口电路等的多个TFT的区域103上。
参照图6A和6B，对具有图7E中的结构的本发明的半导体的剖面结构进行说明。
如图6A所示，包含多个TFT的元件形成层601a包括具有所述结构的TFT 111、113和114。另外，利用粘合层611，将在其上形成了包含存储元件的元件形成层602a的衬底621a安装到衬底100a上。在图6A中，存储元件634与开关TFT 112相连接。即、开关TFT 112的源极布线或漏极布线中的一个与存储元件的第一导电层相连接。该开关TFT 112的源极布线或漏极布线中的另一个连接到同时形成为第一导电层或第二导电层的导电层上。这里，作为源极布线或漏极布线的导电层124b的另一个通过导电层625连接到导电层626上。该导电层625同时作为存储元件的第一导电层。导电层626同时作为存储元件的第二布线层，并作为连接端子。
在包含存储元件的元件形成层602a中形成的存储元件634的开关TFT 112与在包含多个TFT的元件形成层601a中形成的、构成操作存储元件的电路的TFT 111通过导电材料631电连接。这里，利用引线键合法将作为布线的导电材料631用于TFT 111和112的连接，但也可以通过形成导电薄膜并将其刻蚀为期望的形状来形成导电材料631。另外，可以使用如印刷法等的连接方法。
图6A中的存储元件634与开关TFT 112相连接。即，提供一种有源矩阵半导体器件。如图6B所示，可以通过粘合层611将衬底622安装到衬底100a上，其中，在衬底622形成了包括第一导电层651、有机化合物层或相变层652、第二导电层654的存储元件654。利用这种结构，提供了具有无源矩阵存储电路的半导体器件。
在本实施方式中，包含存储元件的元件形成层602a安装在衬底100a上，但本发明并不限于此。包含存储元件和天线的元件形成层以及包含天线的元件形成层可以安装在衬底100a上。
本发明的半导体器件具有将包含存储元件的层设置在具有包含多个TFT的元件形成层的衬底上的结构。因此能够提供紧凑的半导体器件。另外，形成包含多个晶体管的元件形成层的步骤可以和形成包含存储元件的元件形成层的步骤并行地、独立地形成。因而，能够在短时间内、高效地制造半导体器件。当形成包含多个晶体管和存储元件的元件形成层后，对每个元件的性能进行检测和分选，然后对包含多个晶体管的元件形成层与存储元件进行电连接，以完成半导体器件的制造。因此、能够抑制制造的缺陷率，提高成品率。
第6实施方式在本实施方式中，参照附图，对半导体器件的制造方法进行说明。这里，示出了如图2A所示的第1实施方式中的半导体器件的制造方法，但本实施方式可以应用于每个实施方式中示出的半导体器件。
如图9A所示，在衬底1100的一个表面上形成了剥离层1101和1102。
该衬底1100由在每个衬底的一个表面上具有绝缘层的玻璃衬底、石英衬底、金属衬底、不锈衬底、和能够抵抗本步骤的处理温度的塑料衬底等构成。所述的衬底1100在尺寸和形状上并没有限制。因此、通过使用具有大于等于1米的边长的矩形衬底1100，能够显著地提高产量。这一点与使用圆形硅衬底的情况相比具有很大的优势。
包含设置在衬底1100上的多个晶体管的元件形成层稍后被从衬底1100上剥离。因此，衬底110可以再利用，以在衬底1100上再次形成包含多个晶体管的元件形成层。其结果，能够降低成本。再利用的衬底1100可以由石英衬底构成。
通过在衬底1100的一个表面上形成薄膜，并利用光刻法使用抗蚀剂掩模有选择地进行刻蚀而形成剥离层1101和1102。利用等离子CVD法、溅射法等，以从钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、铅(Pb)、锇(Os)、铱(Ir)、硅(Si)中选择的一个元素、包含上述元素作为主要成分的合金材料、或包含上述元素作为主要成分的化合物材料形成的层的单层或层积层形成剥离层1101和1102的每个。含硅的层可以具有非晶、微晶、多晶中的任何结构。
当每个剥离层1101和1102具有单层结构时，形成钨层、钼层或含钨、钼混合物的层。另外，也可以形成含钨的氧化物或氮氧化物的层、含钼的氧化物或氮氧化物的层、或含钨、钼混合物的氧化物或氮氧化物的层。钨、钼的混合物是例如钨、钼的合金。
当每个剥离层1101和1102使用层积层结构时，优选形成以钨层、钼层、或含钨、钼混合物层作为第一层，并以钨、钼或钨、钼混合物的氧化物、氮化物、氧氮化物或氮氧化物层作为第二层。
当形成含钨的层与含钨的氧化物层的层积层结构作为剥离层1101和1102时，形成含钨的层，并在它的上面形成含氧化硅的层，这样在钨层与氧化硅层之间的界面上形成含钨的氧化物的层。另外，可以对含钨层的表面进行热氧化处理、氧等离子处理、使用高氧化物溶液、如臭氧水的处理等，以形成含钨的氧化物的层。可以类似地形成含钨的氮化物、氧氮化物、和氮氧化物的层。当形成含钨层之后，可以在它的上面形成氮化硅层、氧氮化硅层、以及氮氧化硅层。
钨的氧化物以WOx表示。x在2≤x≤3的范围内。当x为2时，钨的氧化物为(WO2)，当x为2.5时，钨的氧化物为(W2O5)，当x为2.75时，钨的氧化物为(W4O11)，当x为3时，钨的氧化物为(WO3)。在形成钨的氧化物的过程中，所述x值并没有特别的限制，并可以根据刻蚀速率等进行决定。在氧气中利用溅射法所形成的含钨的氧化物的层具有最优的刻蚀速率(WOx、0≤x≤3)。因此，优选利用溅射法在氧气中形成含钨的氧化物的层以缩短制造时间。
在上述步骤中，剥离层1101和1102与所述衬底相接触地形成，但本发明并不限于此。可以与衬底1100接触地形成作为基础层的绝缘层，并与该绝缘层相接触地设置剥离层1101和1102。
接下来，形成作为基础层的绝缘层1105，使其如图9B所示地覆盖剥离层1101和1102。利用已知的方法(溅射法、等离子CVD法等)，以含硅的氧化物或硅的氮化物的单层或层积层形成该绝缘层1105。硅的氧化物材料是含硅(Si)和氧(O)的材料，如氧化硅、氧氮化硅、氮氧化硅。硅的氮化物材料是含硅和氮(N)的材料，如氮化硅、氧氮化硅、氮氧化硅。作为基础层的绝缘层用作防止杂质进入衬底的阻断膜。
接下来，在绝缘层1105上形成非晶半导体层(例如、含非晶硅的层)。该非晶半导体层通过已知的方法(溅射法、LPCVD法、等离子CVD法等)形成，厚度为25～200nm(优选为30～150nm)。接下来，在绝缘层1105上形成非晶半导体层(例如、含非晶硅的层)。该非晶半导体层通过已知的方法(溅射法、LPCVD法、等离子CVD法等)形成，厚度为25～200nm(优选为30～150nm)。然后，利用已知的晶化法(激光晶化法、使用RTA或退火炉的热晶化法、使用促进晶化的金属元素的热晶化法、使用促进晶化的金属元素的热晶化法与激光晶化相结合的方法等)使非晶半导体层晶化，以获得结晶半导体层。然后，将结晶半导体层刻蚀为期望的形状，以形成结晶半导体层1127～1130。当剥离层1101和1102由钨构成时，可以利用上述的热处理，在剥离层1101和1102与绝缘层1105的界面上形成钨的氧化物。
为了形成结晶半导体层1127～1130，首先，利用等离子CVD法形成厚度为66m的非晶半导体层。然后，将含有作为促进晶化的金属元素的镍的溶液保持在非晶半导体层上，并对非晶半导体层施加脱氢处理(500℃、一个小时)和热晶化处理(550℃、四个小时)，以形成结晶半导体层。之后，通过所需的激光照射改善结晶，然后以光刻法、利用光刻掩模对结晶半导体层进行刻蚀，以形成结晶半导体层1127～1130。
当利用激光结晶法形成结晶半导体层1127～1130时，使用连续振荡或脉冲振荡气体激光器或固体激光器。作为气体激光器，使用受激准分子激光器、YAG激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、Ti蓝宝石激光器等。作为固体激光器，使用使用了诸如以Cr、Nd、Er、Ho、Ce、Co、Ti或Tm掺杂的YAG、YVO4、YLF、YAlO3等晶体的激光器。
使用促进晶化的金属元素的非晶半导体层的晶化的优点在于结晶化可以在低温下、以短时间进行，并且结晶方向整齐；但其缺点在于由于金属元素保留在结晶半导体层中而使截止电流增加，因此其特性不稳定。鉴于此，优选在结晶半导体层上形成作为吸杂点的非晶半导体层。要求作为吸杂点的非晶半导体层包含如磷和氩的杂质元素。因此，优选利用溅射法形成非晶半导体层，使得能够以高浓度包含氩。然后，利用热处理(使用RTA法或退火炉的热退火等)使金属元素分散在该非晶半导体层中。接下来，去除含有金属元素的非晶半导体层。这样，能够减少或去除在结晶半导体层中的金属元素的含量。
接下来，形成覆盖结晶半导体层1127～1130的绝缘层。该绝缘层是利用等离子CVD法、溅射法等形成的包含硅的氧化物或硅的氮化物的单层或层积层。具体地，形成或含硅的氧化物的层、含硅的氧氮化物的层、含化硅的氮氧化物的层的单层或层积层。
然后，在绝缘层上层积第一导电层和第二导电层。该第一导电层是利用等离子CVD法和溅射法形成的，其厚度为20～100nm。第二导电层是利用已知的方法形成的，其厚度为100～400nm。第一导电层和第二导电层由从钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、铌(Nd)等中选择的一种元素、或包含以上述元素为主要元素的合金材料或化合物材料形成。也可以使用以掺杂了如磷等的杂质元素的多晶硅为代表的半导体材料。
第一导电层和第二导电层的组合是氮化钽(TaN)层和钨(W)层，氮化钨(WN)层和钨层，氮化钼(MoN)层和钼(Mo)层等。由于钨和氮化钽具有高热阻，因此可以在形成第一导电层和第二导电层之后进行用于热活化的热处理。
接下来，利用光刻法形成抗蚀剂掩模，然后利用该抗蚀剂掩模通过刻蚀法形成栅电极。于是，形成作为栅电极的导电层(有时称为栅电极层)1107～1110。
然后，可以利用离子掺杂法或离子注入法，通过将赋予n型导电性的杂质元素以低浓度添加到结晶半导体层1127～1130中，形成n型杂质区域。赋予n型导电性的杂质元素可以是属于元素周期表第15组中的元素，如磷(P)、砷(As)等。另外，可以通过添加赋予p型导电性的杂质元素而形成p型杂质区域。该赋予p型导电性的杂质元素可以是例如硼(B)等。
然后，形成绝缘层以覆盖上述绝缘层和导电层1107～1110。该绝缘层由包含诸如硅、硅氧化物、或硅氮化物等无机材料的层(有时，也称为无机层)以及包含、如有机树脂等有机材料的层(有时也称为有机层)构成的单层或层积层形成。优选地，形成硅氧化物的绝缘层。
然后，形成与导电层1107～1110的侧面相接触的绝缘层1115～1118(以后，称为侧壁绝缘层)(如图9B所示)。该侧壁绝缘层1115～1117作为之后用于掺杂以形成源极区域和漏极区域的掩模。
用于形成侧壁绝缘层1115～1118的刻蚀步骤也对绝缘层进行刻蚀，因此，形成了栅绝缘层1119～1122。该栅绝缘层1119～1122与导电层1107～1110和侧壁绝缘层1115～1118相重叠。这样，由于栅绝缘层的材料具有与的侧壁绝缘层1115～1118相同的刻蚀速率，因此该栅绝缘层如图9B所示那样被刻蚀。因此，当栅绝缘层和侧壁绝缘层1115～1118的材料具有不同的刻蚀速率时，绝缘层能够被保持到用于形成侧壁绝缘层1115～1118的刻蚀步骤之后。
然后，使用侧壁绝缘层1115～1118作为掩模，将赋予n型导电性的杂质元素施加到结晶半导体层1127～1130中，以形成第一n型杂质区域(也称为LDD区域)1123a～1123d和第二n型杂质区域(也称为源区或漏区)1124a～1124d。第一n型杂质区域1123a～1123d具有比第二n型杂质区域1124a～1124d低的杂质元素浓度。
第一n型杂质区域1123a～1123d能够以两种方法形成。在一种方法中，栅电极具有大于等于2层的层积结构，对栅电极进行锥面刻蚀或各向异性刻蚀，而形成栅电极的下层的导电层被用掩模。在另一个方法中，将侧壁绝缘层作为掩模。薄膜晶体管具有GOLD(栅重叠轻掺杂漏区)结构。本发明既可使用前者的方法也可以使用后者的方法。但是，当使用将侧壁绝缘层作为掩模的后者的方法时，易于控制LDD区域的宽度，能够精确地形成LDD区域。
通过上述步骤，形成了n型TFT 1131～1134。
n型TFT 1131～1134的每个具有LDD结构，并包含具有第一n型杂质区域(也称为LDD区域)、第二n型杂质区域(也称为源区或漏区)的有源层和具有沟道形成区的有源层、栅绝缘层、作为栅电极的导电层。
接下来，形成单层或层积层的绝缘层，以覆盖TFT 1131～1134。覆盖TFT 1131～1134的绝缘层是利用已知的方法(如SOG法、液滴释放法等)形成的诸如氧化硅、氮化硅等无机材料层以及诸如聚酰亚胺、聚酰胺、苯并环丁烯、丙烯、环氧、硅氧烷等有机材料的单层或层积层。硅氧烷基的材料是例如具有硅氧键的骨架并至少以氢作为取代基的材料；或具有硅氧键的股价并至少以氟化物、烷基组、芳香碳氢化合物中的一种作为取代基的材料。
在所示的剖面结构中，两个绝缘层相层积以覆盖TFT 1131～1134。形成包含氮化硅的层作为第一绝缘层1142，形成包含氧化硅的层作为第二绝缘层1141。另外，也可以在第二绝缘层上形成包含氧化硅的层作为第三绝缘层。
在形成绝缘层1141和1142之前，或在形成绝缘层1141和1142的一个或多个薄膜之后，可以进行热处理，以恢复半导体层的结晶性、激活添加到半导体层中的杂质元素、和氢化该半导体层。该热处理可以是热退火法、激光退火法、RTA法等。
然后，如图9C所示，利用光刻法对绝缘层1141和1142进行刻蚀，以形成接触孔1143～1150，以暴露第二n型杂质区域1124a～1124d的。
接下来，形成导电层以填充接触孔1143～1150。然后，如图9D所示，将该导电层图案化，以形成导电层1154～1162。导电层1155～1162用作TFT的源极布线或漏极布线，而导电层1154用作天线。
导电层1154～1162是从钛(Ti)、铝(Al)、钕(Nd)中选择的元素、或以这些元素作为主要成分的合金材料或化合物材料的单层或层积层。包含铝作为主要成分的合金材料是例如包含作为主要成分的铝和镍的材料，或包含作为主要成分的铝、以及镍和碳或硅中的一种或两种的合金材料。
导电层1154～1162中的每一个，例如，由包括阻挡层、铝硅(Al-Si)层、和阻挡层的层积层结构，或包括阻挡层、铝硅(Al-Si)层、氮化钛(TiN)层和阻挡层的层积层结构形成。阻挡层包括钛、钛氮化物、钼、或钼氮化物。低电阻的廉价的铝和铝硅是用于形成导电层1154～1162的优选材料。通过设置阻挡层作为上层和下层的层，能够防止铝和铝硅的小丘。通过设置下层的阻挡层，可以在结晶半导体层与铝和铝硅之间获得良好的接触。通过形成作为高还原元素的钛阻碍层，能够减少在结晶半导体层上形成的自然氧化膜，因此，能够得到与结晶半导体层的良好接触。
接下来，如图9E所示，形成单层或层积层的绝缘层1163，以覆盖导电层1154～1162。覆盖导电层1154～1162的绝缘层1163可以由与覆盖薄膜晶体管的绝缘层1142相似的方法和材料形成。接下来，在覆盖导电层1154～1162的绝缘层1163中形成接触孔，从而形成第一导电层1164。该导电层1164用作稍后形成的存储元件的第一导电层。形成该第一导电层，以覆盖薄膜晶体管1132。
然后，在形成覆盖第一导电层1164的边缘部分的绝缘层1165之后，形成有机化合物层或相变层1166以及第二导电层1167。该第一导电层1164、有机化合物层或相变层1166、和第二导电层1167构成存储元件1169。之后，形成绝缘层1168。该绝缘层1168可以是如DLC(类金刚石碳)的含碳的层、含氮化硅的层、含氮氧化硅的层、含有机材料(优选为环氧树脂)的层。该绝缘层用作保护层，并不一定要设置。通过形成作为绝缘层1168的包括有机化合物的厚层(典型地具有50～100μm的厚度，优选5～50μm，更优选为5～10μm)，在衬底1100上的多个元件重到足以防止元件从衬底1100上散落以及元件的扭曲，因此能够防止元件破裂和损坏。以下，将包含TFT 1131～1134和存储元件1169的层称为包含多个晶体管的元件形成层1170。
存储元件的有机化合物层可以利用以喷墨法为代表的液滴释放法形成。通过使用液滴释放法，能够提高材料的利用率，并因此能够提供具有简单的制造步骤的半导体器件的制造方法。另外，能够提供可以缩短制造时间和降低成本的半导体器件的制造方法。
接下来，利用光刻法对绝缘层1105、1141、1142、1163、1165和1168进行刻蚀，以暴露剥离层1101和1102，从而形成开口部分1171和1172。
然后，如图10B所示，在开口部分1171和1172内加入刻蚀剂，从而去除剥离层1101和1102。用于湿法刻蚀的刻蚀剂可以是用水和氟化铵稀释氢氟酸而得到的混合物；氢氟酸和硝酸的混合物；氢氟酸、硝酸和醋酸的混合物；过氧化氢和硫酸的混合物；过氧化氢、水溶性铵溶液和水的混合物；过氧化氢、盐酸和水的混合物等。用于干法刻蚀的刻蚀剂可以是如氟化物等包含卤素基的原子和分子、或含氧的气体。优选使用含氟化卤素或卤素间化合物的气体或液体作为刻蚀剂。例如，使用三氟化氯(ClF3)作为含氟化卤素的气体。
接下来，如图10C所示，将具有包含多个晶体管的元件形成层1170的存储元件的表面粘合到衬底1181上，然后将包含多个晶体管的元件形成层1170从衬底1100上完全剥离(参见图11A的剖面图)。
衬底1181可以是与如第1实施方式所示的衬底200a相似的材料。
然后，如图11B所示，使用粘合剂1182a将包含多个晶体管的元件形成层1170的另一个表面与衬底1183a粘合。
该衬底1183a可以用如第1实施方式所示的衬底200a相似的材料构成。
接下来，利用切割装置、激光照射装置等将相互粘合的包含多个晶体管的元件形成层1170和衬底1181进行切割。
通过上述步骤，能够提供具有非接触地进行数据通信功能的半导体器件。
另外，在粘合之后对包含多个晶体管的元件形成层1170和衬底1183进行切割以完成半导体器件，但本发明并不限于此。可以将元件形成层1170和衬底1181进行粘合然后切割，然后可以将衬底1183粘合到元件形成层1170上。
这样，紧凑的、薄而轻的、而且柔性的本发明的半导体器件能够实现各种应用，而且即使在将其附着在物体上时也不会对物体的设计造成干扰。
第7实施方式参照附图26A、27A和27B，对本实施方式的半导体器件的结构进行说明。
参照附图26A，对本实施方式的半导体器件的透视图进行描述。如图26A所示，本实施方式的半导体器件具有将多个晶体管和存储元件集成在衬底上的结构。这里，形成了包含多个晶体管和存储元件的元件形成层101b、和设置在衬底108上的包含天线的元件形成层107b。该包含多个晶体管和存储元件的元件形成层101b典型地包括分别具有多个TFT的区域102和103、以及包含存储元件的区域104。另外，包含用作天线的导电层105的元件形成层107b形成在衬底108b上。导电层105附着在包含多个晶体管和存储元件的元件形成层101b的背面。这里，包含多个晶体管和存储元件的元件形成层101b的背面是暴露了绝缘层的表面。
接下来，参照图27A和27B，对具有图26A所示结构的半导体器件的剖面结构进行说明。衬底100b设置在包含多个晶体管和存储元件的元件形成层101b上。这里，所示的包含多个电路的元件形成层101b是，构成操作存储元件的电路的TFT 111(图26A中所示的包含存储元件的区域104的一部分)，存储元件的开关TFT 112(图26A中所示的包含存储元件的区域104的一部分)，构成诸如电源电路、时钟产生电路、数据解调/调制电路等用于处理由天线所接收到的信号的电路的TFT 113(图26A中所示的包含多个TFT的区域102的一部分)，和构成诸如控制电路和接口电路的TFT 114(图26A中所示的包含多个TFT的区域103的一部分)。
包含多个晶体管和存储元件的元件形成层101b、和包含天线的元件形成层107b由粘合层106相粘合。更具体地，绝缘层115和包含天线的元件形成层107b由粘合层106相粘合。另外，作为在元件形成层101b中的TFT 113的源极布线或漏极布线的导电层124c、与作为元件形成层107b的天线的导电层125b通过粘合层106的导电颗粒109电连接。
TFT 111～114设置在衬底100b和绝缘层115之间。另外，形成覆盖TFT 111～114的绝缘层122。
另外，设置绝缘层123，使其覆盖TFT 111～114和作为钝化膜的绝缘层122。形成绝缘层123以得到平坦的表面。分别作为源极布线或漏极布线的导电层124a～124d与源区和漏区119a～119d相连接，并填充设置在绝缘层123中的接触孔。作为TFT 113的源极布线或漏极布线的导电层124c之一穿过绝缘层115、122、和123，并暴露在元件形成层101b的背面。
设置绝缘层126和127，使其覆盖导电层124a～124d和125b。设置这些绝缘层126和127，以获得平坦的表面并保护TFT 111～114和导电层124a～124d以及125b。
存储元件134设置在绝缘层127上。
第一导电层131、有机化合物层或相变层132、和第二导电层133，按此顺序层积在绝缘层127上。该层积结构对应于存储元件134。绝缘层135设置在邻接的有机化合物层或相变层132之间。第一导电层131连接到作为TFT 112的源极布线或漏极布线的导电层124b上。绝缘层136设置在导电层133上。TFT 112用作也设置了开关TFT的存储元件的开关TFT。利用该结构，提供了具有有源矩阵存储电路的半导体器件。
衬底100b设置在绝缘层136上。
接下来，参照附图27B，对包含不设置开关晶体管的存储元件以代替具有晶体管的存储元件的半导体器件的剖面结构、即包含无源矩阵存储电路的半导体器件的剖面结构进行说明。更具体地，对与图27A所示的半导体器件相比、具有不同结构的存储元件154的半导体器件的剖面结构进行说明。
在绝缘层127上，设置有与作为TFT 111的源极布线或漏极布线的导电层124a相连接的第一导电层151，与第一导电层151相连接的有机化合物层或相变层152，和与有机化合物层或相变层152相连接的第二导电层153。第一导电层151、有机化合物层或相变层152、和第二导电层153的层积结构对应于存储元件154。绝缘层155设置在相邻的有机化合物层或相变层152之间。绝缘层156设置在存储元件154上。
根据本发明的半导体器件，形成包含多个晶体管和存储元件的元件形成层的步骤、和形成用作天线的导电的元件形成层的步骤可以独立地并行进行。因此、半导体器件能够在短时间内高效地制造。当形成了天线和包含多个晶体管的元件形成层后，对每个电路的性能进行检测和分选，然后将包含多个晶体管的元件形成层和天线进行电连接，以完成半导体器件。因此、能够抑制制造的缺陷率，提高成品率。
第8实施方式在本实施方式中，对具有与上述实施方式的结构不同的本发明的半导体器件的剖面结构进行说明。更具体地，对与图27A和27B的半导体器件相比、在衬底200b上形成了包含存储元件的元件形成层202b而非附着包含天线的导电层的半导体器件的剖面结构进行说明。
本实施方式的半导体器件具有用树脂层将包含设置在第一衬底100b上的多个晶体管的元件形成层201b与包含形成于衬底200b上的存储元件的元件形成层202b相粘合的结构。
这里，包含多个晶体管的元件形成层201b典型地包括分别具有多个TFT和用作天线的导电层的区域102和103。包含存储元件的元件形成层202a由包含存储元件的区域104构成。包含存储元件的区域104通过未图示的导电颗粒与包含构成控制电路、接口电路等的多个TFT的区域103相连接。
参照附图28A和28B，对具有图26B的结构的本发明的半导体器件的剖面结构进行说明。
如图28A所示，包含多个晶体管的元件形成层201b设置在衬底100b上。该元件形成层201b包含分别具有上述结构的TFT 111、113、和114。作为TFT 111的源极布线或漏极布线的导电层124a暴露在背面。
另外，包含存储元件的元件形成层202b形成在衬底200b上。包含多个晶体管的元件形成层201b与包含存储元件的元件形成层202b由粘合层106相粘合。具体地，绝缘层115和包含存储元件的元件形成层202b由粘合层106相粘合。在图28A中，存储元件234a和234b的每个分别与开关TFT 212a和212b相连接。即，开关TFT 212a和212b的源极布线或漏极布线的一侧分别与第一导电层231a和231b相连接。开关TFT 212a和212b的源极布线或漏极布线的另一侧连接到同时形成为存储元件的第一导电层和第二导电层的导电层上。这里，作为源极布线或漏极布线的导电层223的另一侧通过导电层225b与导电层226相连接。导电层225b同时作为存储元件234a和234b的第一导电层231a和231b。导电层226同时作为存储元件234a和234b的第二导电层233a和233b。
作为存储元件的TFT 212a的源极布线或漏极布线的导电层223、和作为操作控制存储元件的电路的TFT 111的源极布线或漏极布线的导电层124a通过粘合层106中的导电颗粒电连接。
根据存储元件的结构，存在利用激光的光学效应将数据写入到包含存储元件的元件形成层202b上的情况。此时，需要布置开关TFT212a、212b、以及存储元件234a、234b，使其在包含存储元件的元件形成层202b内不相互重叠。
如图28A所示的存储元件234a和234b分别具有开关TFT 212a和212b。利用该结构，提供了包含有源矩阵存储电路的半导体器件。如图28B所示，也可以附着有设有存储元件254的衬底，该存储元件254具有第一导电层251、有机化合物层或相变层252、第二导电层253。在图28B中，示出了每个存储元件不包含开关TFT的无源矩阵存储电路。第一导电层251、有机化合物层或相变层252、和第二导电层253可以具有与第1实施方式中所示的第一导电层151、有机化合物层或相变层152、第二导电层153相似的结构。
在上述结构中，在包含多个晶体管的元件形成层201b上形成了操作存储元件的电路，但本发明并不限于此。例如，构成操作存储元件的电路的TFT 111可以形成在包含存储元件的元件形成层202b上。具体地，如图31A所示，在衬底500b上与存储元件234a和234b一起、形成构成操作存储元件的电路TFT 511之后，可以利用粘合层106将包含存储元件的元件形成层502b和包含多个晶体管和天线的元件形成层501b贴在该衬底500b上。此时，与构成操作存储元件的电路的TFT 511的源极布线或漏极布线524之一相连接的导电层526、与TFT 114的源极布线或漏极布线124d之一通过导电颗粒109电连接。导电层526通过导电层525与TFT 511的源极布线或漏极布线524中的一个相连接。导电层526同时作为存储元件的第二导电层。导电层525同时作为存储元件的第一导电层。
在图28A中，包含存储元件的元件形成层202b形成在衬底200b上，但也可以如图31B所示，利用插入到元件形成层202b与衬底512b之间的粘合层513将包含存储元件的元件形成层202b与衬底512b相粘合。具体地，在衬底上设置剥离层、并在该剥离层上形成包含多个晶体管的元件形成层202b之后，将包含多个晶体管的元件形成层202b从剥离层上剥离，并可以利用插入到该元件形成层202b与衬底512b之间的粘合层513将包含多个晶体管的元件形成层202b与衬底512b相粘合。可以任意使用第1实施方式所述的剥离方法。
另外，作为衬底512b，能够使用与衬底200a相类似的材料。热固化树脂、紫外线固化树脂、环氧树脂基的粘合剂、和树脂添加剂可以用作粘合层513。
如上所述，通过将所剥离的包含多个晶体管的元件形成层粘合到柔性的、轻而薄的塑料衬底上，能够提供轻而薄、且掉落时不易破裂的半导体器件。另外，该柔性使得半导体器件能够粘合到弯曲的表面或不规则形状的表面，导致各种应用。例如，能够将本发明的半导体器件紧密附着到如药瓶等弯曲的表面上。如果重复利用该衬底，则能够降低半导体器件的制造成本。
根据本发明的半导体器件，形成包含多个晶体管的元件形成层的步骤、和形成包含存储元件的元件形成层的步骤可以同时、独立地进行。因此，可以在短时间内高效地制造半导体器件。当每个包含多个晶体管或存储元件的元件形成层形成后，对每个电路的性能进行检测和分选，然后可以将包含多个晶体管的元件形成层进行电连接以完成半导体晶体管的制造。因此，能够抑制制造的缺陷率，提高成品率。
第9实施方式在本实施方式中，对具有不同于所述实施方式的结构的本发明的半导体器件的剖面结构进行说明。更具体地，对具有将包括在其上形成了存储元件和天线的层的衬底粘合到包含多个晶体管的元件形成层的背面上的结构的半导体器件的剖面结构进行说明。
如图26C所示，本实施方式的半导体器件具有利用粘合层将包含设置在衬底100b上的多个晶体管的元件形成层301b与包含设置在第二衬底300b上的存储元件和天线的元件形成层302b相粘合的结构。
这里，包含多个晶体管的元件形成层301b典型地包括分别具有多个TFT的区域102和103。包含存储元件和天线的元件形成层302b由包含存储元件和用作天线的导电层105的区域104构成。包含存储元件的区域104通过未图示的导电颗粒与包含构成控制电路、接口电路等的多个TFT的区域103相连接。另外，用作天线的导电层105通过未图示的粘合层中的导电颗粒与包含构成通信电路的多个TFT的区域102相连接。
参照图29A和29B，对具有图26C所示的结构的半导体器件的剖面结构进行说明。
如图29A所示，包含多个TFT的元件形成层301b包括具有上述结构的TFT 111、113和114。包含用作天线的导电层325和存储元件324的元件形成层302b形成在衬底300b上。在图29A中，开关TFT 312与存储元件334相连接。即，作为开关TFT 312的源极布线或漏极布线的导电层324之一与存储元件334的第一导电层相连接，从而构成有源矩阵存储电路。
作为开关TFT的源极布线或漏极布线的导电层324的另一个连接到同时形成为存储元件的第一或第二导电层的导电层上。这里，作为开关TFT 312的源极布线或漏极布线的导电层324的另一个通过导电层225b与导电层326相连接。导电层225b同时作为存储元件的第一导电层。导电层326同时作为存储元件的第二导电层，并用作连接端子。
另外，利用包含导电颗粒109的粘合层106，将包含多个TFT的元件形成层301b的背面与包含存储元件和天线的元件形成层302b相粘合。即，利用包含导电颗粒109的粘合层106，将绝缘层115和包含存储元件和天线的元件形成层302b相粘合。作为TFT 113的源极布线或漏极布线的导电层124c暴露在背面。这样，作为TFT 111的源极布线或漏极布线的导电层124a通过导电颗粒109与用作天线的导电层325电连接。
另外，用作天线的导电层325同时形成为存储元件334的第一导电层或第二导电层。导电层325通过导电颗粒109与作为TFT 113的源极布线或漏极布线的导电层124c电连接。导电层325与导电层326同时形成。
根据存储元件的结构，存在利用激光的光学效应将数据写入到存储元件334中的情况。此时，要求对导电层325和开关TFT 312进行布置，使其不与包含存储元件的元件形成层302b中的存储元件相重叠。
如图29A所示的存储元件334是包含开关TFT 312的存储元件。如图29B所示，也可以将具有用作天线导电层525的衬底300b与具有第一导电层351、有机化合物层或相变层352、和第二导电层353的存储元件354相粘合。
构成操作存储元件的电路的TFT 111形成在包含多个晶体管的元件形成层301b中，但本发明并不限于此。构成操作存储元件的电路的TFT也可以形成在包含存储元件的元件形成层302b中。在图29A中，包含存储元件和天线的元件形成层302b形成在衬底300b上，但包含存储元件和天线的元件形成层302b也可以通过粘合层粘合在衬底300b上。
根据本发明的半导体器件，形成包含多个晶体管的元件形成层的步骤、与形成包含存储元件和天线的元件形成层的步骤可以同时独立地进行。因此，能够在短时间内高效地制造半导体器件。当形成了包含多个晶体管的元件形成层、和包含存储元件的元件形成层、以及天线后，对每个电路的性能进行检测和分选，然后将包含多个晶体管、存储元件的元件形成层与包含天线的元件形成层电连接，以完成半导体器件的制造。因此，能够抑制制造缺陷率，从而提高成品率。
第10实施方式在本实施方式中，对具有不同于所述实施方式结构的本发明的半导体器件的剖面结构进行说明。更具体地，参照附图26D、30A和30B，对具有将包含多个晶体管的元件形成层401b夹在具有天线的衬底与具有存储元件的衬底之间的结构的半导体器件的剖面结构进行说明。
本实施方式的半导体器件具有在包含在衬底108b上形成的用作天线的导电层的元件形成层107b与包含在衬底200b上形成的存储元件的元件形成层202b之间夹着包含多个晶体管的元件形成层401b的结构。包含多个晶体管的元件形成层401b由粘合层与包含用作天线的导电层的元件形成层202b相粘合。包含多个晶体管的元件形成层401b还由粘合层与包含用作天线的导电层的元件形成层107b相粘合。
这里，包含多个晶体管的元件形成层401b典型地具有分别包括多个TFT的区域102和103。包含存储元件的元件形成层202b由包含存储元件的区域104构成。包含存储元件的区域104通过粘合层中的、未图示的导电颗粒与包含构成控制电路、接口电路等的多个TFT的区域103相连接。
用作天线的导电层105通过未图示的、在粘合层中的导电颗粒与包含构成通信电路的多个TFT的区域107b相连接。
参照附图30A和30B，对具有图26D所示的本发明的半导体器件的剖面结构进行说明。
如图30A所示，包含存储元件的元件形成层202b形成在衬底200b上。包含多个晶体管的元件形成层401b通过包含导电颗粒109的粘合层406与包含存储元件的元件形成层202b相粘合。包含多个晶体管的元件形成层401b包括具有上述结构的TFT 111、113和114。连接到作为TFT 111的源极布线或漏极布线的导电层124a的连接端子暴露在表面上。作为TFT 111的源极布线或漏极布线的导电层124c在暴露背面。
在图30A中，开关TFT 212a和212b分别与存储元件234a和234b相连接。即、开关TFT 212a和212b的源极布线或漏极布线之一分别与第一导电层231a和231b相连接。开关TFT 212a和212b的源极布线或漏极布线的另一个与同时形成为存储元件的第一或第二导电层的导电层225b和226相连接。这里，作为源极布线或漏极布线的导电层223的另一个通过导电层225b与导电层226相连接。
作为存储元件的开关TFT 212a的源极布线或漏极布线的导电层223通过导电颗粒105和导电层与作为构成操作存储元件的电路的TFT 111的源极布线或漏极布线的导电层124a电连接。
包含多个晶体管的元件形成层401b由包含导电颗粒105的粘合层407与包含在衬底108b上形成的导电层125b的元件形成层107b相粘合。作为TFT 113的源极布线或漏极布线的导电层124c通过粘合层407中的导电颗粒105与用作天线的导电层125b相电连接。
如图30A所示的存储元件234a和234b分别具有开关TFT 212a和212b。即、提供了有源矩阵存储电路。如图30B所示，也可以粘合设置了由第一导电层251、有机化合物层或相变层252、第二导电层253构成的存储元件的衬底。这样的存储元件构成无源矩阵存储电路。
在上述实施方式中，操作存储元件的电路形成在包含多个晶体管的元件形成层401b中，但本发明并不限于此。例如，操作存储元件的电路可以形成在包含存储元件的元件形成层202b中。
在图30A中，包含存储元件的元件形成层202b形成在衬底200b上，但包含存储元件的元件形成层202b也可以通过粘合层粘合到衬底上。
根据本发明的半导体器件，形成包含多个晶体管的元件形成层的步骤、形成包含存储电路的元件形成层的步骤、和形成用作天线的导电层的步骤可以独立地并行进行。因此，能够在短时间内高效地制造半导体器件。当形成了包含多个晶体管、存储元件和用作天线的导电层的元件形成层后，对每个电路的性能进行检测和分选，然后将分别包含多个晶体管、存储元件等的各元件形成层电连接，以完成半导体器件。因此，能够抑制制造缺陷率，从而提高成品率。
第11实施方式在本实施方式中，对具有与上述实施方式不同结构的本发明的半导体器件的剖面结构进行说明。更具体地，参照图26E和32，对具有在包含多个晶体管的元件形成层601b上形成有包含存储元件的元件形成层602b、以及在具有天线的衬底108b上形成有元件形成层601b和602b的结构的半导体器件的剖面结构进行说明。
本实施方式的半导体器件具有利用粘合层将包含多个晶体管的元件形成层601b与在其上形成了天线的衬底108b相粘合的结构。另外，本实施方式的半导体器件具有利用粘合层将包含存储元件的元件形成层602b与包含多个晶体管的元件形成层601b相粘合的结构。
这里，包含多个晶体管的元件形成层601b典型地包括分别包含多个TFT以及用作天线的导电层105的区域102和103。包含存储元件的元件形成层602b由包含存储元件的区域104构成。包含存储元件的区域104与包含构成控制电路、接口电路等的多个TFT的区域103电连接。
参照图32，对具有图26E所示结构的本发明的半导体器件的剖面结构进行说明。
如图32所示，包含多个TFT的元件形成层601b包括具有上述结构的TFT 111、113和114。另外，利用粘合层611，将在其上形成了包含存储元件的元件形成层602b的绝缘层621b安装到绝缘层615上。
利用粘合层106，将包含多个晶体管的元件形成层601b与包含天线的元件形成层107b相粘合。具体地，利用粘合层106，将绝缘层115与包含天线的元件形成层107b相粘合。作为包含多个晶体管的元件形成层601b中的TFT 113的源极布线或漏极布线的导电层124c通过粘合层106中的导电颗粒109与元件形成层107b中的用作天线的导电层125b电连接。
在图32中，开关TFT 112与存储元件634相连接。即、开关TFT112的源极布线或漏极布线的一个与存储元件634的第一导电层相连接。开关TFT 112的源极布线或漏极布线的另一个与同时形成为存储元件的第一或第二导电层的导电层相连接。这里，作为源极布线或漏极布线的导电层124b的另一个通过导电层625与导电层626相连接。导电层625同时作为存储元件的第一导电层。导电层626同时作为存储元件的第二导电层，并用作连接端子。
在包含存储元件的元件形成层602b中形成的存储元件634的开关TFT 112通过导电材料631与在包含多个TFT的元件形成层601b中形成的构成操作存储元件的电路的TFT 111电连接。
图32中所示的存储元件634具有开关TFT 112。如图33所示，可以利用粘合层611，将具有由第一导电层651、有机化合物层或相变层652、和第二导电层653构成的存储元件654而非具有TFT的存储元件的衬底622安装在衬底103上。
在本实施方式中，包含存储元件的元件形成层602被安装在元件形成层601上，但本发明并不限于此。包含存储元件和天线的元件形成层或包含天线的元件形成层也可以安装在元件形成层601上。
根据本发明的半导体器件，包含存储元件的层被层积在包含多个TFT的元件形成层上。因此，能够提供紧凑的半导体器件。另外，形成包含多个晶体管的元件形成层的步骤、形成包含存储元件的元件形成层的步骤、和形成用作天线的导电层的步骤可以独立地并行进行。因而能够在短时间内高效地制造半导体器件。当形成包含多个晶体管和存储元件的元件形成层后，对每个电路的性能进行检测和分选，然后将包含多个晶体管和存储元件的元件形成层进行电连接，以完成半导体器件的制造。因此，能够抑制制造的缺陷率，从而提高成品率。
第12实施方式在本实施方式中，参照附图，对半导体器件的制造方法进行说明。这里，对图27A中的第7实施方式的半导体器件的制造方法进行说明，但本实施方式能够应用于每个实施方式中的半导体器件。
如图34A所示，与实施方式6类似，在衬底1100的一个表面上形成剥离层1101和1102。
接下来，如图34B所示，与第6实施方式相似，形成作为基底的绝缘层1105以覆盖剥离层1101和1102。当在绝缘层1105上形成非晶半导体层之后，利用已知的晶化法使非晶半导体层晶化，以形成结晶半导体层。之后，将结晶半导体层刻蚀为期望的形状，以形成结晶半导体层1127～1130。然后，形成栅绝缘层，以覆盖结晶半导体层1127～1130。接下来，将第一和第二导电层层积在栅绝缘层上。利用光刻法形成抗蚀剂掩模，并对其进行刻蚀处理以形成栅电极，从而形成导电层1107～1110。接下来，利用离子掺杂法或离子注入法，将赋予n性导电性的杂质元素以低浓度添加到结晶半导体层1127～1130中，由此形成n型杂质区。然后，形成绝缘层1141，以覆盖上述绝缘层和导电层1107～1110。
接下来，与第6实施方式相似，利用各向异性刻蚀法，主要在垂直方向上有选择地对绝缘层进行刻蚀，从而形成与导电层1107～1110的侧面相接触的侧壁绝缘层1115～1118。利用形成侧壁绝缘层1115～1118的刻蚀步骤，绝缘层也被刻蚀，从而形成栅绝缘层1119～1122。然后，以侧壁绝缘层1127～1130作为掩模，将赋予n型导电性的杂质元素添加到结晶半导体层1127～1130中，从而形成第一n型杂质区(也称为LDD区)1123a～1123d和第二n型杂质区(也称为源区或漏区)1124a～1124d。该第一n型杂质区1123a～1123d包含比第二n型杂质区1124a～1124d的杂质浓度低的杂质浓度。
通过上述步骤，形成n型TFT 1131～1134。
然后，以单层或层积层形成绝缘层1142，以覆盖TFT 1131～1134。
接下来，与第6实施方式相似，如图34C所示，利用光刻法刻蚀绝缘层1141～1142，从而形成暴露n型杂质区1124a～1124d的接触孔1143～1150。此时，由于绝缘层1105和绝缘层1141～1142都被刻蚀了，所以接触孔1151暴露出衬底1101的一部分。
然后，如图34D所示，形成导电层以填充接触孔1143～1151，并将该导电层图案化以形成导电层1155～1162。导电层1155～1162用作TFT的源极布线或漏极布线。导电层1159到达衬底的表面。导电层1159不与剥离层1101和1102接触，但与绝缘层1105、1141和1142接触。因此，当利用刻蚀剂去除剥离层1101和1102时，导电层1159不会被刻蚀剂去除。
接下来，如图34E所示，与第6实施方式相似，以单层或层积层形成绝缘层1163，以覆盖导电层1155～1162。覆盖导电层1155～1162的绝缘层1163可以利用与覆盖薄膜晶体管的绝缘层1142相似的方法和材料形成。然后，在覆盖导电层1154～1162的绝缘层中形成接触孔，然后形成导电层1164。导电层1164用作稍后形成的存储元件的第一导电层。
接下来，在形成覆盖导电层1164的边缘部分的绝缘层1165之后，形成有机化合物层或相变层1166和导电层1167。导电层1164、有机化合物层或相变层1166、和导电层1167构成存储元件1169。导电层1164用作存储元件1169的第一导电层。之后，可以形成绝缘层1168。
然后，如图35A所示，利用光刻法，对绝缘层1105、1141、1142、1163和1168进行刻蚀，以暴露剥离层1101和1102，从而与第6实施方式相似地形成开口部分1171和1172。
然后，如图35B所示，将刻蚀剂放入到开口部分1171和1172中，从而与第6实施方式相似地将剥离层1101和1102去除。
然后，如图35C所示，将具有包含多个晶体管的元件形成层1170的存储元件的表面粘合到衬底1181上，然后与第6实施方式相似地将包含多个晶体管的元件形成层1170从衬底1100上完全剥离(参见图36A的剖面结构)。
接下来，如图36B所示，将包含多个晶体管的元件形成层1170的另一个表面粘合到具有导电层1182b的衬底1183b上。此时，使用包含导电颗粒1900的粘合层1191。另外，包含多个晶体管的元件形成层1170与衬底1183b相粘合，以使作为TFT 1133的源极布线或漏极布线的导电层1159与衬底1183b上的导电层1182b通过导电颗粒1190相接触。
然后，利用切割装置、激光照射装置等，将相互粘合的包含多个晶体管的元件形成层1170和衬底1181和1183b进行切割。
通过上述步骤，提供了具有非接触地传输数据的功能的半导体器件。
另外，在将包含多个晶体管的元件形成层1170和衬底1183粘合之后进行切割以完成半导体器件的制造，但本发明并不限于此。可以在将包含多个晶体管的元件形成层1170和衬底1181粘合并切割之后，将包含导电层1182b的衬底1183粘合到包含多个晶体管的元件形成层1170上。
这样，紧凑的、轻而薄的、柔性的本发明的半导体器件能够实现各种应用，而且即使将其附着在物体上时也不会对物体的设计有所干扰。
第13实施方式接下来，参照附图，对本发明的半导体器件中的存储电路的配置与操作进行说明。本发明的存储电路包括存储单元21被排列为矩阵状的存储单元阵列22、译码器23和24、选择器25，和读出/写入电路26。存储单元21包括存储元件30(参见图12A)。
存储元件30包括构成字线Wy(1≤y≤n)的第一导电层27、构成位线Bx(1≤x≤m)的第二导电层28、和设置于第一导电层27与第二导电层28之间的有机化合物层或相变层(参见图13A)。如图13B所示，绝缘层33设置在相邻的有机化合物层或相变层29之间。另外，绝缘层34设置在存储元件30上。设置构成字线Wy的第一导电层27，使其在第一方向上延伸；并设置构成位线Bx的第二导电层28，使其在与第一方向垂直的第二方向上延伸。即，第一导电层27和第二导电层28被设置为条带状且相互交叉。
根据有机化合物层或相变层29的结构，存在利用光学效应将数据写入到存储元件30中的情况。此时，要求第一导电层27和第二导电层28中的一个或全部能够传透光。透光的导电层由例如铟锡氧化物(ITO)等透光的导电材料构成；或在不使用透光的导电材料时，形成为足够薄以便能够透光。
图12A所示的等价电路图是无源矩阵型的，但也可以采用在存储单元21中设置晶体管31的有源矩阵型(参见图14A)。此时，开关晶体管31的栅电极与字线Wy(1≤y≤n)相连接；而源极布线或漏极布线中的一个与位线Bx(1≤x≤m)相连接，而另一个与存储元件30的一个导电层相连接。
有机化合物层或相变层29a的典型例子是有机化合物材料。以下，将由有机化合物材料构成的层称为有机化合物层。
有机化合物层可以由具有高空穴传输特性的物质构成，典型地是芳香胺基(即具有苯环-氮键)化合物，如4，4’-二(N-[1-萘基]-N-苯基-胺)-联苯(α-NPD)、4，4’-二(N-[3-甲基苯基]-N-苯基-胺)联苯(TPD)、4，4’，4”-三(N，N-二苯基-胺)三苯胺(TDATA)、4，4’，4”-三(N-[3-甲基苯基]-N-苯基-胺)三苯胺(MTDATA)、和4，4’-二(N-(4-[N，N-二-间-苯甲基胺]苯基)-N-苯胺)联苯(DNTPD)；酞菁染料化合物，如酞菁染料(H2Pc)、铜酞菁染料(CuPc)、和氧钒酞菁染料(VOPc)。
此外，作为其他的有机化合物材料，也可以使用具有高电子传送特性的材料。例如，可以使用具有喹啉骨架或苯并喹啉骨架的金属络合物，如三(8-羟基喹啉)铝(Alq3)、三(4-甲基-8-羟基喹啉)铝(Almq3)、二(10-羟基苯[h]羟基喹啉)铍(BeBq2)、二(2-甲基-8-羟基喹啉)-4-苯基酚氧-铝(BAlq)。另外，也可以使用具有唑基或噻唑基配合基的金属络合物，如二[2-(2-羟苯基)-苯并唑]锌(Zn(BOX)2)、或二[2-(2-羟苯基)-苯并唑]锌(缩写Zn(BTZ)2)。除金属络合物之外，也可以使用2-(4-二苯基)-5-(4-叔丁基苯基)-1，3，4-噁二唑(PBD)、1，3-二[5-(p-叔丁基苯基)-1，3，4-噁二唑-2-基]苯(OXD-7)、3-(4-叔丁基苯基)-4-苯基-5-(4-二苯基)-1，2，4-三唑(TAZ)、3-(4-叔丁基苯基)-4-(4-乙基苯基)-5-(4-二苯基)-1，2，4-三唑(p-EtTAZ)；红菲咯啉(BPhen)、浴铜灵(BCP)等。
作为其他的有机化合物材料，可以使用4-双氰亚甲基-2-甲基-6-[-2-(1，1，7，7-四甲基-9-久洛尼定基)-乙烯基]-4H-吡喃(DCJT)、4-双氰亚甲基-2-叔丁基-6-[2-(1，1，7，7-四甲基-久洛尼定基-9-基)-乙烯基]-4H-吡喃、periflanthene、2，5-双氰-1，4-二[10-甲氧基-1，1，7，7-四甲基-久洛尼定基-9-基)-乙烯基]苯、N，N？-二甲基喹吖酮(DMQd)、香豆素6、香豆素545T、三(8-羟基喹啉)铝(Alq3)、9，9’-二蒽基、9，10-联苯蒽(DPA)、9，10-二(2-萘基)蒽(DNA)、2，5，8，11-四-叔丁基二萘嵌苯(TBP)等。在形成扩散有光发射材料的层的情况下，作为基底材料的材料可以使用如下材料蒽衍生物，如9，10-双(2-萘基)-2-叔丁基蒽(t-BuDNA)；咔唑衍生物，如4，4’-二(N-咔唑基)-联苯(CBP)；或金属络合物，如三(8-羟基喹啉)铝(Alq3)、三(4-甲基-8-羟基喹啉)铝(Almq3)、二(10-羟基苯[h]-羟基喹啉)铍(BeBq2)、二(2-甲基-8-羟基喹啉)-4-苯基酚氧-铝(BAlq)、二[2-(2-羟苯基)pyridinato]锌(Znpp2)、或二[2-(2-羟苯基)苯并唑]锌(ZnBOX)。作为能够单独构成光发射层104的材料，可以使用三(8-羟基喹啉)铝(Alq3)、9，10-二(2-萘基)蒽(DNA)、或二(2-甲基-8-羟基喹啉)-4-苯基酚氧-铝(BAlq)等。
可以将半导体氧化物或金属氧化物添加到所述的有机化合物中。具体地，半导体氧化物或金属氧化物是氧化钼(MoOx)、氧化钒(VOx)、氧化钌(RuOx)、氧化钨(WOx)、氧化钴(COx)、氧化镍(NiOx)、氧化铜(CuOx)等。此外，也可以使用氧化铟锡(ITO)、氧化锌(ZnO)等。
对于有机化合物层，可以使用通过光学效应改变电阻的材料。例如，可以使用掺杂有通过吸收光而产生酸的化合物(光敏产酸剂)的共扼聚合物。作为共扼聚合物，可以使用聚乙炔、聚(亚苯基亚乙烯基)、聚噻吩、聚苯胺、聚(亚苯基乙炔撑)等。作为光敏产酸剂，可以使用芳基锍盐、芳基碘鎓盐、硝苯甲基甲苯磺酰、芳基磺酸基酸p-硝苯甲基酯、磺酰乙酰苯、铁-丙二烯络合物PF6盐等。
接下来，对向具有上述结构的存储电路写入数据的操作进行说明。数据利用光学效应或电学效应而写入。光学效应通过照射外部光而获得，电学效应通过对第一导电层和第二导电层施加高于规定的电压而获得。
当向存储单元21中写入数据“1”时，存储单元21被译码器23、24和选择器25选中。具体地，通过译码器24将规定的电压V2施加到与存储单元21相连接的字线W3上。利用译码器23和选择器25，将位线B3连接到与读出/写入电路26相连接的存储单元21上。然后，从读出/写入电路25向位线B3输出写入电压V1。这样，电压Vw＝V1-V2被施加在构成存储单元21的第一导电层和第二导电层之间。通过适当地选择电压Vw，物理地或电学地改变设置于导电层之间的有机化合物层或相变层29，从而写入数据“1”。具体地，优选地使在写入了数据“1”后的第一和第二导电层之间的电阻变得远远小于当写入了数据“0”时的电阻。例如，(V1，V2)可以从(0V，5～15V)或(3～5V，-12～-2V)范围选择。电压Vw可以为5～15V或-5～-15V。
对未选中的字线和位线进行控制，使得不会将数据“1”写入到与它们相连接的存储单元中。例如，可以将未选中的字线和位线设置为浮空状态。第一导电层和第二导电层需要具有二极管特性等，据此可以准确地选择线。
另一方面，当向存储单元21中写入数据“0”时，不对存储单元21施加电学效应。在电路操作中，与写入数据“1”相似，存储单元21被译码器23、24和选择器25选中。从读出/写入电路26向位线B3的输出电势被设置为与所选中的字线W3或未选中的字线的相等电平，并且可以将不改变存储单元21的电特性的电压(例如，-5～5V)施加到构成存储单元21的第一导电层与第二导电层之间。
接下来，对利用光学效应写入数据的情况进行说明(参见图13B)。此时，利用激光照射装置32，通过以激光从透光的导电层一侧(此处为第二导电层28)照射有机化合物层来写入数据。更具体地，被选中的存储元件30的有机化合物层被激光照射从而将有机化合物层破坏。被破坏的有机化合物层是绝缘的，并且具有比其他存储元件30更高的电阻。这样，利用存储元件30的电阻因激光照射而改变的物理现象来写入数据。例如，当没有被激光照射的存储元件30具有数据“0”时，通过以激光照射存储元件30以将其破坏并增加其电阻，可以写入数据“1”。
本发明并不限于通过用激光照射存储元件30而使有机化合物层绝缘来写入数据的模式；也可以通过控制存储元件30的元件结构和激光的强度，通过用激光照射存储元件30来绝缘并破坏有机化合物层以改变存储单元的电阻来写入数据。此时，一对导电层被短路了的存储元件30具有比其他存储元件30低得多的电阻。这样，可以通过利用光学效应来改变存储单元的电阻的现象来写入数据。
在使用掺杂了通过吸收光而产生酸的化合物(光敏产酸剂)的共扼化合物作为有机化合物的情况下，被激光照射的部分的电阻改变，而未被激光照射的部分的电阻不改变。另外，也利用以激光照射被选中的有机化合物层来改变存储单元30的电阻的现象来写入数据。例如，假设没有被激光照射的存储元件30具有数据“0”，则可以通过以激光照射被选中的存储元件30来改变其电阻以写入数据“1”。
接下来，对读出数据的操作进行说明(参见图12B和12C)。通过利用在具有数据“0”的存储单元中与具有数据“1”的存储单元中构成存储元件的第一和第二导电层的电学特性不同的现象来读出数据。例如，对利用电阻之差的数据读出方法进行说明，其中，在读出电压下构成具有数据“0”的存储单元的第一和第二导电层之间的有效电阻(以下，简称为存储单元的电阻)为R0，在读出电压下具有数据“1”的存储单元的电阻为R1。并且，满足R1＜＜R0。读出/写入电路包括读出部分，该读出部分具有如图12B所示的、使用电阻46和差动放大器47的电路26的结构。电阻46具有电阻Rr，并满足R1＜Rr＜R0。可以使用晶体管48来代替电阻46，并且可以使用钟控反相器49代替差动放大器(如图12C所示)。对钟控反相器49输入信号或反相信号，该信号或反相信号在读出数据时为Hi，在没有读出数据时变为Lo。当然，电路结构并不仅限于图12B和12C。
当从存储单元21读出数据时，存储单元21由译码器23、24和选择器25所选中。具体地，通过译码器24将规定电压Vy施加到与存储单元21相连接的字线Wy上。另外，通过译码器23和选择器25，将与存储单元21相连接的位线Bx与读出/写入电路26的端子P相连接。其结果，端子P上的电势Vp由电阻器46(电阻Rr)和存储单元21(电阻R0或R1)的电阻的电阻分割决定。因而，当存储单元21具有数据“0”时，满足Vp0＝Vy+(V0-Vy)×R0/(R0+Rr)。当存储单元21具有数据“1”时，满足Vp1＝Vy+(V0-Vy)×R1/(R1+Rr)。其结果，如果选择Vref使其在如图12B所示的Vp0与Vp1之间，选择钟控反相器的改变使其在如图12C所示的Vp0与Vp1之间，则Lo/Hi(或Hi/Lo)作为与数据“0”/“1”相对应的输出电压Vout而被输出，从而读出数据。
例如，差动放大器在Vdd＝3V下工作，因而满足Vy＝0V、V0＝3V、Vref＝1.5V。假设R0/Rr＝Rr/R1＝9，当存储单元具有数据“0”时，满足Vp0＝2.7V，输出Hi作为Vout。当存储单元具有数据“1”时，满足Vp1＝0.3V，输出Lo作为Vout。这样，可以从存储单元读出数据。
根据上述方法，利用电阻分割和差值，通过电压电平来读出有机化合物层或相变层29的电阻状态。当然，读出方法并不仅限于本方法。例如，代替，可以利用电流的差值来读出数据，而不是利用电阻的差值。另外，当存储单元的电特性具有阈值电压在数据“0”与“1”之间不同的二极管特性时，阈值电压之间的差值也可以用于数据的读出。
上述说明也适用于利用激光照射有机化合物层而写入数据的情况。通过电学地读出没有被施加光学效应的存储单元30的电阻与施加了光学效应的存储单元30的电阻之间的差值来读出数据。
上述说明也适用于利用掺杂有通过吸收光来产生酸的化合物(光敏产酸剂)的共扼聚合体的情况。通过电学地读出没有被施加光学效应的存储单元30的电阻与施加了光学效应的存储单元30的电阻之间的差值来读出数据。
另外，作为有机化合物层或相变层29的典型例子，可以使用相变层。这里，相变层是由能够在结晶状态与非晶状态之间可逆地转换的材料、或在第一结晶状态与第二结晶状态之间可逆地转换的材料、或仅能从非晶状态转换到结晶状态的材料构成的层。
当使用可逆的材料时，可以读出和写入数据。而当使用不可逆的材料时，只能读出数据。这样，根据材料的种类，相变存储器可以是只读存储器或可读/可写存储器。用于相变层的材料，可以根据半导体器件的应用来适当地选择。
相变层中，在结晶状态与非晶状态之间可逆地转换的材料是包含从锗(Ge)、碲(Te)、锑(Sb)、硫(S)、氧化碲(TeOx)、锡(Sn)、镓(Ga)、硒(Se)、铟(In)、铊(Tl)、钴(Co)、和银(Ag)中选择的多种元素的材料。例如，可以使用基于Ge-Te-Sb-S、Te-TeO2-Ge-Sn、Te-Ge-Sn-Au、Ge-Te-Sn、Sn-Se-Te、Sb-Se-Te、Sb-Se、Ga-Se-Te、Ga-Se-Te-Ge、In-Se、In-Se-Tl-Co、Ge-Sb-Te、In-Se-Te、或Ag-In-Sb-Te。
在第一结晶状态与第二结晶状态之间可逆地转换的材料，是包含从银(Ag)、锌(Zn)、铜(Cu)、铝(Al)、镍(Ni)、铟(In)、锑(Sb)、硒(Se)、碲(Te)中选择的多种元素的材料，例如Te-TeO2、Te-TeO2-Pd、和Sb2Se3/B12Te3。当使用这些材料时，在两个不同的结晶状态之间实现了相变。
在相变层中，仅从非晶状态转换到结晶状态的材料是包含从碲(Te)、氧化碲(TeOx)、锑(Sb)、硒(Se)、和铋(Bi)中选择的多种元素的材料，例如Ag-Zn、Cu-Al-Ni、In-Sb、In-Sb-Se、和In-Sb-Te。
在一对导电层之间夹着相变层的存储元件是通过简单的步骤制造的，因此能够提供廉价的半导体器件。由于相变存储器是非易失性的存储元件，因此无需提供用于保持数据的电池。这样，能够提供紧凑的、轻而薄的半导体器件。通过对相变层使用不可逆的材料，数据不能被再次写入。从而能够提供防伪造的高安全性的半导体器件。
接下来，对具有相变层的存储元件的数据写入操作进行说明。与具有有机化合物层的存储元件相似，在第一导电层27与第二导电层28之间施加电压以改变相变层材料的相，从而将数据写入。
接下来，对利用光写入数据进行说明(参见图13B)。此时，用激光从透光的导电层一侧(这里指第二导电层28)照射相变层。当相变层被激光照射时，在结构上发生结晶状态的改变。这样，利用通过激光照射改变相变层的状态的现象而写入数据。
例如，当写入数据“1”时，相变层被激光照射并被加热为结晶温度或更高的温度，然后进行冷却，由此将相变层结晶化。而当写入数据“0”时，相变层被激光照射并被以大于等于其熔点的温度加热而被熔化，然后被迅速冷却，从而使相变层变为非晶状态。
根据存储元件21的尺寸，通过以直径为μm量级的激光的照射来实现相变层29的相变。例如，当直径为1μm的激光束以10m/sec的速率通过时，包含在一个存储单元21内的相变层被激光照射100nsec。为了在如100nsec这样短的时间内发生相变，例如，激光器的功率优选地设为10mW，其功率密度优选地设置为10kW/mm2。
可以有选择地对相变层照射激光，也可以对全部存储单元21进行。例如，当稍早形成的相变层为非晶状态时，不用激光照射以保持非晶状态，而用激光照射以使其变为结晶状态。即，可以通过有选择的激光照射来写入数据。这样，当有选择地照射激光时，优选使用脉冲振荡激光照射装置。
如上所述，根据本发明的利用激光照射写入数据的结构，可以容易地、大量地制造半导体器件。因此，能够提供廉价的半导体器件。
从具有相变层的存储元件读出数据的操作与从具有有机化合物层的半导体元件读出数据的操作相似。电压或电流的变化可以从由相变层的状态引起的电阻的变化读出。
另外，作为与所述结构不同的结构，可以在第一导电层27与有机化合物层或相变层29a之间、或在第二导电层28与有机化合物层或相变层29之间设置具有整流特性的元件(参见图13C)。具有整流特性的元件典型地是肖特基二极管、PN结二极管、PIN结二极管、或栅极与漏极相连接的晶体管。当然，也可以使用具有其他结构的二极管。这里，将包含半导体层44和45的PN结二极管设置在第一导电层与包含有机化合物的层之间。半导体层44和45中的一个为n型半导体层，而另一个为p型半导体层。这样，通过提供具有整流特性的元件，能够改善存储单元的选择性与每个读出或写入操作的操作余量。
如上所述，包含在本发明的半导体器件中的存储电路包括具有在一对导电层之间夹着有机化合物层或相变层的简单结构的存储元件。因此，能够提供易于制造的廉价的半导体器件及其制造方法。另外，由于易于实现高集成度，因此能够提供具有大容量存储电路的半导体器件及其制造方法。
利用光学效应或电学效应，将数据写入到包含在本发明的半导体器件中的存储电路中。即，存储元件是可以附加地写入数据的非易失性的存储元件。因此，由于能够防止通过再次写入数据而进行的伪造，从而能够保证安全性；同时可以附加地写入新的数据。因此，提供实现高性能与高附加值的半导体器件及其制造方法。
第14实施方式接下来，对本发明的半导体器件所包含的存储电路的配置与操作进行说明。存储单元21包括构成位线Bx(1≤x≤m)的第一导电层、构成字线Wy(1≤y≤n)的第二导电层、晶体管31、和存储单元30。存储单元包括设置在一对导电层之间的有机化合物层。晶体管的栅电极与字线相连接；晶体管源极或漏极中的一个与位线相连接，另一个与存储元件的一个端子相连接。存储元件的另一个端子与公共电极(电势为Vcom)相连接。
接下来，对将数据写入到存储单元21的操作进行说明(图14B和14C)。
首先，对利用电学效应写入数据的操作进行说明。注意，通过改变存储单元的电学特性来写入数据，将存储单元的初始状态(还未施加电学效应)定义为数据“0”，而将电学特性改变后的状态定义为数据“1”。
这里，对将数据写入到第y行第x列的存储单元21中的情况进行说明。当向存储单元21中写入数据“1”时，存储单元21由译码器23、24和选择器25选中。具体地，利用译码器24将规定的电压V22施加到与存储单元21连接的字线Wy上。利用译码器23和选择器25，将与存储单元21相连接的位线Bx与读出/写入电路26相连接。然后、从读出/写入电路26向位线Bx输出写入电压V21。
然后，构成存储单元21的晶体管31导通，位线被连接到存储元件30，与Vcom-V21相等的电压Vw被施加到晶体管31上。存储元件30的一个端子与电势为Vcom的公共电极相连接。通过适当地选择电压Vw，物理地或电学地改变设置于导电层之间的有机化合物层，从而写入数据“1”。具体地，优选地使、第一于第二导电层之间的电阻值在数据“1”写入时远小于在写入数据“0”时的电阻值，例如为短路。电势(V21，V22，Vcom)可以从(5～15V，5～15V，0V)或(-12～0V，-12～0V，3～5V)的范围选择。电压Vw可以是5～15V或-5～-15V。
未选中的字线和位线受到控制，使得数据“1”不写入与它们相连的存储单元中。具体地，可以对未选中的字线施加使与该字线相连的晶体管截止的电压(例如，0V)，可以将未选中的位线设置为浮空状态或施加与Vcom等电势的电压。
另一方面，当向存储单元21写入数据“0”时，不对存储单元21施加电学效应。在电路操作中，与写入数据“1”的情况相似，存储单元21由译码器23、24和选择器25选中。从读出/写入电路26向位线Bx输出的电势被设置为与Vcom相等的电势，或将位线Bx设为浮空状态。因此，存储单元30被施加了低电压(例如，-5～5V)或未被施加电压，因而存储单元的电学特性不变，数据“0”被写入到存储单元中。
注意，本操作与第13实施方式中的利用光学效应写入数据的情况相似。
接下来，对利用电学效应读出数据的操作进行说明。利用存储单元30的电学效应在具有数据“0”的存储单元中与在具有“1”的存储单元中不同的现象来读出数据。例如，利用电阻值的差的读出数据的方法进行说明，其中，在读出电压下、具有数据“0”的存储单元的电阻值为R0，而在读出电压下、具有数据“1”的存储单元的电阻值为R1。满足R1＜＜R0。读出/写入电路具有读出部分，该读出部分具有使用如图14B所示的电阻器246和差动放大器247的电路26的结构。电阻器246具有电阻值Rr，并满足R1＜Rr＜R0。可以使用晶体管248来代替晶体管246，并可以使用钟控反相器249代替差动放大器247(图14C)。当然，电路结构并不仅限于图14B和图14C。
当从第y行第x列的存储单元21读出数据时，存储单元21由译码器23、24和选择器25选中。具体地，通过译码器24将规定的电压V24施加到与存储单元21相连的字线Wy上，且晶体管31导通。另外，通过译码器23和选择器25，将与存储单元21相连的位线Bx与读出/写入电路26的端子P相连接。其结果，端子P的电势Vp由电阻器246(电阻值Rr)和存储单元30(电阻值R0或R1)引起的电阻分割所决定。因此，当存储单元21具有数据“0”时，满足Vp0＝Vcom+(V0-Vcom)×R0/(R0+Rr)。当存储单元21具有数据“1”时，满足Vp1＝Vcom+(V0-Vcom)×R1/(R1+Rr)。选择Vref以使其在图14B的Vp0与Vp1之间，并选择钟控反相器的变化点以使其在图14C的Vp0与Vp1之间；其结果，与数据“0”/“1”相对应地，输出Lo/Hi(或Hi/Lo)作为输出电压，从而读出数据。
例如，差动放大器工作在Vdd＝3V下，因此满足Vcom＝0V、V0＝3V、Vref＝1.5V。假设满足R0/Rr＝Rr/R1＝9、晶体管31的导通电阻值可以忽略不计，当存储单元具有数据“0”时，满足Vp0＝2.7V，并输出Hi作为Vout。当存储单元具有数据“1”时，满足Vp1＝0.3V，并输出Lo作为Vout。这样，可以从存储单元中读出数据。
根据上述方法，利用存储单元30之间的电阻之差以及电阻分割，以电压电平将数据读出。当然，读出方法并不仅限于此。例如，电流的差值也可以用于读出数据，以代替利用电阻差值。另外，当存储单元的电学特性具有阈值电压在数据“0”与数据“1”之间不同的二极管特性时，该阈值电压的差异也可以用于数据读出。
实施例1在本实施例中，对当利用电学效应写入了数据的、形成在衬底上的存储元件的I-V特性进行检测的实验结果进行说明。该存储元件，通过按顺序层积第一导电层、第一有机化合物层、第二有机化合物层、和第二导电层而构成。第一导电层包括氧化硅和氧化铟锡的化合物(有时缩写为ITSO)，第一有机化合物层包括4，4’-二(N-[3-甲基苯基]-N-苯基-胺)联苯(有时缩写为TPD)，第二有机化合物层包括4，4’-二(N-[1-萘基]-N-苯基-胺)-联苯(有时缩写为α-NPD)，第二导电层包括铝。第一有机化合物层厚度为10nm，第二有机化合物层厚度为50nm。
首先，参照图16，对在利用电学效应写入数据之前或之后的存储单元的I-V特性的测试结果进行说明。在图16中，横坐标为电压电平，而纵坐标为电流值。曲线261表示利用电学效应对存储单元写入数据前的I-V特性，曲线262表示利用电学效应对存储单元写入数据后的I-V特性。如图16所示，在写入数据之前与写入数据之后，在I-V特性上有很大的改变。例如，当外加1V的电压时，电流值在写入数据之前为4.8×10-5mA，而当数据写入之后电流为1.1×102mA，这样，在写入数据前后电流有7个数量级的改变。如此，在写入数据前后，存储单元的电阻上有变化。通过从电压电平或电流值读出电阻的改变，可以将存储元件用作存储电路。
然后，参照图22A～24B，对利用电学效应写入了数据的、分别具有在衬底上形成的存储元件的样品1～6的存储元件的I-V特性的实验结果进行说明。这里，通过将电压施加到有机存储元件上以使其短路来写入数据。在图22A～24B中，横坐标表示电压电平，纵坐标表示电流密度值，用圆圈表示的曲线表示利用电学效应写入数据前的存储元件的I-V特性，而用方块表示的曲线表示利用电学效应写入数据后的存储元件的I-V特性。另外，例子1～6的每个的尺寸为2×2mm。
作为样品1，如图25A所示，是通过按顺序层积第一导电层701、第一有机化合物层702、和第二导电层703而形成的元件。第一导电层701包括ITSO，第一有机化合物层702包括TPD，第二导电层703包括铝。第一有机化合物层厚度为50nm。样品1的I-V特性如图22A所示。
作为样品2，如图25B所示，是通过按顺序层积第一导电层701、第一有机化合物层711、和第二导电层703而形成的元件。第一导电层包括ITSO，第一有机化合物层702包括添加了2，3，5，6-四氟-7，7，8，8-四氰二甲基对苯醌(缩写为F4-TCNQ)的TPD，第二导电层包括铝。第一有机化合物层添加了0.01wt％的F4-TCNQ，厚度为50nm。样品2的I-V特性如图22B所示。
作为样品3，如图25C所示，是通过按顺序层积第一导电层701、第一有机化合物层721、第二有机化合物层722、和第二导电层703形成的元件。第一导电层包括ITSO，第一有机化合物层包括TPD，第二有机化合物层包括F4-TCNQ，第二导电层包括铝。作为第一有机化合物层的TPD的厚度为50nm，作为第二有机化合物层的F4-TCNQ的厚度为1nm。样品3的I-V特性如图23A所示。
作为样品4，如图25D所示，是通过按顺序层积第一导电层701、第一有机化合物层731、第二有机化合物层732、和第二导电层703而形成的元件。第一导电层包括ITSO，第一有机化合物层包括F4-TCNQ，第二有机化合物层包括TPD，第二导电层包括铝。作为第一有机化合物层的F4-TCNQ的厚度为1nm，作为第二有机化合物层的TPD的厚度为50nm。样品4的I-V特性如图23B所示。
作为样品5，如图25E所示，是通过按顺序层积第一导电层701、第一有机化合物层741、第二有机化合物层742、和第二导电层703而形成的元件。第一导电层包括ITSO，第一有机化合物层包括添加了F4-TCNQ的TPD，第二有机化合物层包括TPD，第二导电层包括铝。第一有机化合物层添加了0.01wt％的F4-TCNQ，厚度为40nm；第二有机化合物层的厚度为40nm。样品5的I-V特性如图24A所示。
作为样品6，如图25F所示，是通过按顺序层积第一导电层701、第一有机化合物层751、第二有机化合物层752、和第二导电层703而形成的元件。第一导电层包括ITSO，第一有机化合物层包括TPD，第二有机化合物层包括添加了F4-TCNQ的TPD，第二导电层包括铝。第一有机化合物层的厚度为40nm；第二有机化合物层添加了0.01wt％的F4-TCNQ，其厚度为10nm。样品6的I-V特性如图24B所示。
在图22A～24B的结果中，在将数据写入到样品1～6的存储元件之前与之后，存储元件的I-V特性有很大的改变。在这些存储元件样品中，对每个存储元件的短路电压具有误差为小于等于0.1V的可再现性。
接下来，在表1中示出了样品1～6的写入电压以及写入数据前、后的特性。
表1

在表1中，写入电压(V)表示所施加的电压电平，各存储元件分别在该电压电平下短路。列R(1V)表示在施加1V电压时，写入数据后的电流密度与写入数据前的电流密度之比。相似的，列R(3V)表示在施加3V电压时，写入数据后的电流密度与写入数据前的电流密度之比。即，显示了写入数据后存储元件的电流密度的变化。与施加3V电压的情况相比，施加1V的电压时有机存储元件的电流密度的差异达104或更高。
当使用上述存储元件作为存储电路时，在每次读出数据时，将规定的电压电平(不引起短路的电压电平)施加到存储单元上，从而读出电阻。这样，要求所述存储元件的I-V特性即使在读操作重复时、即当重复施加规定的电压时也不改变。考虑到这一情况，参照图17，对读出数据后的存储元件的I-V特性的测试结果进行说明。在该实验中，在每次读出数据后测试存储元件的I-V特性。由于数据总共被读出5次，存储元件的I-V特性的测试进行5次。对当利用电学效应写入数据时电阻改变的存储元件和与电阻不变的存储元件的I-V特性进行测试。
在图17中，横坐标表示电压电平，纵坐标表示电流值，曲线271表示当利用电学效应写入数据时电阻改变的存储元件的I-V特性，曲线272表示电阻不变的存储元件的I-V特性。如曲线271所示，电阻不变的存储元件的I-V特性在电压电平大于等于1V时显示了良好的可重复性。相似地，如曲线272所示，电阻改变的存储元件的I-V特性在电压电平大于等于1V时显示了良好的可重复性。考虑上述情况，即使在多次重复读出数据时，存储元件的I-V特性也不会改变很多，从而提供了良好的可重复性。上述的存储元件可以用作存储电路。
实施例2在本实施例中，参照附图18，对利用光学效应向存储电路写入数据时所使用的激光照射装置进行说明。
激光照射装置1001包括用于执行激光照射的各种控制的计算机1002；输出激光束的激光振荡器1003；电源1004；衰减激光束的光学系统1005；用于调制激光束强度的声光学调制器1006；包括用于减小激光束的横截面的透镜、和用于改变激光束的光路的反射镜等的光学系统1007；包含X轴台架和Y轴台架的衬底移动装置1009；转换由计算机1002输出的控制数据的D/A转换器1010；根据从D/A转换器1010输出的模拟电压来控制声光学调制器1006的驱动器1011；以及输出驱动衬底移动装置1009的信号的驱动器1012。还包括用于将激光会聚在被照射物体上的自动会聚装置1013(见图18)。激光振荡器1003可以是可以发射紫外线、可见光、或红外线光束的激光振荡器。具体地，激光振荡器1003可以是例如氩受激准分子激光器、KrF受激准分子激光器、XeCl受激准分子激光器、或Xe受激准分子激光器。另外，也可以使用诸如He激光器、He-Cd激光器、ArF激光器、He-Ne激光器、或HF激光器等气体激光振荡器。此外，还可以使用诸如分别掺杂有Cr、Nd、Er、Ho、Ce、Co、Ti或Tm的YAG、GdVO4、YVO4、YLF、或YAlO3等晶体的固态激光振荡器。另外，也可以使用半导体激光振荡器，如GaN激光器、GaAs激光器、GaAlAs激光器或InGaAsP激光器等。
接下来，对具有上述结构的激光照射装置1001进行说明。当衬底1014安装在衬底移动装置1009上时，计算机1002使用照相机(未图示)检测要被激光照射的存储元件的位置。然后，计算机1002根据所检测的位置数据产生用于移动衬底移动装置1009的移动数据。然后，在光学系统1005将从激光振荡器1003发射的激光束衰减之后，声光学调制器1006控制发光量以使之变为规定的量。同时，从声光学调制器1006发射的激光束穿过光学系统1007，从而改变激光束的光路和光斑形状。在由透镜将激光束会聚后，衬底1014被激光束照射。这里，根据由计算机1002产生的移动数据来控制衬底移动装置1009，使其在X轴方向和Y轴方向上移动。其结果，规定的区域被激光束照射，而激光束的能量密度被转换为热量，设置在衬底1014上的存储元件有选择地被激光束照射。在上述说明中，激光的照射是通过移动衬底移动装置1009而进行的，但也可以通过控制光学系统1007以在X方向和Y方向上移动激光束。
在如上所述的利用激光照射装置的激光照射来写入数据本发明与读出/写入器相结合的情况下，可以容易地写入数据。因此，可以在短时间内写入大量的数据。
实施例3半导体器件的应用十分广泛。这些应用的具体例子如下所述。本发明的半导体器件20可以用于纸钞、硬币、有价证券、证书、无记名债券(如驾驶执照、居住卡，见图19A)、包装(如包装纸、塑料瓶，见图19B)、记录媒介(如DVD软件和录像带，见图19C)、交通工具(如自行车，见图19D)、个人物品(如书包、眼镜，见图19E)、食品、衣物、日用品、电子设备等。电子设备指液晶显示装置、EL显示装置、电视机(也称为TV、TV接收机、电视接收机)、移动电话等。
通过将该器件安装在印刷衬底上、或将该器件附着在表面上、或将该器件植入到物体内部，来本发明的半导体器件20固定在物体上。例如，如果物体为书籍，则通过在纸张内植入该器件来该半导体器件固定在书籍上；如果该物体为有机树脂制的包装，则通过将该器件植入到有机树脂内来将该半导体器件固定在该包装上。由于本发明的半导体器件20小、轻、而且薄，因此即使在将该器件固定在物体上之后，设计质量也不会下降。通过将本发明的半导体器件20设置在纸钞、硬币、有价证券、证书、无记名债券等上，可以提供认证功能，从而防止伪造。另外，当将本发明的半导体器件20设置在包装、记录媒介、个人物品、食品、衣物、日用品、电子设备等上时，如检测系统等的系统会变得更加有效。
接下来，参照附图，对安装了本发明的半导体器件的电子设备的模式进行说明。这里示出的电子设备是移动电话，包括外壳2700和2706；面板2701；机架2702；印刷电路衬底2703；操作按钮2704；电池2705等(见图20)。面板2701以可拆装的方式组合在机架2702中。机架2702安装在印刷电路衬底2703上。机架的形状和尺寸可以根据将要安装面板2703的电子装置而进行适当的变化。在印刷电路衬底2703上，安装有多个封装了的半导体器件；本发明的半导体器件可以用作该多个封装了的半导体器件中的一个。安装在印刷电路衬底2703上的多个半导体器件中的每个具有控制器、中央处理单元(CPU)、存储器、电源电路、音频处理电路、发送/接收电路等中的任意一种功能。
面板2701通过连接膜2708与印刷电路衬底2703相粘合。将所述面板2701、机架2702、印刷电路衬底2703与操作按钮2704和电池2705一起容纳在外壳2700和2706内。设置面板2701中的像素区域2709，以通过设置在外壳2700上的窗口观察。
如上所述，本发明的半导体器件小、轻、而薄，因此可以有效地利用电子设备的外壳2700和2706的有限空间。
由于本发明的半导体器件具有包含存储元件的层被层积在包含TFT的层上的结构，因此，能够提供使用紧凑的半导体器件的电子设备。
包含在本发明的半导体器件中的存储电路包括具有在一对导电层之间夹着有机化合物层或相变层的简单结构的存储元件。因此，能够提供使用廉价的半导体器件的电子装置。另外，由于能够容易地实现高集成度，因此能够提供使用具有大容量存储电路的半导体器件的电子装置。
数据是利用光学效应或电学效应而被写入包含在本发明的半导体器件内的存储电路中地。即，存储元件是可以附加地写入数据的非易失性存储元件。因此，由于能够防止再次写入数据的伪造，所以能够保证安全性；同时可以写入新数据。这样，能够提供实现了高性能和高附加值的使用半导体器件的电子装置。
外壳2700和2706的每个是作为移动电话的外形的例子而表示的。本实施方式的电子设备可以根据其功能或应用而进行各种变更。
下面，对使用本发明的半导体器件的系统的例子进行说明。首先，读出/写入器295设置在包含显示部分294的移动终端的侧表面上；本发明的半导体器件20设置在物体297的侧表面上(见图21A)。此外，关于物体297的信息，如材料、生产地区、或流通过程的历史等，被预先存储在半导体器件20中。然后，当半导体器件20被保持在读出/写入器295上时，半导体器件20中的信息被显示在显示部分294中。这样，利用提供有用的系统。作为另一个例子，读出/写入器295设置在传送带旁边(见图21B)。这样，可以提供一种能够非常容易地对物体297进行检测的系统。据此，通过将本发明的半导体器件用于对物体的管理或流通系统，能够实现系统的高功能性和有效性。
本申请基于申请日为2004年11月11日的在先日本专利申请No.2004-328295和No.2004-328298，并此此引用其内容。
权利要求
1.一种半导体器件，包括设置在绝缘层上的晶体管；作为所述晶体管的源极布线或漏极布线的导电层；与所述晶体管相重叠的存储元件；和用作天线的导电层，其中，所述存储元件包含按此顺序层积的第一导电层、有机化合物层或相变层、和第二导电层；所述用作天线的导电层与所述作为所述晶体管的源极布线或漏极布线的导电层设置在相同的层上。
2.一种半导体器件，包括设置在绝缘层上的晶体管；与所述晶体管相重叠的存储元件；和用作天线的导电层，其中，所述存储元件包括按此顺序层积的第一导电层、有机化合物层或相变层、和第二导电层；所述用作天线的导电层与所述第一导电层设置在相同的层上。
3.一种半导体器件，包含设置在绝缘层上的晶体管；与所述晶体管相重叠的存储元件；和用作天线的导电层，其中，所述存储元件包括按此顺序层积的第一导电层、有机化合物层或相变层、和第二导电层；所述用作天线的导电层与所述第二导电层设置在相同的层上。
4.如权利要求1～3的任何一项所述的半导体器件，其中，所述存储元件与所述晶体管的一部分相重叠。
5.一种半导体器件，包括第一元件形成层；第二元件形成层；和包含导电颗粒的导电层，通过该导电层将所述第一元件形成层与所述第二元件形成层相粘合，其中，所述第一元件形成层包括设置在绝缘层上的晶体管、作为所述晶体管的源极布线或漏极布线的导电层、和用作天线的导电层；所述第二元件形成层包括存储元件，该存储元件具有按此顺序层积的第一导电层、有机化合物层或相变层、和第二导电层；所述第一导电层通过所述导电颗粒与所述作为所述晶体管的源极布线或漏极布线的导电层电连接。
6.一种半导体器件，包括元件形成层；具有用作天线的导电层的衬底；和包含导电颗粒的粘合层，用于将所述元件形成层与所述衬底相粘合，其中，所述元件形成层包括设置在绝缘层上的第一晶体管和第二晶体管、作为所述第一晶体管的源极布线或漏极布线的导电层、和与所述第二晶体管相重叠的存储元件，所述存储元件包括按此顺序层积的第一导电层、有机化合物层或相变层、和第二导电层；所述用作天线的导电层与所述作为所述第一晶体管的源极布线或漏极布线的导电层通过所述导电颗粒电连接。
7.一种半导体器件，包括第一元件形成层；第二元件形成层；和包含导电颗粒的粘合层，用于将所述第一元件形成层与所述第二元件形成层相粘合，其中，所述第一元件形成层包括设置在绝缘层上的第一晶体管和第二晶体管、作为所述第一晶体管的源极布线或漏极布线的第一导电层、和作为所述第二晶体管的源极布线或漏极布线的第二导电层；所述第二元件形成层包括具有按此顺序层积的第三导电层、有机化合物层或相变层、第四导电层的存储元件，和用作天线的第五导电层；用作天线的所述第五导电层通过导电颗粒与作为所述第一晶体管的源极布线或漏极布线的所述第一导电层电连接。
8.一种半导体器件，包括第一元件形成层，包括设置在衬底上的晶体管、作为所述晶体管的源极布线或漏极布线的导电层、和设置在所述晶体管上并用作天线的导电层；第二元件形成层，设置在所述衬底上，并在该第二元件形成层与所述衬底之间插入了粘合层，该第二元件形成层包括具有按此顺序层积的第一导电层、有机化合物层或相变层、和第二导电层的存储元件，其中，所述存储元件的第一导电层通过导电颗粒与所述作为晶体管的源极布线或漏极布线的导电层电连接。
9.一种半导体器件，包括元件形成层；具有用作天线的导电层的衬底；包含导电颗粒的粘合层，用于粘合所述元件形成层与所述衬底，其中，所述元件形成层包括设置在绝缘层上的第一晶体管和第二晶体管；覆盖所述第一晶体管和所述第二晶体管的层间绝缘层；作为所述第一晶体管的源极布线或漏极布线的导电层，该导电层通过设置在所述层间绝缘层中的第一开口部分与所述第一晶体管的源区或漏区相连接，并通过设置在所述绝缘层和所述层间绝缘层中的第二开口部分暴露在所述元件形成层的背面；第二晶体管；和与所述第二晶体管相重叠的存储元件，该存储元件具有按此顺序层积的第一导电层、有机化合物层或相变层、和第二导电层；其中，所述用作天线的导电层与所述作为第一晶体管的源极布线或漏极布线的导电层的暴露区域通过所述粘合层的所述导电颗粒电连接。
10.一种半导体器件，包括第一元件形成层；第二元件形成层；和包含导电颗粒的粘合层，用于将所述第一元件形成层和所述第二元件形成层相粘合，其中，所述第一元件形成层包括设置在绝缘层上的晶体管；覆盖所述晶体管的层间绝缘层；作为所述晶体管的源极布线或漏极布线的导电层，该导电层通过设置在所述层间绝缘层中的第一开口部分与所述晶体管的源区或漏区相连接，并通过设置在所述绝缘层和所述层间绝缘层中的开口部分暴露在所述绝缘层的表面；以及用作天线的导电层，其中，所述第二元件形成层包括第二元件形成层，具有按此顺序层积的第一导电层、有机化合物层或相变层、和第二导电层的存储元件，其中，所述存储元件的所述第一导电层通过所述粘合层的所述导电颗粒与所述作为所述晶体管的源极布线或漏极布线的导电层的暴露部分电连接。
11.一种半导体器件，包括第一元件形成层；第二元件形成层；和具有包含导电颗粒的粘合层的导电层，通过该导电层将所述第一元件形成层与所述第二元件形成层相粘合，其中，所述第一元件形成层包括设置在绝缘层上的第一晶体管和第二晶体管；覆盖所述第一晶体管和所述第二晶体管的层间绝缘层；和作为所述第一晶体管的源极布线或漏极布线的第一导电层，该第一导电层通过设置在所述层间绝缘层中的第一开口部分与所述第一晶体管的源区或漏区相连接，并且通过设置在所述绝缘层和所述层间绝缘层中的第二开口部分暴露在所述第一元件形成层的背面，作为所述第二晶体管的源极布线或漏极布线的第二导电层，该第二导电层通过设置在所述层间绝缘层中的第三开口部分与所述第二晶体管的源区或漏区相连接，并通过设置在所述绝缘层和所述层间绝缘层中的第四开口部分暴露在所述第一元件形成层的背面；其中，所述第二元件形成层包括用作天线的第三导电层和存储元件，该存储元件包括按此顺序层积的第四导电层、有机化合物层或相变层、和第五导电层；所述存储元件的所述第四导电层通过所述粘合层的至少一个所述导电颗粒与作为所述第一晶体管的源极布线或漏极布线的所述第一导电层的暴露部分电连接；用作天线的所述第三导电层通过所述粘合层的至少一个所述导电颗粒与作为所述第二晶体管的源极布线或漏极布线的所述第二导电层的暴露部分电连接。
12.一种半导体器件，包含第一元件形成层；第二元件形成层；包含第一导电颗粒的第一粘合层，用于将所述第一元件形成层与所述第二元件形成层相粘合；具有用作天线的第一导电层的衬底；包含第二导电颗粒的第二粘合层，用于将所述第二元件形成层与所述衬底相粘合，其中，所述第一元件形成层包括具有按此顺序层积的第二导电层、有机化合物层或相变层、第三导电层的存储元件，所述第二元件形成层包括设置在绝缘层上的第一晶体管和第二晶体管；覆盖所述第一晶体管和所述第二晶体管的层间绝缘层；作为所述第一晶体管的源极布线或漏极布线的第四导电层，该第四导电层通过设置在所述层间绝缘层中的第一开口部分与所述第一晶体管的源区或漏区相连接；作为晶体管的源极布线或漏极布线的第五导电层，该第五导电层通过设置在所述层间绝缘层中的第二开口部分与所述第二晶体管的源区或漏区相连接，并通过设置在所述绝缘层和所述层间绝缘层中的第三开口部分暴露在所述第二元件形成层的背面，其中，所述存储元件的所述第二导电层通过第一粘合层的第一导电颗粒与作为所述第一晶体管的源极布线或漏极布线的第三导电层电连接；用作天线的所述第一导电层通过所述第二粘合层的所述第二导电颗粒与作为所述第二晶体管的源极布线或漏极布线的所述第五导电层的暴露部分电连接。
13.如权利要求1～3和4～12的任何一项所述的半导体器件，其中，晶体管、所述第一晶体管、或所述第二晶体管是薄膜晶体管。
14.如权利要求1～3和4～12的任何一项所述的半导体器件，其中，晶体管、所述第一晶体管、或所述第二晶体管是有机半导体晶体管。
15.如权利要求1～3和4～12的任何一项所述的半导体器件，其中，所述绝缘层是氧化硅层。
16.如权利要求1～3和4～12的任何一项所述的半导体器件，其中，所述存储元件的电阻通过光学效应而改变。
17.如权利要求1～3和4～12的任何一项所述的半导体器件，其中，所述存储单元的电阻通过电学效应而改变。
18.如权利要求1～3和4～12的任何一项所述的半导体器件，其中，所述有机化合物层由掺杂了光敏产酸剂的共扼聚合体材料形成。
19.如权利要求1～3和4～12的任何一项所述的半导体器件，其中，所述有机化合物层由电子传输材料或空穴传输材料形成。
20.如权利要求1～3和4～12的任何一项所述的半导体器件，其中，所述相变层包括可在结晶状态与非晶状态之间可逆地转换的材料。
21.如权利要求1～3和4～12的任何一项所述的半导体器件，其中，所述相变层由含有从锗、碲、锑、硫、锡、金、镓、硒、铟、铊、钴、或银中选择的多种的材料形成。
22.如权利要求1～3和4～12的任何一项所述的半导体器件，其中，所述相变层包括可在第一结晶状态与第二结晶状态之间可逆地转换的材料。
23.如权利要求1～3和4～12的任何一项所述的半导体器件，其中，所述相变层由含有从银、锌、铜、铝、镍、铟、锑、硒、或碲中选择的多种的材料形成。
24.如权利要求1～3和4～12的任何一项所述的半导体器件，其中，所述相变层包括只能从结晶状态转换到非晶状态的材料。
全文摘要
本发明提供一种非易失性的、易于制造的、并可以附加地写入的半导体器件。本发明的半导体器件包括多个晶体管、作为晶体管源极布线或漏极布线的导电层、与多个晶体管中的一个相重叠的存储元件、以及用作天线的导电层。存储元件包含按此顺序层积的第一导电层、有机化合物层和相变层、和第二导体层。用作天线的导电层与作为多个晶体管的源极布线或漏极布线的导电层设置在相同的层上。
文档编号H01Q1/38GK101057329SQ20058003858
公开日2007年10月17日 申请日期2005年11月9日 优先权日2004年11月11日
发明者山崎舜平, 安部宽子, 根本幸惠, 野村亮二, 汤川干央 申请人:株式会社半导体能源研究所