专利名称：集成电路的制造方法、金属－绝缘层－金属电容形成方法
技术领域：
本发明涉及一种无源装置的半导体制造方法，特别涉及一种集成电路装置、集成电路的制造方法及金属-绝缘层-金属电容的制造方法。
背景技术：
一般来说，各种镶嵌金属-绝缘层-金属电容结构形成在金属层间介电层中。这种复杂的工艺包括(1)沉积一金属层间介电层；(2)沉积阻障层、晶种层及金属层，以在该金属层间介电层中形成电容下金属板(capacitor bottommetal plate，CBM plate)；(3)沉积一绝缘层于该电容下金属板上，以作为电容介电质；(4)沉积阻障层、晶种层及金属层，以在该绝缘层上形成一电容上金属板(capacitor top metal plate，CTM plate)；以及(5)沉积一介层窗蚀刻终止层于该电容上金属板上。公知制作镶嵌金属-绝缘层-金属电容的方法需要多道额外形成金属-绝缘层-金属电容的光罩的过程，从而使工艺复杂化、成本提高。
因此，亟须开发一种低成本、简单的镶嵌金属-绝缘层-金属电容结构及其制造方法。
发明内容
本发明的目的在于提供一种低成本、简单的集成电路制造方法、形成金属-绝缘层-金属电容的方法及集成电路装置。
为了达到上述目的，本发明提供一种形成金属-绝缘层-金属电容的方法，该方法包括下述步骤在基底上形成电容下板与金属内联结构；形成具有预定厚度的介电层，其中该介电层包含位于该电容下板上方的第一部分以及位于该金属内联结构上方的第二部分；调整该介电层的第一部分与第二部分的相对厚度；以及在该介电层的第一部分上形成电容上板。
根据本发明的形成金属-绝缘层-金属电容的方法，其中，通过蚀刻该介电层的第一部分来调整该介电层的第一部分与第二部分的相对厚度。
根据本发明的形成金属-绝缘层-金属电容的方法，其中，通过在该介电层的第二部分上添加额外的介电材料来调整该介电层的第一部分与第二部分的相对厚度。
根据本发明的形成金属-绝缘层-金属电容的方法，其中，该介电层的第二部分作为蚀刻终止层。
本发明还提供一种集成电路的制造方法，该方法包括下述步骤在基底中形成多个电路元件；在该基底上形成第一金属层，其中该第一金属层包括电容下板与内联结构；在该第一金属层上形成厚度实质均匀的介电层；调整该介电层位于该电容下板与该内联结构上的相对厚度；在该电容下板上形成电容上板；以及在该电容上板与该介电层上形成金属层间介电层。
根据本发明的集成电路的制造方法，其中，通过蚀刻位于该电容下板上的一部分介电层来调整该介电层的厚度。
根据本发明的集成电路的制造方法，其中，通过在该介电层与该电容上板上沉积额外的介电材料来调整该介电层的厚度。
根据本发明的集成电路的制造方法，其中，所述厚度实质均匀的介电层的厚度大体介于100～1,000埃之间。
根据本发明的集成电路的制造方法，其中位于该电容下板上的该介电层的厚度大体介于100～500埃之间。
本发明还提供一种集成电路装置，包括一电容下板，其形成于第一金属层中；一内联结构，其形成于该第一金属层中；一连续式介电层，其形成于该电容下板与该内联结构上，其中该连续式介电层包含位于该电容下板上的第一厚度及位于该内联结构上的第二厚度，且该第二厚度大于该第一厚度；以及一电容上板，其形成于位于该电容下板上的该介电层上。
根据本发明的集成电路装置，其中，该第一厚度与该第二厚度大体介于100～500埃之间。
根据本发明的集成电路装置，其中，该装置还包括一电容蚀刻终止层，其形成于该电容上板上，且实质对准该电容上板；以及一抗反射涂层，其形成于该电容蚀刻终止层上，且实质对准该电容蚀刻终止层。
根据本发明的集成电路装置，其中，位于该内联结构上的该介电层由两层介电材料构成。
根据本发明的集成电路装置，其中，所述两层介电材料的组成相同。
本发明的方法减少了额外的光罩步骤，并且简单、成本降低。
为了使本发明的上述目的、特征及优点能更明显易懂，下文特举一较佳实施例，并配合附图进行如下的详细说明。
图1为本发明第一实施例的金属-绝缘层-金属电容制造方法的剖面示意图。
图2A为本发明第一实施例的金属-绝缘层-金属电容制造方法的剖面示意图。
图2B为本发明第一实施例的金属-绝缘层-金属电容制造方法的剖面示意图。
图3～图8为本发明第一实施例的金属-绝缘层-金属电容制造方法的剖面示意图。
图9A～图9C图为本发明第一实施例的金属-绝缘层-金属电容制造方法的剖面示意图。
图10A～图10C为本发明第二实施例的金属-绝缘层-金属电容制造方法的剖面示意图。
图11为本发明第二实施例的金属-绝缘层-金属电容制造方法的剖面示意图。
其中，附图标记说明如下2～基底 4～金属层间介电层 6、18、26～光刻胶层8、9、22～沟槽10～半导体装置12～电容下金属板14～内联结构 16、30、34、46～介电层17、32、48～蚀刻终止层19～开口 20～电容介电区21～抗反射涂层24～金属层28～电容上金属板 36、38、40～介层窗/沟槽内联具体实施方式
本发明的镶嵌金属-绝缘层-金属电容的制造方法也可应用在其它镶嵌金属-绝缘层-金属元件的工艺中。
图1为制造过程阶段中半导体装置10的剖面示意图。该半导体装置10包括基底2。基底2中已制作完成各种有源和无源元件(图中未示出)，且包含各种公知的内联层及层间介层窗。在本发明的一实施例中，基底2中形成有六层内联层(图中未示出)，而在第七层的金属层中将形成一电容下板，这一点将在后续作详细讨论。本发明较佳实施例中的电容结构也可依据不同的设计选择形成在其它金属层中。
如图所示，在基底2上形成一通常作为金属层间介电层的介电层4。金属层间介电层4优选为由低介电常数的介电材料形成，所述介电材料例如为氧化硅、氮化硅、旋涂式玻璃(spin-on-glass，SOG)、四乙氧基硅烷(tetraethoxysilane，TEOS)、氢化氧化硅、氟化硅玻璃(FSG)或其类似物。金属层间介电层4优选为通过旋涂法、电化学电镀、化学气相沉积、物理气相沉积、原子层沉积(atomic layer deposition，ALD)、分子束磊晶化学气相沉积或其类似方法沉积形成。典型地，金属层间介电层4的沉积厚度大体介于500～50,000埃之间。如图1所示，在金属层间介电层4上沉积一光刻胶层6，并通过传统光显影技术进行图案化。如图所示，即有多个开口形成于光刻胶层6中，且露出部分金属层间介电层4，以供后续制作电容下金属板。其它例如金属内联的金属结构也可同时一并制作完成。
请参阅图2A，以图案化光刻胶层6为蚀刻罩幕蚀刻金属层间介电层4，以分别形成沟槽8及9。较佳地，金属层间介电层4以例如溅镀蚀刻、离子束蚀刻、等离子蚀刻或其它类似方法进行各向异性蚀刻。在蚀刻步骤之后，再利用传统技术，如光刻胶剥离、灰化或其它类似方法移除光刻胶层6。
请参阅图2B，利用传统镶嵌工艺技术将优选为铜的导电物质填入沟槽8及9。典型地，先以例如钛/氮化钛或钽/氮化钽的阻障层/黏着层内衬于沟槽。待覆盖一铜晶种层于阻障层/黏着层之后，再利用无电电镀、电化学电镀或其它类似方法将铜导电层填满沟槽。铜导电层优选为通过化学机械研磨法进行平坦化。
图2B公开了两种金属结构12及14，以下将作更详细的讨论。在一较佳实施例中，结构12将作为金属-绝缘层-金属电容结构的电容下板。结构14优选为一内联结构，以内连接各种有源和无源元件(图中未示出)或由此使内部元件与外部元件连接。本发明可在每一个金属层中同时形成多个金属结构(可能达数百万个)。
请参阅图3，在图2B所示的结构上形成一介电层16，以下作更详细的讨论。介电层16将扮演两种角色，其一可作为后续形成的金属-绝缘层-金属电容的介电绝缘层，其二则作为后续形成的介层窗的介层窗蚀刻终止层(viaetch stop layer，VESL)。本领域的技术人员希望作为介电绝缘层的介电层厚度能相对较薄，以增加金属-绝缘层-金属电容的电容值，然而，又希望作为蚀刻终止层的介电层厚度能足够厚，以满足在后续形成介层窗时蚀刻终止层的功能需求。这两者是矛盾的。
为了解决上述厚度问题，在本发明的一较佳实施例中，在金属层间介电层4与金属结构12及14上沉积一厚度符合蚀刻终止层功能需求的介电层16。介电层16优选为由高介电常数的介电材料构成，所述介电材料例如为氧化铝、氧化铪、碳化硅、氮化硅、氧化钽、氮氧化钽、氧化钛、氧化锆或其类似物。优选地，介电层16的沉积厚度为100～1,000埃，且优选地，沉积方式为化学气相沉积或物理气相沉积。本发明介电层16的厚度可依据不同的设计或元件特性加以改变。
请参阅图4，在介电层16上形成一图案化光刻胶层18。在光刻胶层18中形成的开口19对应于金属-绝缘层-金属电容的尺寸大小。
请参阅图5，对介电层16未被光刻胶层18覆盖的区域进行蚀刻(例如图4中的开口19)，随后移除光刻胶层18。在一较佳实施例中，介电层16以例如干蚀刻的各向异性蚀刻法蚀刻大约30秒，使介电层16形成一较薄的电容介电区20。电容介电区20的厚度可依据设计选择作改变，优选为介于100～500埃之间，以提供金属-绝缘层-金属电容理想的电容值。在上述蚀刻过程中，还在介电层16中形成一沟槽22，以用来作为电容上金属板的自对准(self-align)。
请参阅图6，在介电层16的表面平坦覆盖地沉积一金属层24。金属层24优选为包括有形成在介电层16上及沟槽22内的、例如钛/氮化钛或钽/氮化钽的阻障层/黏着层，以及随后覆盖在该阻障层/黏着层上的铜晶种层及铜导电层。金属层24可由铝、金、银、铂、钽、钛、钨及其合金或其类似物构成。金属层24优选为沉积足够填满沟槽22的厚度。依据不同的设计选择，金属层24的沉积厚度可从数百埃到数千埃。
请参阅图7，在沟槽22上的金属层24上形成一图案化光刻胶层26。在某些实施例中，制作图案化光刻胶层26的光罩可使用与图案化光刻胶层18相同的光罩(如图4所示)。之后，利用公知技术对金属层24进行各向异性蚀刻，最终结构如图8所示，包括一对准于介电层16中较薄电容介电区20的电容上金属板。介电层16也可作为后续形成的介层窗的蚀刻终止层。本发明制作金属-绝缘层-金属电容结构利用最少的制作额外光罩的步骤、最低的成本，并且制作的集成电路装置完全适用传统的后段工艺(back end of line，BEOL)。
图9A～图9C公开了包含后段工艺元件的结构。在介电层16及电容上金属板28上沉积一蚀刻终止层17，随后利用传统材料及沉积方式在蚀刻终止层17上沉积一抗反射涂层21。除保留电容上金属板28上的蚀刻终止层17与抗反射涂层21之外，其余的蚀刻终止层17与抗反射涂层21均被移除，如图9B所示。形成于金属结构28上的抗反射涂层21有助于后续光显影步骤的进行。
请参阅图9C，在该装置的结构上形成一介电层30、一蚀刻终止层32及一介电层34。在此，并未对上述各层的厚度加以描述，仅供说明之用。介电层30、蚀刻终止层32及介电层34优选为利用传统材料及工艺制作而成的金属层间介电层。接着，介电层30、蚀刻终止层32及介电层34利用介层窗/沟槽内联36、38、40分别与电容下金属板12、电容上金属板28及其它内联结构14形成电性连接。上述金属结构36、38、40优选为由镶嵌或双镶嵌工艺制作形成。
图10A～图11说明本发明的另一实施例。本实施例的前段步骤与图1、图2A及图2B所述的工艺步骤相同。
请参阅图10A，在图2B所述的结构上沉积一介电层46。介电层46优选为以化学气相沉积法沉积形成的碳化硅，其厚度大约为100～500埃。此厚度为后续制作的金属-绝缘层-金属电容可达到较佳电容特性时介电层的理想厚度范围。
请参阅图10B，在介电层46上形成一电容上金属板28。电容上金属板28优选为以传统的铝工艺(平坦覆盖地沉积、光显影及蚀刻)制作形成。
请参阅图10C，以类似图9A、图9B所述的材料、工艺在电容上金属板28上形成经图案化的蚀刻终止层17及抗反射涂层21。之后，在介电层46与电容上金属板28上形成一第二蚀刻终止层48。由于第二蚀刻终止层48沉积在未被电容上金属板28覆盖的介电层46表面，因此，金属-绝缘层-金属电容中的介电层46具有比其它位置更薄的介电层厚度，而介电层46在其它区域形成较厚的介电层，该厚度为介电层具有蚀刻终止效果的必要厚度。优选地，介电层46与第二蚀刻终止层48的结合厚度为500～1,000埃。第二蚀刻终止层48与介电层46的材料及沉积方式均相同。然而依据不同的设计选择，第二蚀刻终止层48可选择与介电层46具有不同性质的材料。
对结构包括电容下金属板12、介电层46及电容上金属板28的金属-绝缘层-金属的电容继续进行传统的后段工艺。请参阅图11，在该装置结构上形成金属层间介电层30、32、34，并形成沟槽/介层窗结构36、38、40分别与电容下金属板12、电容上金属板28及内联结构14电性连接。
在本发明一较佳实施例中，金属-绝缘层-金属电容的工艺步骤仅在定义电容上金属板28时需要一额外的光罩步骤。电容下金属板12可与金属结构14同时定义，并且不需要额外的光罩。此外，对于不同介电层厚度的控制，例如介层窗蚀刻终止层46、48与金属-绝缘层-金属电容介电层间的厚度控制，也不需要复杂且额外成本的工艺。
虽然本发明已以较佳实施例公开如上，但其并非用以限定本发明，本领域的技术人员在不脱离本发明的构思和范围的情况下，可进行各种变动和修改，因此本发明的保护范围应当以所附的权利要求书所界定的范围为准。
权利要求
1.一种形成金属-绝缘层-金属电容的方法，该方法包括下述步骤在基底上形成电容下板与金属内联结构；形成具有预定厚度的介电层，其包含位于该电容下板上方的第一部分以及位于该金属内联结构上方的第二部分；调整该介电层的第一部分与第二部分的相对厚度；以及在该介电层的第一部分上形成电容上板。
2.如权利要求1所述的形成金属-绝缘层-金属电容的方法，其中，通过蚀刻该介电层的第一部分来调整该介电层的第一部分与第二部分的相对厚度。
3.如权利要求1所述的形成金属-绝缘层-金属电容的方法，其中，通过在该介电层的第二部分上添加额外的介电材料来调整该介电层的第一部分与第二部分的相对厚度。
4.如权利要求1所述的形成金属-绝缘层-金属电容的方法，其中，该介电层的第二部分作为蚀刻终止层。
5.一种集成电路的制造方法，该方法包括下述步骤在基底中形成多个电路元件；在该基底上形成第一金属层，该第一金属层包括电容下板与内联结构；在该第一金属层上形成厚度实质均匀的介电层；调整该介电层位于该电容下板与该内联结构上的相对厚度；在该电容下板上形成电容上板；以及在该电容上板与该介电层上形成金属层间介电层。
6.如权利要求5所述的集成电路的制造方法，其中，通过蚀刻位于该电容下板上的一部分介电层来调整该介电层的厚度。
7.如权利要求5所述的集成电路的制造方法，其中，通过在该介电层与该电容上板上沉积额外的介电材料来调整该介电层的厚度。
8.如权利要求5所述的集成电路的制造方法，其中，所述厚度实质均匀的介电层的厚度大体介于100～1,000埃之间。
9.如权利要求6所述的集成电路的制造方法，其中位于该电容下板上的该介电层的厚度大体介于100～500埃之间。
10.一种集成电路装置，包括一电容下板，其形成于一第一金属层中；一内联结构，其形成于该第一金属层中；一连续式介电层，其形成于该电容下板与该内联结构上，该连续式介电层包含位于该电容下板上的第一厚度及一位于该内联结构上的第二厚度，且该第二厚度大于该第一厚度；以及一电容上板，其形成于位于该电容下板上的该介电层上。
11.如权利要求10所述的集成电路装置，其中，该第一厚度与该第二厚度大体介于100～500埃之间。
12.如权利要求10所述的集成电路装置，其中，该装置还包括一电容蚀刻终止层，其形成于该电容上板上，且实质对准该电容上板；以及一抗反射涂层，其形成于该电容蚀刻终止层上，且实质对准该电容蚀刻终止层。
13.如权利要求10所述的集成电路装置，其中，位于该内联结构上的该介电层由两层介电材料构成。
14.如权利要求13所述的集成电路装置，其中，所述两层介电材料的组成相同。
全文摘要
本发明提供一种形成金属－绝缘层－金属电容的方法，该方法包括下述步骤在基底上形成电容下板与金属内联结构。之后，形成具有预定厚度的介电层，该介电层包含位于该电容下板上方的第一部分以及位于该金属内联结构上方的第二部分。接着，调整该介电层的第一部分与第二部分的相对厚度。调整该介电层的第一部分与第二部分相对厚度的方法包括蚀刻该介电层的第一部分或添加介电材料至该介电层的第二部分上。最后，在该介电层的第一部分上形成电容上板，以制作完成该金属－绝缘层－金属电容结构。本发明的方法减少了额外的光罩步骤，并且简单、成本降低。
文档编号H01L27/02GK101030552SQ20061010578
公开日2007年9月5日 申请日期2006年7月25日 优先权日2006年3月1日
发明者洪显仁, 侯国南, 赖峰良 申请人:台湾积体电路制造股份有限公司