多阶非挥发性存储器及其制造方法与操作方法

专利名称：多阶非挥发性存储器及其制造方法与操作方法
技术领域：
本发明涉及一种半导体元件，特别是涉及一种多阶非挥发性存储器及其 制造方法与操作方法。
背景技术：
非挥发性存储器元件由于具有可多次进行数据的存入、读取、抹除等动 作，且存入的数据在断电后也不会消失的优点，所以已成为个人计算机和电 子设备所广泛采用的一种存储器元件。典型的非挥发性存储器元件是以掺杂的多晶硅来制作浮置栅极(Floating Gate)与控制栅极(Control Gate)。控制栅极直接设置在浮置栅极上，浮置栅极 与控制栅极之间以介电层相隔，而浮置栅极与基板之间以穿隧氧化层(Tunnel Oxide)相隔(即所谓堆栈栅极闪存)。而且，为了避免存储器在抹除时，因过 度抹除现象太过严重，而导致数据的误判问题。所以，会在控制栅极与浮置 栅极侧壁、基板上方另设选择栅极(SelectGate)，而形成分离栅极(SplitGate) 结构。一般而言，目前业界较常使用的非挥发性存储器阵列例如是或非门 (NOR)型阵列结构。在现有的或非门(NOR)型阵列中，每两个存储单元共享 一条位线的接触窗以及共享一条源极线。因此，每一个存储单元会占用到半 个接触窗与半个源极线宽度的大小。由于每个存储单元都由位线直接连结， 因此在或非门(NOR)型阵列中，存储单元可以任意的进行读取与写入的操作， 且由于串联的电阻较小，存储单元在读取操作时的电流较大，读取的速度也 就争支快。然而，将NOR型非挥发性存储器中的存储器作为多阶存储单元使用时， 由于用于判别各个数据状态的启始电压分布范围较小。如此，在现有的NOR 型非挥发性存储器的程序化操作中，就需要进行多次程序化步骤和程序化确 认步骤，以使程序化存储单元准确处于设定的启始电压分布范围中，如此将 花费较长的时间
发明内容
因此，本发明的目的就是提供一种多阶非挥发性存储器及其制造方法与 操作方法，可以提高元件的可靠度。本发明的再一 目的是提供一种多阶非挥发性存储器及其制造方法与操 作方法，其工艺简单，而可以增加工艺余量。本发明的又一目的是提供一种多阶非挥发性存储器及其制造方法与操 作方法，可以缩短存储单元的程序化时间，加快抹除速度。本发明提供一种多阶非挥发性存储器，包括设置在基板上的第一存储单 元。此第一存储单元包括控制栅极、电荷储存层、掺杂区、选择栅极与辅助 栅极。控制栅极设置在基板上。电荷储存层设置在控制栅极与基板之间。掺 杂区设置在控制栅极的第 一侧的基板中。选择栅极设置在控制栅极的第 一倒 的侧壁，且位于控制栅极与掺杂区之间的基板上。辅助栅极设置在控制栅极 的第二侧的侧壁中，且在辅助栅极施加电压时，辅助桐4及下方的基板中形成 反转层。依照本发明的优选实施例所述的多阶非挥发性存储器，还包括第一介电 层、第二介电层、第三介电层与第四介电层。第一介电层设置在电荷储存层 与基板之间。第二介电层设置在电荷储存层与控制栅极之间。第三介电层设 置在辅助栅极与控制栅极、电荷储存层之间，和辅助栅极与基板之间。第四 介电层设置在选择栅极与控制栅极、电荷储存层之间，和选择^t极与基板之 间。依照本发明的优选实施例所述的多阶非挥发性存储器，上述第三介电层 与控制栅极、电荷储存层之间形成有间隙壁。依照本发明的优选实施例所述的多阶非挥发性存储器，上述第四介电层 与控制栅极之间形成有间隙壁。依照本发明的优选实施例所述的多阶非挥发性存储器，上述第一介电层 的材料包括氧化硅。依照本发明的优选实施例所述的多阶非挥发性存储器，上述第二介电层 的材料包括氧化硅/氮化硅/氧化硅。依照本发明的优选实施例所述的多阶非挥发性存储器，上述第三介电层 与第四介电层为高温热氧化层。9依照本发明的优选实施例所述的多阶非挥发性存储器，上述第三介电层和第四介电层的厚度介于100埃至200埃之间。依照本发明的优选实施例所述的多阶非挥发性存储器，还包括第二存储 单元。第二存储单元与第一存储单元具有相同的结构，且第二存储单元与第 一存储单元以镜像对称的方式邻接设置。依照本发明的优选实施例所述的多阶非挥发性存储器，上述第二存储单 元设置在第 一存储单元的第 一侧，并且与第 一存储单元共享掺杂区。依照本发明的优选实施例所述的多阶非挥发性存储器，上述第二存储单 元设置在第一存储单元的第二侧，并且与第一存储单元共享辅助电极。依照本发明的优选实施例所述的多阶非挥发性存储器，还包括顶盖层。 此顶盖层设置在控制栅极上。依照本发明的优选实施例所述的多阶非挥发性存储器，上述电荷储存层 部分水平地突出于该控制栅极，并且邻接选择栅极的位置具有转角。本发明提供一种多阶非挥发性存储器，包括多数个存储单元、多数条位 线、多数条控制栅极线、多数条选择栅极线、多数条辅助栅极线与多数个晶 体管。多数个存储单元在基板上设置成行/列阵列。各存储单元包括控制栅极、 电荷储存层、掺杂区、选择栅极、辅助栅极。控制栅极设置在基板上。电荷 储存层设置在控制栅极与基板之间。掺杂区设置在控制栅极的第一侧的a 中。选择栅极设置在控制栅极的第一側的侧壁，且位于控制栅极与掺杂区之 间的基板上。辅助栅极设置在控制栅极的第二侧的侧壁，其中在同一行上的 存储单元以镜像对称的方式邻接设置。多数条位线在行方向上平行排列，连 接同一行的存储单元的掺杂区。多数条控制栅极线在列方向上平行排列，连 接同一列的存储单元的控制栅极。多数条选择栅极线在列方向上平行排列， 连接同一列的存储单元的选择栅极。多数条辅助栅极线在列方向上平行排 列，连接同一列的存储单元的辅助栅极。晶体管的漏极分别连接辅助栅极线 下方的基板。依照本发明的优选实施例所述的多阶非挥发性存储器，还包括第一介电 层、第二介电层、第三介电层、第四介电层。第一介电层设置在电荷储存层 与基板之间。第二介电层设置在电荷储存层与控制栅极之间。第三介电层设 置在辅助栅极与控制栅极、电荷储存层之间，和辅助栅极与基板之间。第四 介电层设置在选择栅极与控制栅极、电荷储存层之间，和选择栅极与基板之间。依照本发明的优选实施例所述的多阶非挥发性存储器，上述第三介电层 与控制栅极、电荷储存层之间形成有间隙壁。依照本发明的优选实施例所述的多阶非挥发性存储器，上述第四介电层 与控制槺极之间形成有间隙壁。依照本发明的优选实施例所述的多阶非挥发性存储器，上述第一介电层 的材料包括氧化硅。依照本发明的优选实施例所述的多阶非挥发性存储器，上述第二介电层的材料包括氧化珪/氮化硅/氧化硅。依照本发明的优选实施例所述的多阶非挥发性存储器，其中该第三介电 层与该第四介电层为高温热氧化层。依照本发明的优选实施例所述的多阶非挥发性存储器，上述电荷储存层 部分水平地突出于控制栅极，并且邻接选择栅极的位置具有转角。依照本发明的优选实施例所述的多阶非挥发性存储器，上述彼此镜像对 称的相邻二存储单元是共享漏极区。依照本发明的优选实施例所述的多阶非挥发性存储器，上述彼此镜像对 称的相邻二存储单元是共享辅助栅极。本发明的多阶非挥发性存储器中，相邻的两存储单元例如是以镜像对称 的方式配置，即相邻的两个存储单元共享辅助栅极或掺杂区。因此本发明的 多阶非挥发性存储器的结构不但可以简化制造流程、降低制造成本，同时也 能够提高元件的集成度。而且，当辅助栅极上施加有电压而打开辅助4册极下方的通道、并形成反 转层时，在反转层上施加电压，使得辅助栅极下方的反转层可以处于预充电状态。在程序化本发明的非挥发性存储器时，通过自我加速电荷注入(channel self-boosting)的方式，利用源极側注入效应来进行存储单元程序化，可以提 高程序化速度。而且，当此非挥发性存储器作为多阶存储单元时，在程序化 操作时可以准确地控制存储单元经程序化后的启始电压位于所设定的范围 内。本发明提供一种多阶非挥发性存储器的制造方法，包括下列步骤。首先， 在基板上依次形成穿隧介电层、电荷储存层，并在电荷储存层上形成至少二 堆栈层，其中各二堆栈层依次包括门间介电层、控制栅极与顶盖层。接着，
移除二堆栈层之间的电荷储存层，以形成第一沟槽。在二堆栈层侧壁与第一 沟槽侧壁形成间隙壁后，以间隙壁作为掩模移除二堆栈层外侧的电荷储存 层。然后，在基板上形成介电层。在二堆栈层之间形成辅助栅极，并在二堆 栈层外側的側壁分别形成选择栅极。之后，在二堆栈层外侧的基板中分别形 成掺杂区，并且选择栅极位于堆栈层与掺杂区之间。依照本发明的优选实施例所述的多阶非挥发性存储器的制造方法，上述 介电层包括高温热氧化层。依照本发明的优选实施例所述的非挥发性存储器的制造方法，上述介电层的厚度介于100埃至200埃之间。依照本发明的优选实施例所述的非挥发性存储器的制造方法，其中在二 堆栈层之间形成辅助4册极，并在二堆栈层外侧的侧壁分别形成选择栅才及的方 法如下。首先在基板上形成导体材料层，此导体材料层填满第一沟槽，然后 进行回蚀刻工艺，移除部分导体材料层，直到暴露出顶盖层。依照本发明的优选实施例所述的多阶非挥发性存储器的制造方法，上述 穿隧介电层的材料包括氧化硅。依照本发明的优选实施例所述的多阶非挥发性存储器的制造方法，上述 穿隧介电层的形成方法包括热氧化法。依照本发明的优选实施例所述的多阶非挥发性存储器的制造方法，上述 门间介电层的材料包括氧化硅/氮化硅/氧化硅。依照本发明的优选实施例所述的多阶非挥发性存储器的制造方法，上述 电荷储存层的材料包括掺杂多晶硅。在本发明的非挥发性存储器的制造方法中，由于采用自行对准的方式形 成辅助栅极和选择栅极，不需要使用到光刻工艺，因此可以节省制造成本、 增加工艺余量。而且，由于所形成的电荷储存层在靠近选择栅极的部分具有一个转角， 因此在对存储单元进行抹除时，通过此转角使电场集中，而可提高电子从电 荷储存层拉出至选择栅极的抹除操作速度。本发明提供一种多阶非挥发性存储器的操作方法，适用于存储单元。此 存储单元包括控制栅极、电荷储存层、漏极区、选择栅极与辅助栅极。控制 栅极设置在基板上。电荷储存层设置在控制栅极与基板之间。漏极区设置在 控制栅极的第一侧的基板中。选择栅极设置在控制栅极的第一侧的侧壁，且
位于控制栅极与掺杂区之间的基板上。辅助栅极设置在控制栅极的第二侧的 侧壁，此方法包括在进行程序化操作时，预先在辅助栅极施加第一电压，以 在辅助栅极下方的基板中形成反转层，并在反转层施加第二电压。然后，在 控制栅极施加第三电压，在选择栅极施加第四电压，在漏极区施加第五电压， 其中第一电压大于辅助棚4及的启始电压，第三电压大于第一电压，第四电压 大于或等于选择栅极的启始电压，第二电压大于第五电压，以利用源极侧注 入效应程序化存储单元。依照本发明的优选实施例所述的多阶非挥发性存储器的操作方法，第一电压为8伏特左右；第二电压为5伏特左右；第三电压为10伏特左右；第 四电压为1.5伏特左右；第五电压为0伏特左右。依照本发明的优选实施例所述的多阶非挥发性存储器的操作方法，还包 括在进行抹除操作时，在选择栅极施加第六电压，以使储存在电荷储存层中 的电子经由选择栅极被拉出并移除，其中第六电压与基板的电压差会引发 FN穿隧效应。依照本发明的优选实施例所述的多阶非挥发性存储器的操作方法，第六 电压为11至15伏特左右。依照本发明的优选实施例所述的多阶非挥发性存储器的操作方法，还包 括在进行读取操作时，在辅助栅极施加第七电压，在控制槺极施加第八电压， 在选择栅极施加第九电压，在漏极区施加第十电压，以读取存储单元，第九 电压大于选择栅极的启始电压。依照本发明的优选实施例所述的非挥发性存储器的操作方法，第七电压 为Vcc(电源电压)，第八电压为1.4伏特左右，第九电压为Vcc(电源电压)， 第十电压为1.5伏特左右。本发明提供一种多阶非挥发性存储器的操作方法，适用于由多数个存储 单元构成的存储单元阵列。各存储单元包括控制栅极、电荷储存层、掺杂区、 选择栅极、辅助栅极。控制栅极设置在基板上。电荷储存层设置在控制栅极 与基板之间。掺杂区设置在控制栅极的第一側的M中。选择栅极设置在控 制栅极的第一侧的側壁，且位于控制栅极与掺杂区之间的基板上。辅助栅极 设置在控制栅极的第二側的侧壁，其中在同一行上的存储单元以镜像对称的 方式邻接设置。多数条位线在行方向上平行排列，连接同一行的存储单元的 掺杂区。多数条控制栅极线在列方向上平行排列，连接同一列的存储单元的 控制栅极。多数条选择栅极线在列方向上平行排列，连接同 一列的存储单元 的选择栅极。多数条辅助栅极线在列方向上平行排列，连接同一列的存储单 元的辅助栅极。晶体管的漏极连接辅助栅极线下方的基板。此方法包括在进 行程序化操作时，预先在晶体管的栅极施加第一电压，在晶体管的源极施加 第二电压，在辅助栅极线施加第三电压，以在辅助栅极线下方的基板中形成反转层，使反转层导通有第二电压，之后改变该晶体管的栅极电压为o伏特 以关闭该晶体管的通道，使得该反转层处于预充电状态，然后将辅助栅极电压拉至8伏特左右，以耦合(coupling)反转层的电压至5伏特左右。在选定的 控制栅极线施加第四电压，在选定的选择栅极线施加第五电压，在选定的位 线施加第六电压，其中第三电压大于辅助栅极的启始电压，第四电压大于第 三电压，第五电压大于或等于选择栅极的启始电压，第二电压大于第六电压， 以利用源极侧注入效应程序化选定存储单元。依照本发明的优选实施例所述的多阶非挥发性存储器的操作方法，第一 电压为Vcc(电源电压)；第二电压为Vcc(电源电压)-Vth(晶体管之起始电压)； 第三电压为Vcc(电源电压)；第四电压为10伏特左右；第五电压为1.5伏特 左右；第六电压为0伏特左右。依照本发明的优选实施例所述的多阶非挥发性存储器的操作方法，还包 括在进行抹除操作时，在选择栅极施加第七电压，以使储存在电荷储存层中 的电子经由选择栅极线被拉出并移除，其中第七电压与基板的电压差会引发 FN穿隧效应。依照本发明的优选实施例所述的多阶非挥发性存储器的操作方法，第七 电压为11至15伏特左右。依照本发明的优选实施例所述的多阶非挥发性存储器的操作方法，还包 括在进行读取操作时，在选定的辅助栅极线施加第八电压，在选定的控制栅 极线施加第九电压，在选定的选择栅极线施加第十电压，在选定的位线施加 第十一电压，以读取存储单元，第十电压大于选择栅极的启始电压。依照本发明的优选实施例所述的非挥发性存储器的操作方法，第八电压 为Vcc(电源电压)，第九电压为1.4伏特左右，第十电压为Vcc(电源电压)， 第十一电压为1.5伏特左右。在本发明的多阶非挥发性存储器的操作方法中，由于采用自我加速电荷 注入(channel self-boosting)的方式，利用源极侧注入效应来进行存储单元程序
化，预先使辅助栅极的通道充电至设定电压，而可以快速程序化存储单元。 而且，利用选择栅极来抹除存储单元，使得电子经由抹除栅极而移除，可以 减少电子穿越穿隧介电层的次数，而提高元件可靠度。此外，电荷储存层邻 接选择栅极之处具有转角。在进行抹除时，通过此转角使电场集中，而可提 高电子从电荷储存层拉出至选择栅极的抹除操作速度。为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举实 施例，并结合附图，作详细说明如下。


图1是依照本发明的实施例所展示的非挥发性存储器结构的截面图。图2A所展示为对存储单元进行程序化操作的实例的示意图。图2B所展示为对存储单元进行抹除操作的实例的示意图。图2C所展示为对存储单元进行读取操作的实例的示意图。图3为展示由本发明的多阶非挥发性存储单元所构成的存储单元阵列的实施例的电路简图。图4A所展示为对存储器阵列进行程序化操作的实例的示意图。图4B所展示为对存储器阵列进行抹除操作的实例的示意图。图4C所展示为对存储器组进进行读取操作的实例的示意图。图5A至图5G为依照本发明的实施例所展示的非挥发性存储器的制造方法的流程截面示意图。简单符号说明画、200:基板102:穿隧介电层104、 204、 204a:电荷储存层106、 206、 206a:门间介电层雨、CG:控制栅极110、 210:顶盖层111、 212:堆栈层112a、 112b、 220:间隙壁114、 228:掺杂区116、 SG:选择栅极 118、AG:辅助4册极120、 122、 202、 222:介电层。124、 L、 Ll、 L2:反转层126转角128、 BU-BL4:位线130、 232:插塞208、 224、 226、 234:导体层214图案的掩模层216开口218沟槽222介电层230层间绝缘层AG辅助栅极AL1 ~ AL2:辅助栅极线CL1~CL4:控制栅极线。D:漏极区Dl、D2:漏极Gl --G2:栅极Ql--Q4、 Q11 Q44:存储单元Sl、S2:源极Tl、T2:晶体管具体实施方式
图1是依照本发明的实施例所展示的非挥发性存储器的结构的截面图。请参照图1 ，本发明提出的多阶非挥发性存储器例如是由设置在基板100 上的多个存储单元Q1、 Q2、 Q3、 Q4所构成。各存储单元Ql、 Q2、 Q3、 Q4包4舌穿隧介电层102、电荷储存层104、门间介电层106、控制4册4及108、 顶盖层110、间隙壁112a、 112b、掺杂区114、选择栅极116、辅助栅极118 和介电层120、 122。门间介电层106、控制栅极108、顶盖层110构成堆栈 层111。控制栅极108例如是设置在基板100上。控制栅极108的材料例如是掺 杂多晶硅。电荷储存层104例如设置在控制栅极108与基板100之间。电荷储存层 104的材料例如是导体材料(如掺杂多晶硅)或能够使电荷陷入于其中的材料， 例如氮化硅、氮氧化硅、氧化钽、钛酸锶或氧化铪等。门间介电层106例如设置在控制栅极108与电荷储存层104之间，门间 介电层106的材料例如是氧化硅/氮化硅/氧化硅。穿隧介电层102例如设置在电荷储存层104下方的基板100上，穿隧介 电层102的材料例如是氧化硅。掺杂区114设置在控制栅极108的一侧的基板100中。掺杂区114例如 是作为漏极区。选择栅极116例如设置在控制栅极108 —側的侧壁，且位于控制栅极108 与该掺杂区114之间的基板100上。选择栅极116的材料例如是掺杂多晶硅。介电层120例如设置在选择栅极116与控制栅极108、电荷储存层104 之间，以及选择栅极116与基板100之间。介电层120的材料例如是以高温 热氧化法形成的氧化硅层。介电层120的厚度介于120埃至130埃之间。在 选择栅极116与基板IOO之间的部分介电层120作为选择栅极介电层。辅助栅极118设置在控制栅极108的另 一侧的侧壁中，且在辅助栅极118 上施加电压时，辅助栅极118下方的基板100中形成反转层124。辅助栅极 118的材料例如是掺杂多晶硅。介电层122例如设置在辅助栅极118与控制栅极108、电荷储存层104 之间，以及辅助栅极118与基板100之间。介电层122的材料例如是以高温 热氧化法形成的氧化硅层。在辅助栅极118与基板IOO之间的部分介电层120 是作为辅助栅极介电层。介电层122的厚度介于120埃至130埃之间。在辅助栅极118与控制栅极108、电荷储存层104之间例如设置有间隙 壁112b。在选择栅极116与控制栅极108之间例如设置有间隙壁112a。间 隙壁112a、 112b的材料例如是氮化硅。由于电荷储存层104部分水平地突 出于控制栅极108并且位于间隙壁112a下方，使得电荷储存层104靠近选 择栅极116d的部分具有一个转角126，因此在对存储单元进行抹除时，通过此转角126使电场集中，而可提高电子从电荷储存层104拉出至选择栅极116 的抹除操作速度。此外，掺杂区114例如是通过插塞130电连接至位线128。插塞130与
位线128的材料例如是导体材料。本发明的多阶非挥发性存储器中，相邻的两存储单元例如是以镜像对称 的方式配置，即相邻的两个存储单元共享辅助栅极或掺杂区。举例来说，存 储单元Ql与存储单元Q2共享辅助栅极；存储单元Q2与存储单元Q3共享 掺杂区；存储单元Q3与存储单元Q4共享辅助栅极。因此本发明的多阶非 挥发性存储器的结构不但可以简化制造流程、降低制造成本，同时也能够提 高元件的集成度。而且，当辅助栅极118上施加有电压而打开辅助栅极118下方的通道、 并形成反转层124时，在反转层124上施加电压，使得辅助栅极118下方的 反转层124可以处于预充电状态。在程序化本发明的非挥发性存储器时，通 过自我加速电荷注入(channel self-boosting)的方式，利用源极侧注入效应来进 行存储单元程序化，可以提高程序化速度。而且，当此非挥发性存储器作为 多阶存储单元时，在程序化操作时可以准确控制存储单元经程序化后的启始 电压位于所设定的范围内。举例来说，此多阶存储单元是通过基准读取电压Vrefl、 Vref2、 Vref3， 来判别四种不同启始电压(Threshold Voltage)Vthl 、 Vth2、 Vth3 、 Vth4， Vthl<Vrefl<Vth2<Vref2<Vth3<Vref3<Vth4。 Vthl例如为小于0伏特，表示 为r 00」状态；Vrefl例如为0伏特左右；Vth2例如为0.2 ~ 2伏特，表示为 r 01」状态；Vref2例如为2.2伏特；Vth3例如为2.4 ~ 4.2伏特，表示为r 10 J 状态；Vref3例如为4.4伏特；Vth4例如为大于4.4伏特，表示为「 11」状态。 在程序化时，要使存储单元处于「01」或「 10」状态时，需要使存储单元的 启始电压准确的落在0.2 ~ 2伏特或2.4 ~ 4.2伏特的范围内。由于存储单元处 于roi」或r 10」状态时的启始电压的范围，因此需要进行多次程序化步骤 和程序化确认步骤，以使程序化存储单元准确处于设定的启始电压中，如此 将花费较长的时间。然而，若采用自我加速电荷注入(channel self-boosting) 的方式，利用源极侧注入效应来进行存储单元程序化，预先使辅助4册极的通 道充电至设定电压，而可以快速的程序化存储单元至「01」或r io」状态。 至于r 11」状态，则可以采用自我加速电荷注入(channel self-boosting)的方式 或者不采用自我加速电荷注入(channel self-boosting)的方式，进行存储单元的 程序化，。接着，说明本发明的多阶非挥发性存储单元的操作模式，其包括程序化、
抹除与数据读取等才喿作模式。图2A所展示为对存储单元进行程序化操作的 实例的示意图。图2B所展示为对存储单元进行:抹除操作的实例的示意图。 图2C所展示为对存储单元进行读取操作的实例的示意图。
请参照图2A，在进行程序化操作时，预先在辅助栅极AG施加电压Vag， 以辅助栅极AG下方的基板中形成反转层L，并在反转层L上施加电压VI。 其中电压Vag大于辅助4册才及AG的启始电压，电压Vag例如为8伏特左右。 电压VI例如为5伏特。
然后，在控制栅极CG上施加电压Vpl;在选择栅极SG上施加电压Vp2, 在漏极区D上施加电压Vp3。电压Vpl大于电压Vag,电压Vpl例如为10 伏特左右；电压Vp2大于或等于选择冲册极SG的启始电压，电压Vp2例如为 1.5伏特左右；电压Vl大于电压Vp3，电压Vp3例如为0伏特左右，以利用 源极侧注入效应程序化存储单元。请参照图2B,在进行抹除操作时，在选择栅极SG上施加电压Vel，并 将基板浮置，以使储存在电荷储存层中的电子经由选择栅极SG被拉出并移 除，其中电压Vel与基板的电压差会引发FN穿隧效应。电压Vel例如为 11至15伏特左右。
请参照图2C,在进行读取操作时，在辅助栅极AG上施加电压Vrl，在 控制栅极CG上施加电压Vr2,在选择栅极上施加电压Vr2，在漏极区D中 施加电压Vr4，以读取存储单元。其中，电压Vrl例如是由辅助栅极下方的 基板的电阻决定，电压Vrl例如为Vcc(电源电压)。电压Vr2例如为1.4伏 特左右。电压Vr3大于选择栅极的启始电压，电压Vr3例如为Vcc(电源电压)。 电压Vr4例如为1.5伏特左右。
在上述偏压情况下，可通过检测存储单元的通道电流大小来判断储存在 此存储单元中的数字信息。
在本发明的操作方法中，由于采用自我加速电荷注入(channel self-boosting)的方式，利用源极侧注入效应来进行存储单元程序化，预先使 辅助栅极的通道充电至设定电压，而可以快速程序化存储单元。而且，利用 选择栅极来抹除存储单元，使得电子经由选择栅极而移除，可以减少电子穿 越穿隧介电层的次数，而提高元件可靠度。此外，电荷储存层邻接选择栅极 之处具有转角。在进行抹除时，通过此转角使电场集中，而可提高电子从电 荷储存层拉出至选择栅极的抹除操作速度。
图3为展示由本发明的多阶非挥发性存储单元所构成的存储单元阵列的 实施例的电路简图。如图3所示，存储单元阵列例如由存储单元Q11-Q44、多条辅助栅极 线AL1 ~ AL2、多条位线BL1 ~ BL4与多条控制栅极线CL1 ~ CL4组成。存 储单元Q11-Q44的结构如前述图1中的Q1 Q4所示。存储单元Ql 1 ~ Q44排列成行/列阵列。在X方向(行方向)上，存储单元 Qll -Q14例如是成镜像配置。相邻的两个存储单元Qll ~Q14会共享一个 辅助栅极或漏极区。举例来说，存储单元Qll与Q12共享辅助栅极；存储 单元Q12与Q13共享漏极区；存储单元Q13与Q14共享辅助栅极。多条辅助栅极线AL1 ~ AL2在Y方向(列方向)上平行排列，并连接同一 列的存储单元的辅助栅极。举例来说，辅助栅极线AL1连接存储单元Qll ~ 存储单元Q41和存储单元Q12 ~存储单元Q42的辅助栅极；辅助栅极线AL2 连接存储单元Q13 -存储单元Q43和存储单元Q14 ~存储单元Q44的辅助 栅极。多条位线BL1 -BL4在X方向(行方向)上平行排列，连接同一行的存储 单元的漏极区。举例来说，位线BL1连接存储单元Qll 存储单元Q14的 漏极区；位线BL2连接存储单元Q21 存储单元Q24的漏极区；…；依此 类推，位线BL4连接存储单元Q41 ~存储单元Q44的漏极区。多条控制栅极线CL1 CL6在列方向上平行排列，并连接同一列的存储 单元的控制栅极。举例来说，控制栅极线CL1连接存储单元Qll 存储单元 Q41的控制栅极；控制栅极线CL2连接存储单元Q12 ~存储单元Q42的控 制栅极；…；依此类推，控制栅极线CL4连接存储单元Q14-存储单元Q44 的控制栅极。多条选择栅极线SL1 ~ SL4在列方向上平行排列，并连接同一列的存储 单元的选择栅极。举例来说，选择栅极线SLl连接存储单元Qll-存储单元 Q41的选择栅极；选择栅极线SL2连接存储单元Q12-存储单元Q42的选 择栅极；…；依此类推，选择栅极线SL4连接存储单元Q14-存储单元Q44 的选择栅极。晶体管Tl、 T2的漏极Dl、 D2连接辅助栅极线AL1 ~ AL2下方的基板。 当辅助4册才及线AL1、 AL2上施加有电压而打开辅助栅才及线AL1、 AL2下方 的通道、并形成反转层，且晶体管T1、 T2的栅极G1、 G2施加有电压而打
开晶体管Tl、 T2的通道时，施加在晶体管Tl、 T2的源极Sl、 S2的电流即 会经由漏极D1、 D2而流通至辅助栅极线AL1、 AL2下方的反转层。然后， 关闭晶体管T1、 T2的通道并且拉高辅助栅极线AL1、 AL2的电压，使得辅 助栅极线AL1、 AL2下方的反转层可以处于预充电状态，即反转层的电压大 于源极S1、 S2电压减掉晶体管Tl、 T2起始电压。在程序化本发明的非挥 发性存储器时，通过自我加速电荷注入(channel self-boosting)来进行程序化， 可以提高程序化速度。而且，当此非挥发性存储器作为多阶存储单元时，在 程序化操作时可以准确控制存储单元经程序化后的启始电压位于所设定的 范围内。接着，说明本发明的非挥发性存储器阵列的操作模式，其包括程序化、 抹除与数据读取等操作模式。就本发明的非挥发性存储器的操作方法而言， 以下仅提供优选实施例作为说明。但本发明的非挥发性存储器阵列的操作方 法，并不限定于这些方法。其中，图4A所展示为对存储器阵列进行程序化 操作的实例的示意图。图4B所展示为对所有存储单元进行抹除操作的实例 的示意图。图4C所展示为存储器阵列进行读取操作的实例的示意图。而且， 在下述说明中是以图3所示的存储单元Q13为实例做说明。请参照图3和图4A，在对存储单元Q13进行程序化操作时，预先在晶 体管T1、 T2的栅极上施加电压Vtg;在晶体管T1、 T2的源极S1、 S2上施 加电压Vts;在辅助栅极线AL2上施加电压Val,以在辅助栅极线AL2下方 的基板中形成反转层L2，并使反转层L2导通有电压Vts-Vth,其中Vth为 晶体管T1、 T2的起始电压，而辅助栅极线AL1的电压则维持0伏特，因此 其下方的基板中不会形成反转层。然后，关闭晶体管T1、 T2的通道，并且 将辅助栅极线AL2的电压拉高至8伏特左右，以耦合反转层L2的电压至5 伏特左右，因此使得反转层L2可以处于预充电状态。其中，电压Vtg例如 是大于或者等于晶体管T1、 T2的启始电压Vth，以打开晶体管T1、 T2的通 道。电压Vtg例如为Vcc(电源电压)。电压Vts例如为Vcc(电源电压)。电压 Val例如是大于或者等于辅助栅极的启始电压，例如是开始为Vcc(电源电 压)，等到晶体管T1、 T2关闭之后便拉高至8伏特左右。然后，在选定的控制栅极线CL3上施加电压Vpl，在选定的选择栅极线 SL3上施加电压Vp2，在选定的位线BL1上施加电压Vp3，电压Vpl例如 为10伏特左右；电压Vp2大于或等于选择栅极SG的启始电压，电压Vp2 例如为1.5伏特左右；电压Vts大于电压Vp3,电压Vp3例如为0伏特左右， 以利用源极侧注入效应程序化选定存储单元Q13。在进行上述程序化操作时，对于与选定存储单元Q13共享控制栅极线 CL3、选择栅极线SL3及辅助栅极线AL2的其它非选定存储单元Q23、 Q33 和Q43而言，则可以在这些非选定存储单元Q23、 Q33和Q43所耦接的非 选定位线BL2、 BL3和BL4上施加电压，以抑制非选定存储单元Q23、 Q33 和Q43被程序化。此外，因为非选定控制栅极线CL1、 CL2、 CL4未施加电 压，所以其它非选定存储单元Qll-Q41、 Q12~Q42及Q14-Q44不会被 程序化。请参照图3和图4B,在进行抹除操作时，在选择栅极线SL1 ~ SL4上施 加电压Vel,并将基板浮置，以使储存在所有存储单元Q11~Q41、Q12~Q42、 Q13-Q43和Q14-Q44的电荷储存层的电子经由选择栅极被拉出并移除， 其中电压Vel与基板的电压差会引发FN穿隧效应。电压Vel例如为11至 15伏特左右。请参照图3和图4C，在进行读取操作时，在选定的辅助栅极线AL2上 施加电压Vrl ，在选定的控制栅极线CL3上施加电压Vr2，在选定的选择栅 极线SL3上施加电压Vr3，在选定的位线BL1上施加电压Vr4，以读取存储 单元Q13。其中，电压Vrl例如是由辅助栅极线下方的基板的电阻决定，电 压Vrl例如为Vcc(电源电压)。电压Vr2例如为1.4伏特左右。电压Vr3大 于选择栅^L的启始电压，例如为Vcc(电源电压)。电压Vr4例如为1.5伏特 左右。至于非选定的辅助栅极线AL1、非选定的控制4册极线CL1、 CL2、 CL4、 非选定的选择栅极线SL1、 SL2、 SL4、非选定的位线BL2、 BL3、 BL4则不 施加电压或浮置。在上述偏压情况下，可通过检测存储单元Q13的通道电流大小来判断储 存在此存储单元Q13中的数字信息。在本发明的"t喿作方法中，由于采用自我加速电荷注入(self-boosted-charge injection)的方式，利用源极侧注入效应来进行存储单元程序化，预先〗吏辅助 栅极的通道充电至设定电压，而可以快速程序化存储单元。而且，利用选择 栅极来抹除存储单元，使得电子经由选择栅极而移除，可以减少电子穿越穿 隧介电层的次数，而提高元件可靠度。此外，电荷储存层邻接选择栅极之处 具有转角。在进行抹除时，通过此转角使电场集中，而可提高电子从电荷储
存层拉出至选择槺极的抹除操作速度。接着，说明本发明的非挥发性存储器的制造方法。图5A至图5G为依 照本发明的实施例所展示的3阵挥发性存储器的制造方法的流程截面示意图。首先，请参照图5A,提供基板200。此基板200例如是硅基板。在基板 200上形成层介电层202。介电层202的材料例如是氧化硅，介电层202的 形成方法例如是热氧化法。然后，在介电层202上形成一层电荷储存层204。 电荷储存层204的材料例如是导体材料(如掺杂多晶硅)或能够使电荷陷入于 其中的材料，例如氮化硅、氮氧化硅、氧化钽、钛酸锶或氧化铪等。电荷储 存层204的材料为掺杂多晶硅时，其形成方法例如是利用化学气相沉积法形 成一层未掺杂多晶硅层后，进行离子注入步骤以形成之，或者也可以采用临 场注入掺质的方式以化学气相沉积法形成之。而且，当电荷储存层204为导 体材料时，此电荷储存层204例如是成条状(未展示)。然后，在基板200上形成门间介电层206。门间介电层206的材料例如 是氧化硅/氮化硅/氧化硅，其形成方法例如是先以热氧化法形成一层氧化硅 层后，再利用化学气相沉积法依次形成一层氮化硅层与另一层氧化硅层。当 然，门间介电层206的材料也可以是氧化硅、或氮化硅/氧化硅等。接着，请参照图5B,在门间介电层206上形成一层导体层(未展示)与一 层顶盖层(未展示)。然后，图案顶盖层、导体层与门间介电层206,以形成 由门间介电层206a、导体层208和顶盖层210构成的多个堆栈层212。导体 层208的材料例如是掺杂多晶硅，其形成方法例如是利用化学气相沉积法形 成一层未掺杂多晶硅层后，进行离子注入步骤以形成之，或者也可以采用临 场注入掺质的方式以化学气相沉积法形成之。导体层208例如是做为控制栅 极。顶盖层210的材料例如是氮化硅或氧化硅，其形成方法例如是化学气相 沉积法。接着，请参照图5C,在基板200上形成一层图案的掩模层214。此图案 的掩模层214具有开口 216，此开口 216至少暴露每二堆栈层212之间的导 体层204。然后，图案的掩模层214为掩模，移除每二堆栈层212之间的导 体层204，以形成沟槽218。上述沟槽218的形成方法例如是进行蚀刻工艺， 移除每两个堆栈层212之间的导体层204至暴露出介电层202表面。图案化 掩模层214的材料例如是光致抗蚀剂材料，图案的掩模层214的形成方法例 如是光刻工艺。
继之，请参照图5D,移除图案的掩模层214。移除图案的掩模层214 的方法例如是先以等离子体灰化工艺移除大部分的掩模层后，再进行湿式清 洗工艺。之后，在堆栈层212侧壁与沟槽214侧壁中形成间隙壁220。间隙 壁220的材料例如是氮化硅或其它介电材料。间隙壁220的形成方法例如是 先形成一层间隙壁材料层，以共形覆盖住整个基板200。然后，进行各向异 性蚀刻工艺，移除部分间隙壁材料层，以形成之。然后，请参照图5E，以间隙壁220、堆栈层212为掩模，移除所棵露出 的导体层204，以在每一个堆栈层212下方形成电荷储存层204a。其中位于 电荷储存层204a与基板200之间的介电层202例如是作为穿隧介电层。然 后，在基板上形成共形的介电层222。介电层222的材料例如是高温热氧化 硅层，其形成方法例如是高温热氧化法。随后，请参照图5F，在二堆栈层212之间形成导体层224，并在二堆栈 层212外侧的侧壁中分别形成导体层226。导体层224填满沟槽218。导体 层224及导体层226的材料例如是掺杂多晶硅，其形成方法例如是利用化学 气相沉积法形成一层未掺杂多晶硅层后，进行离子注入步骤以形成之，或者 也可以采用临场注入掺质的方式以化学气相沉积法形成之。利用上述方法先 在基板200上形成一层掺杂多晶硅层后，进行回蚀刻工艺(各向异性蚀刻工 艺)移除部分掺杂多晶硅层直到暴露出顶盖层210，即可形成导体层224和导 体层226。导体层224例如是作为辅助栅极。在导体层224与基板200之间 的介电层222和介电层202例如是作为辅助栅极介电层。导体层226例如是 作为选择栅极。在导体层226与基板200之间的介电层222和介电层202例 如是作为选择栅极介电层。其中介电层222和介电层202的厚度总和例如是 介于120埃至130埃之间。然后，在二堆栈层212外侧的基板200中分别形成掺杂区228。此掺杂 区228例如是作为漏极区。掺杂区228的形成方法例如是进行离子注入工艺。 其中，导体层226例如是形成在掺杂区228与导体层208之间的基板200上。随后，请参照图5G，在基板200上形成层间绝缘层230。层间绝缘层 230的材料例如是氧化硅、磷硅玻璃、硼磷硅玻璃或其它适合的介电材料， 其形成方法例如是化学气相沉积法。然后，在层间绝缘层230中形成与掺杂 区228电连接的插塞232。插塞232的形成方法例如是先闺案层间绝缘层230 以形成暴露掺杂区228的开口 ，然后在开口中填入导体材料而形成之。
之后，在层间绝缘层230上形成与插塞232电连接的导体层234。导体 层234例如是作为位线。后续完成非挥发性存储器的工艺为本领域的技术人 员所周知，在此不再赘述。在本发明的非挥发性存储器的制造方法中，由于采用自行对准的方式形 成辅助栅极(导体层224)和选择栅极(导体层226),不需要使用到光刻工艺， 因此可以节省制造成本、增加工艺余量。而且，由于所形成的电荷储存层204a在靠近选择栅极(导体层226)的部 分具有一个转角，因此在对存储单元进行抹除时，通过此转角使电场集中，而可提高电子从电荷储存层204a拉出至选择栅极(导体层226)的抹除操作速度。综上所述，本发明的多阶非挥发性存储器，相邻的两存储单元例如是以 镜像对称的方式配置，亦即相邻的两个存储单元共享辅助栅极或掺杂区，因 此能够提高元件的集成度。而且，当辅助栅极上施加有电压而打开辅助栅极下方的通道、并形成反 转层时，在反转层施加电压，使得辅助栅极下方的反转层可以处于预充电状 态。在程序化本发明的非挥发性存储器时，通过自我加速电荷注入 (self-boosted-charge injection)的方式，利用源极侧注入效应来进行存储单元程 序化，可以提高程序化速度。而且，当此非挥发性存储器作为多阶存储单元 时，在程序化操作时可以准确控制存储单元经程序化后的启始电压位于所设 定的范围内。此外，由于所形成的电荷储存层在靠近选择栅极的部分具有一个转角， 因此在对存储单元进行抹除时，通过此转角使电场集中，而可提高电子从电 荷储存层拉出至选择栅极的抹除操作速度。另夕卜，本发明的多阶非挥发性存储器制造方法简单，可以降低制造成本， 并增加工艺余量。虽然本发明已以实施例揭示如上，然而其并非用以限定本发明，任何本 领域的技术人员，在不脱离本发明的精神和范围内，可对其进行些许更动与 修改，因此本发明的保护范围以所附权利要求所界定的为准。
权利要求
1.一种多阶非挥发性存储器，包括第一存储单元，设置在基板上，该第一存储单元包括控制栅极，设置在该基板上；电荷储存层，设置在该控制栅极与该基板之间；掺杂区，设置在该控制栅极的第一侧的该基板中；选择栅极，设置在该控制栅极的该第一侧的侧壁，且位于该控制栅极与该掺杂区之间的该基板上；和辅助栅极，设置在该控制栅极的第二侧的侧壁，且在该辅助栅极上施加电压时，该辅助栅极下方的该基板中形成反转层。
2. 如权利要求1所述的多阶非挥发性存储器，还包括 第一介电层，设置在该电荷储存层与该基板之间； 第二介电层，设置在该电荷储存层与该控制栅极之间； 第三介电层，设置在该辅助栅极与该控制栅极、该电荷储存层之间，和该辅助栅才及与该基才反之间；和第四介电层，设置在该选择栅极与该控制栅极、该电荷储存层之间，和 该选择4册极与该基板之间。
3. 如权利要求2所述的多阶非挥发性存储器，其中该第三介电层与该控 制栅极、该电荷储存层之间形成有间隙壁。
4. 如权利要求2所述的多阶非挥发性存储器，其中该第四介电层与该控 制栅极之间形成有间隙壁。
5. 如权利要求2所述的多阶非挥发性存储器，其中该第一介电层的材料 包括氧化硅。
6. 如权利要求2所述的多阶非挥发性存储器，其中该第二介电层的材料 包括氧化硅/氮化硅/氧化硅。
7. 如权利要求2所述的多阶非挥发性存储器，其中该第三介电层与该第 四介电层为高温热氧化层。
8. 如权利要求2所述的多阶非挥发性存储器，其中该第三介电层的厚度 与该第四介电层的厚度介于100埃至200埃之间。
9. 如权利要求1所述的多阶非挥发性存储器，还包括第二存储单元，该 第二存储单元与该第 一存储单元具有相同的结构，且该第二存储单元与该第 一存储单元以镜像对称的方式邻接设置。
10. 如权利要求9所述的多阶非挥发性存储器，其中该第二存储单元设置 在该第 一存储单元的该第 一侧上，并且与该第 一存储单元共享该掺杂区。
11. 如权利要求9所述的多阶非挥发性存储器，其中该第二存储单元设置 在该第一存储单元的该第二侧上，并且与该第一存储单元共享该辅助电极。
12. 如权利要求1所述的多阶非挥发性存储器，还包括顶盖层，设置在该 控制栅极上。
13. 如权利要求12所述的多阶非挥发性存储器，其中该电荷储存层部分 水平地突出于该控制栅极，并且邻接该选择栅极的位置具有转角。
14. 一种多阶非挥发性存储器，包括多个存储单元，在基板上设置成一行/列阵列，各该存储单元包括 控制栅极，设置在该基板上； 电荷储存层，设置在该控制栅极与该基板之间； 掺杂区，设置在该控制栅极的第一侧的该基板中； 选择栅极，设置在该控制栅极的该第一侧的侧壁，且位于该控制栅极与该掺杂区之间的该基板上；和 辅助栅极，设置在该控制栅极的第二侧的側壁中，其中在同一行上 的该些存储单元以镜像对称的方式邻接设置； 多条位线，在行方向上平行排列，连接同一行的该存储单元的该掺杂区； 多条控制栅极线，在列方向上平行排列，连接同一列的该存储单元的该 控制栅极；多条选择栅极线，在列方向上平行排列，连接同一列的该存储单元的该 选择栅极；多条辅助栅极线，在列方向上平行排列，连接同一列的该存储单元的该 辅助栅纟及；和多个晶体管，该晶体管的漏极分别连接该辅助栅极线下方的该基板。
15. 如权利要求14所述的多阶非挥发性存储器，还包括 第一介电层，设置在该电荷储存层与该基板之间； 第二介电层，设置在该电荷储存层与该控制4册极之间； 第三介电层，设置在该辅助栅极与该控制栅极、该电荷储存层之间，和该辅助4册极与该基板之间；和第四介电层，设置在该选择栅极与该控制栅极、该电荷储存层之间，和 该选择栅极与该基板之间。
16. 如权利要求15所述的多阶非挥发性存储器，其中该第三介电层与该 控制栅极、该电荷储存层之间形成有间隙壁。
17. 如权利要求15所述的多阶非挥发性存储器，其中该第四介电层与该 控制栅极之间形成有间隙壁。
18. 如权利要求15所述的多阶非挥发性存储器，其中该第一介电层的材 料包括氧化石圭。
19. 如权利要求15所述的多阶非挥发性存储器，其中该第二介电层的材 料包括氧化硅/氮化硅/氧化硅。
20. 如权利要求15所述的多阶非挥发性存储器，其中该第三介电层与该 第四介电层为高温热氧化层。
21. 如权利要求14所述的多阶非挥发性存储器，其中该电荷储存层部分 水平地突出于该控制栅极，并且邻接该选择槺极的位置具有转角。
22. 如权利要求14所述的多阶非挥发性存储器，其中彼此镜像对称的相 邻二存储单元共享该漏极区。
23. 如权利要求14所述的多阶非挥发性存储器，其中彼此镜像对称的相 邻二存储单元共享该辅助栅极。
24. —种多阶非挥发性存储器的制造方法，包括 在基板上依次形成穿隧介电层、电荷储存层；在该电荷储存层上形成至少二堆栈层，其中各该二堆栈层依次包括门间 介电层、控制栅极与顶盖层；移除该二堆栈层之间的该电荷储存层，以形成第 一沟槽；在该二堆栈层侧壁与该第 一沟槽侧壁中形成间隙壁；以该间隙壁作为掩模移除该二堆栈层外侧的该电荷储存层；在该基板上形成介电层；在该二堆栈层之间形成辅助栅极，并在该二堆栈层外侧的侧壁中分别形 成选择栅极；并且在该二堆栈层外侧的该基板中分别形成掺杂区，并且该选择栅极位于该堆栈层与该掺杂区之间。
25. 如权利要求24所述的多阶非挥发性存储器的制造方法，其中该介电 层包括高温热氧化层。
26. 如权利要求24所述的非挥发性存储器的制造方法，其中该介电层的 厚度介于100埃至200埃之间。
27. 如权利要求24所述的非挥发性存储器的制造方法，其中在该二堆栈 层之间形成该辅助栅极，并在该二堆栈层外侧的侧壁中分别形成该选择栅极 的方法包括在该基板上形成导体材料层，该导体材料层填满该第一沟槽；并且 进行回蚀刻工艺，移除部分该导体材料层，直到暴露出该顶盖层。
28. 如权利要求24所述的多阶非挥发性存储器的制造方法，其中该穿隧 介电层的材料包括氧化硅。
29. 如权利要求24所述的多阶非挥发性存储器的制造方法，其中该穿隧 介电层的形成方法包括热氧化法。
30. 如权利要求24所述的多阶非挥发性存储器的制造方法，其中该门间 介电层的材料包括氧化硅/氮化硅/氧化硅。
31 .如权利要求24所述的多阶非挥发性存储器的制造方法，其中该电荷 储存层的材料包括掺杂多晶硅。
32. —种多阶非挥发性存储器的操作方法，适用于存储单元，该存储单元 包括控制栅极，设置在基板上；电荷储存层，设置在该控制栅极与该基板 之间；漏极区，设置在该控制栅极的第一侧的该基板中；选择栅极，设置在 该控制栅极的该第一侧的側壁，且位于该控制栅极与该掺杂区之间的该J4！ 上；和辅助4册极，没置在该控制4册极的第二侧的側壁中，该方法包括在进行程序化搡作时，预先在该辅助栅极上施加第一电压，以在该辅助 栅极下方的该基板中形成反转层，并在该反转层上施加第二电压；并且在该控制栅极上施加第三电压，在该选择栅极上施加第四电压，在该漏 极区上施加第五电压，其中该第一电压大于该辅助栅极的启始电压，该第三 电压大于该第一电压，该第四电压大于或等于该选择栅;f及的启始电压，该第 二电压大于该第五电压，以利用源极侧注入效应程序化该存储单元。
33. 如权利要求32所述的多阶非挥发性存储器的操作方法，其中该第一 电压为8伏特左右；该第二电压为5伏特左右；该第三电压为IO伏特左右； 该第四电压为1.5伏特左右；该第五电压为O伏特左右。
34. 如权利要求32所述的多阶非挥发性存储器的操作方法，还包括在进 行抹除操作时，在该选择栅极上施加第六电压，以使储存在该电荷储存层中 的电子经由该选择栅极被拉出并移除，其中该第六电压与该基板之间的电压 差会引发FN穿隧效应。
35. 如权利要求34所述的多阶非挥发性存储器的操作方法，其中该第六 电压为11至15伏特左右。
36. 如权利要求32所述的多阶非挥发性存储器的操作方法，还包括在进 行读取才喿作时，在该辅助栅极上施加第七电压，在该控制栅极上施加第八电 压，在该选择栅极上施加第九电压，在该漏极区上施加第十电压，以读取该 存储单元，该第九电压大于该选择栅极的启始电压。
37. 如权利要求36所述的非挥发性存储器的操作方法，其中该第七电压 为Vcc(电源电压)，该第八电压为1.4伏特左右，该第九电压为Vcc(电源电 压)，该第十电压为1.5伏特左右。
38. —种多阶非挥发性存储器的操作方法，适用于由多个存储单元构成的 存储单元阵列，各该存储单元包括控制4册极，设置在基板上；电荷储存层， 设置在该控制栅极与该基板之间；漏极区，设置在该控制栅极的第一侧的该 基板中；选择栅极，设置在该控制栅极的该第一侧的侧壁，且位于该控制栅 极与该掺杂区之间的该基板上；和辅助栅极，设置在该控制栅极的第二侧的 侧壁中，其中在同一行上的该存储单元以镜像对称的方式邻接设置；多条位 线，在行方向上平行排列，连接同一行的该存储单元的该漏极区；多条控制 栅极线，在列方向上平行排列，连接同一列的该存储单元的该控制栅极；多 条选择栅极线，在列方向上平行排列，连接同一列的该存储单元的该选择栅 极；多条辅助栅极线，在列方向上平行排列，连接同一列的该存储单元的该 辅助栅极；和多个晶体管，该晶体管的漏极连接该辅助栅极线下方的该基板， 该方法包才舌在进行程序化操作时，预先在该晶体管的栅极上施加第一电压，在该晶 体管的源极上施加第二电压，在该辅助栅极线上施加第三电压，以在该辅助 栅极线下方的该基板中形成反转层，并且使该反转层导通有该第二电压，之 后关闭该晶体管的通道，使得该反转层处于预充电状态；并且在选定的该控制栅极线上施加第四电压，在选定的该选择栅极线上施加 第五电压，在选定的该位线上施加第六电压，其中该第三电压大于该辅助栅 极的启始电压，该第四电压大于该第三电压，该第五电压大于或等于该选择 栅极的启始电压，该第二电压大于该第六电压，以利用源极侧注入效应程序 化选定存储单元。
39. 如权利要求38所述的多阶非挥发性存储器的操作方法，其中该第一 电压为Vcc(电源电压)；该第二电压为Vcc(电源电压)-Vth(该些晶体管的起始 电压)；该第三电压为Vcc(电源电压)；该第四电压为10伏特左右；该第五 电压为1.5伏特左右；该第六电压为0伏特左右。
40. 如权利要求38所述的多阶非挥发性存储器的操作方法，其中关闭该 晶体管的通道之后，辅助栅极电压拉高至8伏特左右，以耦合该反转层的电 压至5伏特左右。
41. 如权利要求38所述的多阶非挥发性存储器的操作方法，还包括在进 行抹除操作时，在该选择栅极上施加第七电压，以使储存在该电荷储存层中 的电子经由该选择4册极线被拉出并移除，其中该第七电压与该基板之间的电 压差会引发FN穿隧效应。
42. 如权利要求41所述的多阶非挥发性存储器的操作方法，其中该第七 电压为11至15伏特左右。
43. 如权利要求38所述的多阶非挥发性存储器的操作方法，还包括在进 行读取操作时，在选定的该辅助栅极线上施加第八电压，在选定该控制栅极 线上施加第九电压，在选定的该选择栅极线上施加第十电压，在选定的该位 线上施加第十一电压，以读取该存储单元，该第十电压大于该选择栅极的启 始电压。
44. 如权利要求43所述的非挥发性存储器的操作方法，其中该第八电压 为Vcc(电源电压)，该第九电压为1.4伏特左右，该第十电压为Vcc(电源电 压)，该第十一电压为1.5伏特左右。
全文摘要
一种多阶非挥发性存储器，包括设置在基板上的存储单元。此存储单元包括控制栅极、电荷储存层、掺杂区、选择栅极与辅助栅极。控制栅极设置在基板上。电荷储存层设置在控制栅极与基板之间。掺杂区设置在控制栅极之第一侧的基板中。选择栅极设置在控制栅极的第一侧的侧壁，且位于控制栅极与掺杂区之间的基板上。辅助栅极设置在控制栅极的第二侧的侧壁，且在辅助栅极上施加电压时，辅助栅极下方的基板中形成反转层。
文档编号H01L27/115GK101118926SQ200610108220
公开日2008年2月6日 申请日期2006年8月1日 优先权日2006年8月1日
发明者卓志臣, 洪至伟 申请人:力晶半导体股份有限公司