专利名称：闪存器件及其制造方法
技术领域：
本发明总地涉及闪存器件(flash memory device)及其制造方法，其中形成在浮置(floating)栅极与控制栅极之间的栅极电介质膜通过沉积氧化物膜和ZrO2/Al2O3/ZrO2(ZAZ)膜形成，由此能够改善闪存器件的可靠性且同时确保高耦合率(coupling ratio)。
背景技术：
通常，半导体存储器件大体上分为易失性存储器和非易失性存储器。
易失性存储器包括随机存取存储器(RAM)例如动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)。易失性存储器具有这样的特性，即加电时数据可被输入和保持、但不加电时数据变得易失且不能被保持。
在DRAM中，晶体管担负开关功能且电容器担负数据存储功能。如果不提供电源，DRAM内的内部数据自动丢失。另外，SRAM具有触发器型(flipflop type)晶体管结构。数据根据晶体管之间驱动程度的差别而被存储。SRAM内的内部数据也自动丢失。
相反，开发者为了开发与系统操作有关的数据或操作系统并提供所开发的数据或操作系统，已经开发了即使不供应电源也不丢失所存储的数据的非易失性存储器。非易失性存储器的例子包括可编程ROM(PROM)、电可编程ROM(EPROM)、以及电EPROM(EEPROM)。它们之中存在这样一种趋势，即对能够电地编程和擦除数据的闪存器件的需求增加了。
闪存器件是一种先进类型的EEPROM，其能够以高速电擦除而不从电路板上取下。闪存器件的有利之处在于其具有简单的存储单元结构、具有低的每存储体制造成本、且即使不提供电源也能保持数据。
通常的闪存单元具有这样的结构，其中隧道氧化物膜、浮置栅极、栅极电介质膜、以及控制栅极顺序层叠在半导体衬底上。栅极电介质膜由氧化物氮化物氧化物(ONO)膜形成。
闪存单元的属性可根据其间有隧道氧化物膜的浮置栅极和半导体衬底的接触面积、隧道氧化物膜的厚度、浮置栅极和控制栅极的接触面积、以及栅极电介质膜的厚度而显著变化。
闪存单元的主要特性可包括编程速率、擦除速率、编程单元的分配(distribution)、以及擦除单元的分配。可靠性相关的特性可包括编程/擦除耐久性、数据保持力等。
通常，编程和擦除速率(或速度)依赖于半导体衬底和浮置栅极之间的电容Ctunnel与浮置栅极和控制栅极之间的电容CONO的比率。更详细地，编程和擦除速率与耦合率(coupling ratio)成比例。耦合率可以用下面的公式表示。
为了在预定工作电压获得高的编程和擦除速率，确保高耦合率是必要的。为此，必需减小Ctunnel或增加CONO。
随着闪存器件的设计规则减小，浮置栅极的台阶被减小从而当在50nm或更小的器件中实现多级单元时降低干扰(interference)。
然而，如果浮置栅极的台阶减小，浮置栅极与控制栅极之间的交迭区域减小。相应地，CONO降低且耦合率因此而变小。
如果栅极电介质膜的厚度减小，CONO增大且耦合率可以相应地改善。然而，与DRAM不同，闪存器件使用高偏置电压。因此，如果栅极电介质膜的厚度减小，则泄漏电流增加且编程/擦除耐久性和数据保持力相应地下降。因此，难以确保器件的可靠性。
另外，在栅极电介质膜利用具有高介电常数的高介电层形成时，可以防止由栅极电介质膜的厚度减小导致的器件可靠性的降低。然而，因为难以满足耦合率的要求而引起了问题。
发明内容
本发明一实施例提供闪存器件及其制造方法，其中可以改善器件的可靠性且同时确保高耦合率。
本发明的另一实施例提供闪存器件及其制造方法，其中可以容易地满足耦合率。
根据本发明一实施例，闪存器件包括层叠在半导体衬底上的隧道电介质膜、浮置栅极、栅极电介质膜和控制栅极，其中所述栅极电介质膜包括叠层膜，该叠层膜包括至少一氧化物膜和ZrO2-Al2O3-ZrO2(ZAZ)膜。
根据本发明另一实施例，制造闪存器件的方法包括在半导体衬底上形成隧道电介质膜和第一导电膜；在所述第一导电膜上形成第一氧化物膜和ZrO2-Al2O3-ZrO2(ZAZ)膜；进行热处理工艺；在所述ZAZ膜上形成第二氧化物膜；以及在所述第二氧化物膜上形成第二导电膜。
根据本发明再一实施例，制造闪存器件的方法包括在半导体衬底上形成隧道电介质膜和第一导电膜；在所述第一导电膜上形成ZrO2-Al2O3-ZrO2(ZAZ)膜和氧化物膜；进行热处理工艺；以及在所述氧化物膜上形成第二导电膜。
在另一实施例中，非易失性存储器件包括隧道电介质膜，形成在半导体衬底之上；浮置栅极，形成在所述隧道电介质膜之上；栅极电介质膜，形成在所述浮置栅极之上，所述栅极电介质膜具有ZrO2-Al2O3-ZrO2(ZAZ)结构，所述ZAZ结构包括第一ZrO2膜、所述第一ZrO2膜之上的Al2O3膜、以及所述Al2O3膜之上的第二ZrO2膜；以及控制栅极，形成在所述栅极电介质膜之上。所述栅极电介质膜还包括第一绝缘膜。所述栅极电介质膜还包括第二绝缘膜，所述ZAZ结构设置在所述第一和第二绝缘膜之间。所述第一和第二绝缘膜是SiO2膜，从而所述栅极电介质膜具有OZAZO结构。
在另一实施例中，一种制造非易失性存储器件的方法包括在半导体衬底之上形成隧道电介质膜；在所述隧道电介质膜之上形成第一导电膜从而形成浮置栅极；在所述第一导电膜之上形成第一氧化物膜；在所述第一氧化物膜之上形成ZrO2-Al2O3-ZrO2(ZAZ)膜；对所述ZAZ膜进行热处理工艺；在所述ZAZ膜之上形成第二氧化物膜；以及在所述第二氧化物膜之上形成第二导电膜从而形成控制栅极。
在又一实施例中，一种制造非易失性存储器件的方法包括在半导体衬底之上形成隧道电介质膜；在所述隧道电介质膜之上形成第一导电膜从而形成浮置栅极；在所述第一导电膜之上形成ZrO2-Al2O3-ZrO2(ZAZ)膜；以及在所述ZAZ膜之上形成第二导电膜从而形成控制栅极。
在又一实施例中，进行热处理工艺从而消除所述ZAZ膜上的缺陷。在所述第一导电膜之上形成第一氧化物膜，从而该存储器件具有包括所述第一氧化物膜和所述ZAZ膜的栅极电介质膜。在所述ZAZ膜之上形成第二氧化物膜，从而所述ZAZ膜设置在所述第一和第二氧化物膜之间。
结合附图参考下面的详细描述，随着更好地理解本发明，对本发明更完整的认识将变得显然，附图中相似的附图标记表示相同或类似的部件，其中图1A至1D是横截面图，示出根据本发明一实施例制造闪存单元的方法；以及图2A至2C是横截面图，示出根据本发明另一实施例制造闪存单元的方法。
具体实施例方式
图1A至1D是横截面图，示出根据本发明一实施例制造闪存单元的方法。
参照图1A，隧道氧化物膜11(或隧道电介质膜11)、第一导电膜12、以及第一氧化物膜13顺序形成在半导体衬底10上。在本实施例中第一氧化物膜主要包括硅和氧，例如SiO2膜。
第一导电膜12用作浮置栅极并且可通过化学气相沉积(CVD)方法利用多晶硅形成至约500埃到约2000埃的厚度。第一氧化物膜13可利用高热氧化(HTO)方法通过沉积HTO氧化物膜形成至约30埃到约60埃的厚度。
参照图1B，第一ZrO2膜14a、Al2O3膜14b、以及第二ZrO2膜14c顺序形成在第一氧化物膜13上，由此形成ZAZ膜14，ZAZ膜14具有这样的结构，其中具有宽带隙的Al2O3膜夹在具有高介电常数的ZrO2膜之间。
第一和第二ZrO2膜14a、14c和Al2O3膜14b可在约200℃至约300℃的温度利用具有良好台阶覆盖(step coverage)的原子层沉积(ALD)方法形成。ZAZ膜14的总厚度可以设定为约40埃至约50埃，设置在第一ZrO2膜14a和第二ZrO2膜14c之间的Al2O3膜14b的厚度可以设定为约4埃至约5埃，或者3-6埃。
之后，参照图1C，在采用O2等离子体或N2O气体的含氧气氛中进行热处理工艺从而修复ZAZ膜14的晶体结构中的缺陷。例如，提供氧原子从而填充ZrO2化合物中失去的氧原子。热处理工艺期间，在使用O2等离子体的情况下，功率可以设定为约100W至约1000W，温度可以设定为约100℃至约400℃，工艺时间可设定为约10秒至约120秒。在使用N2O气体的情况下，温度可以设定为约800℃至约900℃，工艺时间可设定为约10分钟至约30分钟。
参照图1D，第二氧化物膜15形成在ZAZ膜14上，于是形成具有第一氧化物膜13、ZAZ膜14、以及第二氧化物膜15的OZAZO结构的栅极电介质膜。在本实施例中，第二氧化物膜主要包括硅和氧，例如SiO2膜。
第二氧化物膜15可利用高热氧化(HTO)方法通过沉积氧化物膜(或HTO氧化物)形成至约30埃到约60埃的厚度。
之后，第二导电膜16形成在第二氧化物膜15上。第二导电膜16用作控制栅极并且可通过CVD方法利用多晶硅形成至约500埃到约2000埃的厚度。
图2A至2C是横截面图，示出根据本发明另一实施例制造闪存单元的方法。在该实施例中，省略了在形成ZAZ膜之前形成氧化物膜的工艺。
参照图2A，隧道氧化物膜21(或隧道电介质膜21)、第一导电膜22、以及ZAZ膜23顺序形成在半导体衬底20上。
第一导电膜22用作浮置栅极并且可通过CVD方法利用多晶硅形成至约500埃到约2000埃的厚度。ZAZ膜23可以通过将具有宽带隙的Al2O3膜23b置于具有高介电常数的第一和第二ZrO2膜23a、23c之间而形成。
第一和第二ZrO2膜23a、23c和Al2O3膜23b可在约200℃至约300℃的温度利用具有良好台阶覆盖(step coverage)的ALD方法形成。ZAZ膜23的总厚度可以设定为约40埃至约100埃，位于第一ZrO2膜23a和第二ZrO2膜23c之间的Al2O3膜23b的厚度可以设定为约4埃至约5埃。
之后，参照图2B，在采用O2等离子体或N2O气体形成的含氧气氛中进行热处理工艺从而修复ZAZ膜23的缺陷，如上所述。
热处理工艺期间，如果使用O2等离子体，则功率可以设定为约100W至约1000W，温度可以设定为约100℃至约400℃，工艺时间可设定为约10秒至约220秒。如果使用N2O气体，温度可以设定为约800℃至约900℃，工艺时间可设定为约10分钟至约30分钟。
参照图2C，氧化物膜24形成在ZAZ膜23上，于是形成ZAZ膜23和氧化物膜24的ZAZO结构的栅极电介质膜。氧化物膜24可以形成至约30埃到约120埃的厚度。之后，第二导电膜25形成在氧化物膜24上。第二导电膜25用作控制栅极，并且可通过CVD方法利用多晶硅形成至约500埃至约2000埃的厚度。
如上所述，本发明的实施例具有下面优点中的一个或更多。第一，形成了包括具有高介电常数的ZrO2膜的栅极电介质膜。因此，能够增大耦合率。第二，因为能够增加耦合率，所以可以提高器件的编程和擦除速率。第三，因为形成了包括具有高介电常数的ZrO2膜的栅极电介质膜，可以防止栅极绝缘层的厚度减小导致的泄漏电流的发生。第四，因为可以防止泄漏电流的发生，所以可以改善器件的可靠性。第五，通过克服由于泄漏电流导致的栅极绝缘层的薄化的限制，可以减小栅极电介质膜的厚度。第六，栅极电介质膜不是仅使用高介电膜形成，而是通过层叠高介电膜和氧化物膜来形成。因此，可以容易地满足耦合率。
尽管本发明参照其目前认为是实用的示例性实施例进行了描述，但能够理解，本发明不局限于所公开的实施例，相反，本发明意图覆盖在权利要求所定义的精神和范围内的各种变型和等效设置。
权利要求
1.一种非易失性存储器件，包括隧道电介质膜，形成在半导体衬底之上；浮置栅极，形成在所述隧道电介质膜之上；栅极电介质膜，形成在所述浮置栅极之上，所述栅极电介质膜具有ZrO2-Al2O3-ZrO2(ZAZ)结构，所述ZAZ结构包括第一ZrO2膜、所述第一ZrO2膜之上的Al2O3膜、以及所述Al2O3膜之上的第二ZrO2膜；以及控制栅极，形成在所述栅极电介质膜之上。
2.如权利要求1所述的非易失性存储器件，其中所述栅极电介质膜还包括第一绝缘膜。
3.如权利要求2所述的非易失性存储器件，其中所述栅极电介质膜还包括第二绝缘膜，所述ZAZ结构设置在所述第一和第二绝缘膜之间。
4.如权利要求3所述的非易失性存储器件，其中所述第一和第二绝缘膜是SiO2膜，从而所述栅极电介质膜具有OZAZO结构。
5.如权利要求1所述的非易失性存储器件，其中所述栅极电介质膜包括利用高热氧化方法形成的氧化物膜。
6.如权利要求1所述的非易失性存储器件，其中所述栅极电介质膜还包括第一和第二SiO2膜，所述ZAZ结构设置在所述第一和第二SiO2膜之间，其中所述第一和第二SiO2膜的每个的厚度设定为从约30埃至约60埃的范围。
7.如权利要求1所述的非易失性存储器件，其中所述栅极电介质膜还包括SiO2膜，所述SiO2膜具有从约30埃至约120埃的厚度。
8.如权利要求1所述的非易失性存储器件，其中所述ZAZ结构的厚度设定为从约40埃至约100埃的范围。
9.如权利要求8所述的非易失性存储器件，其中所述ZAZ膜中的所述Al2O3膜的厚度设定为从3埃至6埃的范围。
10.一种制造非易失性存储器件的方法，该方法包括在半导体衬底之上形成隧道电介质膜；在所述隧道电介质膜之上形成第一导电膜从而形成浮置栅极；在所述第一导电膜之上形成第一氧化物膜；在所述第一氧化物膜之上形成ZrO2-Al2O3-ZrO2(ZAZ)膜；对所述ZAZ膜进行热处理工艺；在所述ZAZ膜之上形成第二氧化物膜；以及在所述第二氧化物膜之上形成第二导电膜从而形成控制栅极。
11.一种制造非易失性存储器件的方法，该方法包括在半导体衬底之上形成隧道电介质膜；在所述隧道电介质膜之上形成第一导电膜从而形成浮置栅极；在所述第一导电膜之上形成ZrO2-Al2O3-ZrO2(ZAZ)膜；以及在所述ZAZ膜之上形成第二导电膜从而形成控制栅极。
12.如权利要求11所述的方法，还包括进行热处理工艺从而消除所述ZAZ膜上的缺陷。
13.如权利要求11所述的方法，还包括在所述第一导电膜之上形成第一氧化物膜，从而该存储器件具有包括所述第一氧化物膜和所述ZAZ膜的栅极电介质膜。
14.如权利要求13所述的方法，还包括在所述ZAZ膜之上形成第二氧化物膜，从而所述ZAZ膜设置在所述第一和第二氧化物膜之间；以及进行热处理工艺从而消除所述ZAZ膜上的缺陷。
15.如权利要求11所述的方法，其中所述第一导电膜形成至约500埃到约2000埃的厚度，其中所述第一导电膜利用化学气相沉积(CVD)方法通过沉积多晶硅形成。
16.如权利要求11所述的方法，还包括进行热处理工艺从而消除所述ZAZ膜上的缺陷。其中当利用氧等离子体进行所述热处理工艺时，功率设定为从约100W至约1000W的范围，温度设定为从约100℃至约400℃的范围，并且工艺时间设定为从约10秒至约120秒的范围。
17.如权利要求11所述的方法，还包括进行热处理工艺从而消除所述ZAZ膜上的缺陷。其中当在N2O气体气氛下进行所述热处理工艺时，温度设定为从约800℃至约900℃的范围，并且工艺时间设定为从约10分钟至约30分钟的范围。
18.如权利要求11所述的方法，该方法还包括在所述第一导电膜之上形成第一氧化物膜，从而该存储器件具有包括所述第一氧化物膜和所述ZAZ膜的栅极电介质膜，其中所述第一氧化物膜通过高热氧化工艺形成。
19.如权利要求11所述的方法，其中所述ZAZ膜利用原子层沉积(ALD)方法通过顺序沉积ZrO2膜、Al2O3膜、以及ZrO2膜形成。
20.如权利要求11所述的方法，其中所述ZAZ膜形成至约40埃到约100埃的厚度。
21.如权利要求11所述的方法，其中所述ZAZ膜中的所述Al2O3膜形成至约3埃到约6埃的厚度。
全文摘要
本发明涉及一种非易失性存储器件，其具有形成在浮置栅极和控制栅极之间的栅极电介质膜。该栅极电介质膜通过形成氧化物膜和ZrO
文档编号H01L21/8247GK1992288SQ20061010821
公开日2007年7月4日 申请日期2006年8月1日 优先权日2005年12月29日
发明者洪权, 朴恩实, 张民植 申请人:海力士半导体有限公司