专利名称：薄膜覆晶封装构造及其使用的电路薄膜的制作方法
技术领域：
本发明涉及一种薄膜式集成电路封装构造，尤其是有关一种薄膜覆晶
封装构造(Chip-On-Film package, COF package),特别是涉及一种可以解 决现有的薄膜覆晶封装构造因晶片下接地条(ground bar under chip)影响 点涂胶体流布速度不均匀而导致气泡的问题，另外还可防止跳接线外露的 k'薄膜覆晶封装构造及其使用的电路薄膜。
背景技术：
在以往薄膜式集成电路封装构造中是以电路薄膜承载晶片，如原申请 人在中国台湾专利公告第505315号揭示了一种"薄膜覆晶封装构造"。薄
is 膜覆晶封装构造(Chip-On-Film package, COF package)相对于巻带承载封 装构造(Tape Carrier Package, TCP)具有更薄与引脚微间距的优点，以符合 先进集成电路封装的所需。然而，薄膜覆晶封装构造在晶片与电路薄膜之间 的干扰物常会影响点涂胶体的填充流速，而导致气泡产生。
请参阅图1及图2所示，图1是一种现有习知薄膜覆晶封装构造的截
20 面示意图，图2是底面透视示意图。现有习知的薄膜覆晶封装构造100，包含 一电路薄膜IIO、 一晶片120以及一点涂胶体130。该电路薄膜IIO，具有 一软质介电层lll、复数个引脚112以及一防焊层113。该晶片120,具有复 数个凸块121,其接合至该些引脚112的内接指。该点涂胶体130,是以毛 细作用流动并填充在该晶片120与该电路薄膜110之间，并加热以熟化成
25 形。如图2所示，通常该电路薄膜IIO对应在该晶片120的下方是设有至 少一接地条114 (ground bar)，其与该些引脚112为同层金属结构，并连接两 条以上需要接地传导的引脚112 。由于接地条114是横阻于该点涂胶体13 0 的流动方向(由该晶片120的一较长边至另一较长边的方向)，变成一流速千 扰物，而导致该点涂胶体130的流动速度不均匀，即特别是在接地条114
加 部分的流速为较慢。因此，在熟化该点涂胶体130后，其内部会有微小气 泡或缝隙产生，属于涂胶不实的缺陷。
由此可见，上述现有的薄膜覆晶封装构造及其使用的电路薄膜在结构 与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决 上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但是长久以来
::.、 一直未见适用的设计被发展宄成，而 一般产品又没有适切的结构能够解决 上述问题.此显然是相关业者急欲解决的问题,，因此如何能创设一种新的
薄膜覆晶封装构造及其使用的电路薄膜，实属当前重要研发课题之一，亦成 为当前业界极需改进的目标。
有鉴于上述现有的薄膜覆晶封装构造及其使用的电路薄膜存在的缺 陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及其专业知 5 识，并配合学理的运用，积极加以研究创新，以期创设一种新的薄膜覆晶封 装构造及其使用的电路薄膜，能够改进一般现有的薄膜覆晶封装构造及其 使用的电路薄膜，使其更具有实用性。经过不断的研究、设计，并经过反复 试作样品及改进后，终于创设出确具实用价值的本发明。
10
发明内容
本发明的主要目的在于，克服现有的薄膜覆晶封装构造及其使用的电 路薄膜存在的缺陷，而提供一种新的薄膜覆晶封装构造及其使用的电路薄 膜，所要解决的技术问题是使其可以解决现有习知的薄膜覆晶封装构造因
晶片下接地条(ground bar under chip)影响点涂胶体流布速度不均匀而导 15致气泡的问题，从而更加适于实用。
本发明的另一目的在于，提供一种新的薄膜覆晶封装构造及其使用的 电路薄膜，所要解决的技术问题是使其可以防止跳接线的外露，从而更加 适于实用。
本发明的目的及解决其技术问题是采用以下的技术方案来实现的。依 加据本发明提出的一种薄膜覆晶封装构造，其包含 一电路薄膜，其具有一第 一介电层、 一第二介电层、复数个在第一介电层与第二介电层之间的引脚 及至少一跳接线，其中该跳接线是形成该第二介电层上并电性导接该些引 脚的其中至少二个； 一晶片，其具有复数个凸块，该些凸块是接合至该些引 脚；以及一点涂胶体，其形成于该电路薄膜与该晶片之间。 25 本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的薄膜覆晶封装构造，其中所述的第二介电层具有复数个激光钻 孔，以供该跳接线导接该些引脚。
前述的薄膜覆晶封装构造，其另包含有一绝缘物质，形成于该电路薄膜 上，以密封该跳接线。 :化 前述的薄膜覆晶封装构造，其中所述的该些引脚的至少 一 未与该跳接
线导接的引脚是穿过该跳接线的下方。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本 发明提出的一种适用于薄膜覆晶封装构造的电路薄膜，其包含 一第一介 电层；复数个引购，，其形成于该第一介电层上 一第二介电层，其形成于该
:,, 些引脚与该第一介电层上，以局部覆盖该些引脉"以及至少一跳接线，其形 成该第二介电罢上，并电性导接该些引脚的其中至少二个
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的适用于薄膜覆晶封装构造的电路薄膜，其中所述的第二介电层 具有复数个激光钻孔，以供该跳接线导接该些引脚。
前述的适用于薄膜覆晶封装构造的电路薄膜，另包舍有一绝缘物质，形 5 成于该第二介电层上，以密封该跳接线。
前述的适用于薄膜覆晶封装构造的电路薄膜，其中所述的第一介电层 是为一可挠性核心层，而该第二介电层是为一防焊层。
本发明的目的及解决其技术问题另外还采用以下技术方案来实现。依
据本发明提出的一种薄膜覆晶封装构造，其包含 一电路薄膜，其具有一第
10 —介电层、 一第二介电层以及复数个在第一介电层与第二介电层之间的引
脚；一晶片，其具有复数个凸块，该些凸块接合至该些引脚； 一点涂胶体，其
形成于该电路薄膜与该晶片之间；以及至少一跳接元件，其形成该电路薄膜
上，并电性导接该些引脚的其中至少二个。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。 前述的薄膜覆晶封装构造，其中所述的第二介电层具有复数个激光钻
孔，并填有导电物质，以供该跳接元件的导接。
前述的薄膜覆晶封装构造，其中所述的跳接元件是为焊线。 前述的薄膜覆晶封装构造，其中所述的跳接元件是为被动元件。 本发明与现有技术相比具有明显的优点和有益效果。由以上可知，为了
20 达到上述目的，本发明提供了一种薄膜覆晶封装构造，主要包含一电路薄
膜、 一晶片以及一点涂胶体，该电路薄膜具有一第一介电层、 一第二介电 层、复数个在第一介电层与第二介电层之间的引脚以及至少一跳接线，其中 该跳接线是形成该第二介电层上并电性导接该些引脚的其中至少二个。该 晶片具有复数个凸块，该些凸块是接合至该些引脚。该点涂胶体是形成于
25 该电路薄膜与该晶片之间。在另一实施例中，跳接线可为额外设置的跳接元件。
借由上述技术方案，本发明薄膜覆晶封装构造及其使用的电路薄膜至
少具有下列优点
1、 本发明薄膜覆晶封装构造及其使用的电路薄膜，可以解决现有习知 的薄膜覆晶封装构造因晶片下接地条(ground bar under chip)影响点涂胶 体流布速度不均匀而导致气泡的问题，从而更加适于实用。
2、 另外，本发明薄膜覆晶封装构造及其使用的电路薄膜，可以防止跳 接线的外露，从而更加适于实用。
综上所述，本发明是有关于一种薄膜覆晶封装构造及其使用的电路薄 丄,膜该薄唉覆品(Chip-()n-Fi lni package, ")F)封装构造,主要包含有一电路 薄膜、 一凸块化品4以及一点涂狡体该晶片的凸块是接合至该电路薄膜
的引脚。该点涂胶体是形成于该晶片与该电路薄膜之间。并且，该电路薄 膜具有至少一跳接线或是额外设置的跳接元件，其是电性导接该些引脚的 其中至少二个，可以取代现有习知薄膜覆晶(C0F)封装构造中在晶片下方的 接地条，并可以解决点涂胶体流布速度不均勻的问题。本发明具有上述诸多 5 优点及实用价值，其不论在产品结构或功能上皆有较大的改进，在技术上有 显着的进步，并产生了好用及实用的效果，且较现有的薄膜覆晶封装构造 及其使用的电路薄膜具有增进的突出功效，从而更加适于实用，并具有产业 的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的 !0 技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和 其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附 图，详细说明如下。
图1是现有习知的薄膜覆晶封装构造的截面示意图。
图2是现有习知的薄膜覆晶封装构造的底面透视示意图。 图3是依据本发明的第一较佳实施例， 一种薄膜覆晶封装构造的截面示 意图。
图4是依据本发明的第一较佳实施例，该薄膜覆晶封装构造的底面透视 2() 示意图。
图5是依据本发明的第一较佳实施例，该薄膜覆晶封装构造沿图3中 5-5剖面线的剖面示意图。
图6是依据本发明的第二较佳实施例，另一种薄膜覆晶封装构造的截面 示意图。
25 图7是依据本发明的第二较佳实施例，该薄膜覆晶封装构造沿图6中
7-7剖面线的剖面示意图。
图8是依据本发明的第三较佳实施例，另一种薄膜覆晶封装构造的截面 示意图。
图9是依据本发明的第三较佳实施例，该薄膜覆晶封装构造沿图8中 加9-9剖面线的剖面示意图。
100薄膜覆晶封装构造110电路薄膜
111软质介电层112引脚
113防焊层114接地条
115开口120晶片
121凸块130点涂胶体
2()()薄膜覆品封装构造210电路薄膜
211:第一介电层212:引脚212A:导接引脚212B:穿过引脚213:第二介电层214:跳接线215-激光钻孔220曰tt 曰曰巧221凸块230点涂胶体240绝缘物质300薄膜覆晶封装构造310电路薄膜311第一介电层312引脚312A:导接引脚312B:穿过引脚313第二介电层314导电物质320曰tt 曰曰巧321凸块330点涂胶体340跳接元件400薄膜覆晶封装构造410.电路薄膜411第一介电层412.引脚412A:导接引脚412B:穿过引脚413:第二介电层414:导电物质420. 晶片421:凸块430:点涂胶体440:跳接元件具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功 效，以下结合附图及较佳实施例，对依据本发明提出的薄膜覆晶封装构造及 其使用的电路薄膜其具体实施方式
、结构、特征及其功效，详细说明如后。请参阅图3及图4所示，图3是依据本发明的第一较佳实施例，一种薄 膜覆晶封装构造的截面示意图。图4是该薄膜覆晶封装构造的底面透视示 意图。依据本发明的第一具体实施例，揭示了一种薄膜覆晶封装构造(COF package)。该薄膜覆晶封装构造200，主要包含一电路薄膜210、 一凸块化 晶片220以及一点涂胶体230。其中，该电路薄膜210是用以承载该晶片 220,以巻带传输方式进行封装作业，并能电性传导该晶片220的输出/输入 讯号、电源供给与接地导引。该点涂胶体2 30是用以局部密封以保护该晶 片220。上述的电路薄膜210,具有一第一介电层211、复数个引脚212以及一第二介电层213。该些引脚212，是位于该第一介电层21]与第二介电层23之间。 在本实施例中，该第 一介电层2 11,是为 一可挠性核心层，其材质可为聚酰亚胺(p() 1 〉' i m i de, P1)或聚对笨二曱酸二乙酯(PET):
该第二介电层213，是为一防焊层，可选用液态感光性焊罩层(liquid
photoiniagable solder mask,LPI)、 感光性覆盖层(photoimagable cover layer, PIC)、或可为一般非感光性介电材质的非导电油墨或覆盖层(cover layer)。或者，该第 一介电层211与该第二介电层21 3可为相同材质。该第
5二介电层213是局部覆盖该些引脚212。
该些引脚212,是用以电性传导该晶片220的输入/输出讯号、电源、接 地等。该些引脚212的一端是往该第一介电层211中央扇入集中，其不被 该第二介电层213所覆盖的部分是成为复数个内接指；该些引脚212的另 一端是往该第一介电层211两侧扇出排列，其不被该第二介电层213所覆
1() 盖的部分是成为复数个外接指。
此外，该电路薄膜210另具有至少一跳接线214，其中该跳接线214是 形成该第二介电层213上(如图3所示)，并电性导接该些引脚212的其中至 少二个(如图4所示的导接引脚212A)。因此，该跳接线214具有相当于现 有习知薄膜覆晶(Chip-0n-Film package, C0F)封装构造中接地条的跳接功
is 能，又不需要形成在该晶片220的下方，而不会影响该点涂胶体230的点胶 流动速度。
请再参阅图3及图4所示，该晶片220是具有复数个凸块221，该些凸 块221是为该晶片220内部集成电路的对外电极。通常该晶片220是可为 一显示器的驱动积体电路(IC)或其它特殊用途积体电路(ASIC)等等。可利
2(>用热压合、回焊或导电胶接合等方式使该些凸块221接合至该些引脚212 的该些内接指。此外，该点涂胶体230是以点涂方式形成于该电路薄膜210 与该晶片220之间。
请参阅图3及图5所示，图5是依据本发明的第一较佳实施例，该薄膜 覆晶封装构造沿图3中5-5剖面线的剖面示意图。在本实施例的具体结构
a 中，该第二介电层213具有复数个激光钻孔215 (laser drilled hole),以连 通至该些导接引脚212A,该跳接线214是能导接该些导接引脚212A。通常 该些激光钻孔215是位于该些导接引脚212A的扇出部位，该些导接引脚 212A在扇出部位具有较大的线距，提供足够让激光作业的钻孔形成，以避 免相邻该些引脚212发生短路。
:;o 请参阅图4及图5所示，该些引脚212的至少一未与该跳接线214导
接的引脚212B是穿过该跳接线214的下方。较佳地，该薄膜覆晶封装构造 200另包含有一绝缘物质240，其形成于该电路薄膜210的该第二介电层213 上，以密封该跳接线214。该绝缘物质240的材质可与该第二介电层213相 同为防焊材料、或与该点涂胶体230相同为封胶材料、或其它电性绝缘材
丄'料，其主要目的在于保护该跳接线214不外露
此外，虽然在第一实施例中的跳接线214是一体连接于该电路薄膜210
可以达到较薄可挠曲的特性，但在不同实施例中亦可藉由额外设置的跳接 元件替代第一实施例中的跳接线。所谓"跳接线24的一体连接"是指在封装制程的晶片接合之前，跳接线214是预先形成于该电路薄膜210。请参阅图6及图7所示，图6是依据本发明的第二较佳实施例，另一种 5薄膜覆晶封装构造的截面示意图，图7是该薄膜覆晶封装构造沿图6中7-7 剖面线的剖面示意图。在第二具体实施例中揭示了另 一种薄膜覆晶封装构 造300,主要包含一电路薄膜310、 一凸块化晶片320、 一点涂胶体330以 及至少一跳接元件340,其中该电路薄膜310、晶片320与点涂胶体330,其可与第一具体实施例相 io同，故在此不再详细赘述。该电路薄膜310，具有第一介电层311、 一第二介电层313以及复数个 在第一介电层311与第二介电层313之间的引脚312。该晶片320,其上的凸块321是接合至该些引脚312的内端。 该点涂胶体330，是形成于该电路薄膜310与该晶片320之间。 15 该跳接元件340，是形成该电路薄膜310上并电性导接该些引脚312的其中至少二个(如图7所示的导接引脚312A)，而至少一未导接的穿过引脚 3UB是可穿过该跳接元件340的下方。在本实施例中，该跳接元件340是 为焊线(bonding wire),其是由打线机台所提供，可轻易以跳接方式电性 连接该两导接引脚312A。 l'o 在本实施例中，该第二介电层313是具有复数个激光钻孔，并填有导电物质314,可为电镀铜、银胶或其它导电材料，以供该跳接元件340的导 接。该跳接元件340是具有相当于现有习知薄膜覆晶(Chip-On-Film package, COF)封装构造中接地条的跳接功能，又不会影响该点涂胶体330的 点胶流动速度。25 请参阅图8及图9所示，图8是依据本发明的第三较佳实施例，另一种薄膜覆晶封装构造的截面示意图，图9是该薄膜覆晶封装构造沿图8中9-9 剖面线的剖面示意图。在第三具体实施例中揭示了 一种薄膜覆晶封装构造 400，主要包含一电路薄膜410、 一凸块化晶片420、 一点涂胶体430以及至 少一跳4妻元件440,其中 :"i 该电路薄膜410、晶片420与点涂胶体430,与第一具体实施例大致相同，故此不再详细赘述。该电路薄膜410，具有第一介电层411、 一第二介电层413以及复数个 在第一介电层411与第二介电层413之间的引脚412,该晶片420,其上的凸块421是接合至该些引脚4]2的内端。 」， 该点涂胶体430,是形成于该电路薄膜410与该晶片420之间，该跳接元件4 4 ().是形成该电路薄膜41 ()上.在^实施例中，该跳接元
件44Q可为被动元件，以提升接地等电性效能并电性导接该些引脚412的
其中至少二个(如图9所示的导接引脚412A),而至少一未导接的穿过引脚
412B是可穿过该跳接元件44G的下方。
在本实施例中，该第二介电层413是具有复数个激光钻孔，并填有导 5电物质414，并可延伸该第二介电层413上而成接垫状，以供该被动元件的
跳接元件44Q导接。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式
上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发
明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利 u)用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但
凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所
作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
权利要求
1、一种薄膜覆晶封装构造，其特征在于其包含一电路薄膜，其具有一第一介电层、一第二介电层、复数个在第一介电层与第二介电层之间的引脚及至少一跳接线，其中该跳接线是形成该第二介电层上并电性导接该些引脚的其中至少二个；一晶片，其具有复数个凸块，该些凸块是接合至该些引脚；以及一点涂胶体，其形成于该电路薄膜与该晶片之间。
2、 根据权利要求1所述的薄膜覆晶封装构造，其特征在于其中所述的 1(1第二介电层具有复数个激光钻孔，以供该跳接线导接该些引脚。
3、 根据权利要求1所述的薄膜覆晶封装构造，其特征在于其另包含有 一绝缘物质，形成于该电路薄膜上，以密封该跳接线。
4、 根据权利要求1所述的薄膜覆晶封装构造，其特征在于其中所述的 该些引脚的至少 一未与该跳接线导接的？ j脚是穿过该跳接线的下方。
5、 一种适用于薄膜覆晶封装构造的电路薄膜，其特征在于其包含一第一介电层；复数个引脚，其形成于该第一介电层上；一第二介电层，其形成于该些引脚与该第一介电层上，以局部覆盖该些 引脚；以及至少一跳接线，其形成该第二介电层上，并电性导接该些引脚的其中至少二个。
6、根据权利要求5所述的适用于薄膜覆晶封装构造的电路薄膜，其特 征在于其中所述的第二介电层具有复数个激光钻孔，以供该跳接线导接该 些引脚。
7 、根据权利要求5所述的适用于薄膜覆晶封装构造的电路薄膜，其特征在于其另包含有一绝缘物质，形成于该第二介电层上，以密封该跳接线。
8、根据权利要求5所述的适用于薄膜覆晶封装构造的电路薄膜，其特 征在于其中所述的第一介电层是为一可挠性核心层，而该第二介电层是为一防焊层。
9、 一种薄膜覆晶封装构造，其特征在于其包含一电路薄膜，其具有一第一介电层、 一第二介电层及复数个在第一介电 层与第二介电层之间的引脚一晶片，其具有复数个凸块，该些凸块接合至该些引脚； 一点涂胶体，其形成于该电路薄膜与该晶片之间；以及至少一跳接元件，其形成该电路薄膜上，并电性导接该些引脚的其中至少二个,
10、 根据权利要求9所述的薄膜覆晶封装构造，其特征在于其中所述的 第二介电层具有复数个激光钻孔，并填有导电物质，以供该跳接元件的导接。
11、 根据权利要求9所述的薄膜覆晶封装构造，其特征在于其中所述的 5 跳接元件是为焊线。
12、 根据权利要求9所述的薄膜覆晶封装构造,其特征在于其中所述的跳接元件是为被动元件。
全文摘要
本发明是有关于一种薄膜覆晶封装构造及其使用的电路薄膜。该薄膜覆晶(Chip-On-Film package，COF)封装构造，主要包含有一电路薄膜、一凸块化晶片以及一点涂胶体。该晶片的凸块是接合至该电路薄膜的引脚。该点涂胶体是形成于该晶片与该电路薄膜之间。并且，该电路薄膜具有至少一跳接线或是额外设置的跳接元件，其是电性导接该些引脚的其中至少二个，可以取代现有习知薄膜覆晶(COF)封装构造中在晶片下方的接地条，并可以解决点涂胶体流布速度不均匀的问题。
文档编号H01L23/28GK101131981SQ20061011154
公开日2008年2月27日 申请日期2006年8月23日 优先权日2006年8月23日
发明者梁锦坤, 赖奎佑 申请人:南茂科技股份有限公司;百慕达南茂科技股份有限公司