专利名称：堆叠式多芯片半导体封装结构及封装方法
技术领域：
本发明涉及堆叠式多芯片半导体封装结构及封装方法，尤其涉及将多个 正装芯片和多个倒装芯片，通过键合线与焊料凸块与引线框架相互连接的半 导体封装结构及封装方法。
背景技术：
随着电子元件的小型化、轻量化及多功能化的需求日渐增加，导致半导 体封装密度不断增加，因而必须缩小封装尺寸及封装时所占的面积。为满足 上述的需求所发展出的技术中，多芯片半导体封装技术对于封装芯片的整体 成本、效能及可靠度具有指标性作用。
然而，在多芯片半导体封装过程中，芯片间的连接方法对于半导体封装 的尺寸及性能也有重要的影响。根据连接的方法，半导体封装被分成金属线 键合类型或倒装芯片键合类型。金属线键合类型的封装采用导电的键合金属
丝，来将半导体芯片的电极连接到引线框架的引线；而倒装芯片类型的封装 采用安置在半导体芯片电极上的导电焊料凸块，来将半导体芯片连接到引线 框架或将半导体芯片直接连接到电路板的连接端子。倒装芯片键合类型的封 装具有比金属线键合类型封装更短的电连接路径，提供了优异的热特性和电 特性以及更小的封装件尺寸。
现有技术堆叠式多芯片半导体封装方法，如图1A所示，首先，将第一正 装芯片100配置于引线框架102的管芯垫104上，并通过第一粘合剂层105 将第一芯正装芯片100与管芯垫104粘合；第一正装芯片IOO上分布有第一 焊盘106，用第一键合线108将第一焊盘106与引线框架102的引脚103进行
电连接。
如图1B所示，在第一正装芯片IOO上配置第二正装芯片110，通过第二 粘合剂层112将第一正装芯片IOO与第二正装芯片IIO粘合；第二正装芯片 IIO上分布有第二焊盘114,用第二键合线116将第二焊盘114与引线框架102 的引脚103进行电连接。
如图1C所示，最后以封装胶体118将第一正装芯片100、第二正装芯片 110以及引线框架lp2封装成型，两端仅露出引线框架102的引脚103的一部 分区域。
图2A至图2B是现有技术堆叠式多芯片半导体封装连接方式示意图。如 图2A所示，第一正装芯片IOO通过粘合剂装配在管芯垫104表面；再通过第 一键合线108将第一正装芯片100上的第一焊盘106与引脚103——对应连 接，例如其中标号为106b的第一焊盘106与标号为103b引脚103电连接， 标号为106c的第一焊盘106与标号为103c引脚103电连接，标号为106e的 第一焊盘06与标号为103e引脚103电连接，标号为106g的第一焊盘106 与标号为103g引脚103电连接。
如图2B所示，第二正装芯片IIO通过粘合剂装配在第一正装芯片IOO上； 再通过第二键合线116将第二正装芯片110上的第二焊盘114与引脚103 —一 对应连接，例如其中标号为114b的第二焊盘114与标号为103b引脚103电 连接，标号为14c的第二坪盘114与标号为103c引脚103电连接，标号为 114e的第二焊盘114与标号为103e引脚103电连接，标号为114g的第二焊 盘114与标号为103g引脚103电连接。
现有半导体封装制造方法参考专利号为US5291061的美国专利公开的技 术方案所描述。
虽然，用堆叠式多芯片半导体封装方法使封装的面积减小了，密集度及 功能都有所提高，但是由于单一使用金属线键合或倒装芯片键合进行连接使 半导体封装的灵活性不高，无法满足各种应用上的需求。
发明内容
本发明解决的问题是提供一种堆叠式多芯片半导体封装制造方法，防止 由于单一使用金属线键合或倒装芯片键合进行连接使半导体封装的灵活性不 高，无法满足各种应用上的需求。
为解决上述问题，本发明提供一种堆叠式多芯片半导体封装结构，包括 至少一个倒装芯片、至少一个正装芯片和引线框架，倒装芯片与引线框架电 连接，正装芯片与引线框架电连接，其特征在于，倒装芯片装配在引线框架 上，正装芯片粘合于倒装芯片上。
倒装芯片通过焊料凸块装配在引线框架上，正装芯片通过薄膜绝缘隔离 层粘合于倒装芯片上。
所述引线框架为单层结构，包括与焊料凸块配合的管芯垫和位于管芯垫 两侧的引脚，管芯垫通过连接线与？ j脚进行电连接。
所述焊料凸块的材料是锡铅合金、锡银合金或锡银铜合金。
所述薄膜绝缘隔离层的材料是有机化合物，所述有机化合物为环氧树脂 或聚酰亚胺。
正装芯片通过键合线与引线框架的引脚进行电连接，所述键合线的材料 是金、铜、铝或铜铝合金。
为解决上述问题，本发明提供一种堆叠式多芯片半导体封装方法，首先
提供至少一个倒装芯片、至少一个正装芯片和引线框架，还包括下列步骤 将倒装芯片装配在引线框架上实现电连接；将正装芯片粘合于倒装芯片上； 将引线框架和正装芯片电连接；将倒装芯片、正装芯片和引线框架封装成型。
通过焊料凸块将倒装芯片装配在引线框架上，通过薄膜绝缘隔离层将正 装芯片粘合于倒装芯片上。
所述引线框架为单层结构，包括与焊料凸块配合的管芯垫和位于管芯垫 两侧的《I脚，用连接线将管芯垫与引脚进行电连接。
所述焊料凸块的材料是锡铅合金、锡银合金或锡银铜合金。
所述薄膜绝缘隔离层的材料是有机化合物，所述有机化合物为环氧树脂 或聚酰亚胺。
通过键合线将正装芯片与引脚进行电连接，所述键合线的材料是金、铜、
铝或铜铝合金。
与现有技术相比，本发明具有以下优点本发明混合使用金属线键合和 倒装芯片键合的连接技术，提高了半导体封装的灵活性，满足各种应用上的 需求，另外由于采用了倒装芯片键合的连接技术，使金属键合线连线的次数 减少，封装系统的电性能增强。
图1A至图1C是现有技术堆叠式多芯片半导体封装过程示意图。 图2A至图2B是现有技术堆叠式多芯片半导体封装连接方式示意图。 图3A至图3B是本发明晶圆上包含多个芯片示意图。 图4A至图4B是本发明带有焊盘的倒装芯片和正装芯片。 图5A至图5C是本发明堆叠式多芯片半导体封装过程示意图。 图6是本发明连接倒装芯片焊盘的管芯垫上焊盘与引脚连线示意图。 图7是本发明引线框架的引脚与正装芯片焊盘连接示意图。
具体实施例方式
随着电子元件的小型化、轻量化及多功能化的需求日渐增加，导致半导 体封装密度不断增加，目前，用堆叠式多芯片半导体封装方法使封装的面积
减小，密集度及功能提高，但是由于单一使用金属线键合或倒装芯片键合进 行连接使半导体封装的灵活性不高，无法满足各种应用上的需求。本发明通 过改变堆叠式多芯片半导体封装时的连线结构，混合使用金属线键合和倒装
芯片键合的连接技术，提高了半导体封装的灵活性，满足各种应用上的需求； 另外由于使用倒装芯片键合的连接技术，减少了金属键合线连线的次数，增 强封装系统的电性能。为使本发明的上述目的、特征和优点能够更加明显易 懂，下面结合附图对本发明的具体实施方式
做详细的说明。
堆叠式多芯片半导体封装结构，包括至少一个倒装芯片、至少一个正装 芯片和引线框架，倒装芯片与引线框架电连接，正装芯片与引线框架电连接， 其特征在于，倒装芯片装配在引线框架上，正装芯片粘合于倒装芯片上。
图5B是本发明堆叠式多芯片半导体封装示意图。如图5B所示，堆叠式 多芯片半导体封装结构包括倒装芯片200、正装芯片210和引线框架202，所 述倒装芯片200上分布有第一焊盘206,正装芯片210上分布有第二焊盘212， 引线框架202包括管芯垫204和引脚203,其中引线框架202为单层结构，管 芯垫204上的第三焊盘208贯穿管芯垫204。倒装芯片200的第一焊盘206通 过焊料凸块220与管芯垫204上的第三焊盘208电连接；通过引线218将管 芯垫204上的第三焊盘208与引脚203——对应连接；正装芯片210通过粘 合剂层214粘合于倒装芯片200上；正装芯片210上的第二焊盘212通过键 合线216与引脚218——对应连4妻。
本实施例中，正装芯片210上的第二焊盘212、倒装芯片200上的第一焊 盘206及管芯垫204中的第三焊盘208的材料是金属或合金，具体例如铜、 铝或铜铝合金。
本实施例中，所述焊料凸块220的材料是锡铅合金、锡银合金或锡银铜 合金。所述键合线216的材料是金、铜、铝或铜铝合金。引线218的材料是铜、铁、镍、铁镍合金或铜镍合金。
本实施例中，正装芯片210通过薄膜绝缘隔离层粘合于倒装芯片200上， 所述薄膜绝缘隔离层的材料是有机化合物，具体例如环氧树脂或聚酰亚胺。
堆叠式多芯片半导体封装方法，首先提供至少一个倒装芯片、至少一个 正装芯片和引线框架，还包括下列步骤将倒装芯片装配在引线框架上实现 电连接；将正装芯片粘合于倒装芯片上；将引线框架和正装芯片电连接；将 倒装芯片、正装芯片和引线框架封装成型。
继续参照图5A至图5C,如图5A所示，首先，将倒装芯片200配置于引 线框架202的管芯垫204上，并通过焊料凸块220将倒装芯片200上的第一 焊盘206与管芯垫204上的第三焊盘208进行——对应电连接；然后，再通 过引线218将管芯垫204上的第三焊盘208与引线框架202的引脚203 —一
对应连接。
如图5B所示，在倒装芯片200上配置正装芯片210,通过粘合剂层214 将倒装芯片200与正装芯片210粘合；正装芯片210上分布有第二焊盘212, 用键合线216将正装芯片210上的第二焊盘212与引线框架202的引脚203 进行--对应电连"l妻。
如图5C所示，最后以封装胶体222将倒装芯片200、正装芯片210以及 引线框架202封装成型，仅露出引线框架202的引脚203的一部分区域。
本实施例中，采用 一个倒装芯片和一个正装芯片堆叠于引线框架的同一 侧，并且正装芯片堆叠于倒装芯片上。除实施例外，还可有两个正装芯片和 一个倒装芯片进行堆叠半导体多芯片封装，具体为两个正装芯片依次堆叠于 倒装芯片上；也可以是两个倒装芯片和一个正装芯片进行堆叠半导体多芯片 封装，具体为正装芯片堆叠于一个倒装芯片上，另一个倒装芯片再堆叠于正 装芯片上；甚至可以有更多的倒装子芯片和倒装母芯片进行堆叠半导体多芯
片封装。
本实施例中，所述引线框架202为单层结构，管芯垫204上的第三焊盘 208贯穿管芯垫204。
本实施例中，正装芯片210上的第二焊盘212、倒装芯片200上的第一焊 盘206及管芯垫204中的第三焊盘208的材料是金属或合金，具体例如铜、 铝或铜铝合金。
本实施例中，所述焊料凸块220的材料是锡铅合金、锡银合金或锡银铜 合金。所述键合线216的材料是金、铜、铝或铜铝合金。引线218的材料是 铜、铁、镍、铁镍合金或铜镍合金。
本实施例中，正装芯片210通过薄膜绝缘隔离层粘合于倒装芯片200上， 所述薄膜绝缘隔离层的材料是有机化合物，具体例如环氧树脂或聚酰亚胺。
图3A至图3B是本发明晶圓上包含多个芯片示意图。如图3A所示，一 个晶圓20上有多个倒装芯片200，倒装芯片200上布有复杂的线路，包括与 倒装芯片200表面焊盘接连的线路。如图3B所示， 一个晶圆21上有多个正 装芯片210，正装芯片21上布有复杂的线路，包括与子芯片210表面焊盘连 接的线路。
图4A至图4B是本发明带有焊盘的倒装芯片和正装芯片。如图4A所示， 倒装芯片200表面有多个第一焊盘，将倒装芯片200表面的第一焊盘进行标 号，标为21、 22、 23、 24、 25、 26、 27、 28、 29、 30、 31、 32、 33、 34、 35、 36。倒装芯片200包括多个复杂的线路，其中有与倒装芯片200表面的第一 焊盘连接的线路。倒装芯片200表面标号为21的第一焊盘附近有一对位标志 310。对位标志310是用在倒装芯片200与引线框架的管芯垫上第三焊盘连接 时对准位置之用。
如图4B所示，正装芯片210上有多个第二焊盘，将正装芯片220上的第
二焊盘进行标号，标为21' 、 22' 、 23' 、 24， 、 25' 、 26' 、 27， 、 28， 29， 、 30，、 31，、 32，、 33'、 34，、 35'、 36，、 37，。正装芯片210包括多个复杂的线路， 其中有与正装芯片210上的第二焊盘连接的线路。正装芯片210表面标号为 21'的第二焊盘附近有一对位标志311。对位标志311是用在正装芯片210与 引线框架的管芯垫上第三焊盘连接时对准位置之用。
图6是本发明连接倒装芯片焊盘的管芯垫上焊盘与引脚连线示意图。如 图6所示，将引线框架202的管芯垫204上的第三焊盘标号，标为21"、 22"、 23"、 24"、 25"、 26"、 27"、 28"、 29"、 30"、 31"、 32"、 33"、 34"、 35"、 36"; 通过焊料凸块将管芯垫204上的第三焊盘与图4B中倒装芯片200上的第一焊 盘一一对应连接，例如将倒装芯片200上标号为21的第一焊盘通过焊料凸块 与管芯垫2()4上标号为21"的第三焊盘连接、倒装芯片200上标号为22的第 一焊盘通过焊料凸块与管芯垫204上标号为22"的第三焊盘连接、倒装芯片 20()上标号为23的第一焊盘通过焊料凸块与管芯垫204上标号为23"的第三 焊盘连接、例装芯片200上标号为24的第一焊盘通过焊料凸块与管芯垫204 上标号为24"的第三焊盘连接、倒装芯片200上标号为25的第一焊盘通过焊 料凸块与管芯垫204上标号为25"的第三焊盘连接、倒装芯片200上标号为 26的第一焊盘通过焊料凸块与管芯垫204上标号为26"的第三焊盘连接、倒 装芯片200上标号为27的第一焊盘通过焊料凸块与管芯垫204上标号为27" 的第三焊盘连接、倒装芯片200上标号为28的第一焊盘通过焊料凸块与管芯 垫204上标号为28"的第三焊盘连接、倒装芯片200上标号为29的第一焊盘 通过焊料凸块与管芯垫204上标号为29"的第三焊盘连接、倒装芯片200上 标号为30的第一焊盘通过焊料凸块与管芯垫204上标号为30"的第三焊盘连 接、倒装芯片200上标号为31的第一焊盘通过焊料凸块与管芯垫204上标号 为3"的第三焊盘连接、倒装芯片200上标号为32的第一焊盘通过焊料凸块 与管芯垫204上标号为32"的第三焊盘连接、倒装芯片200上标号为33的第 一焊盘通过焊料凸块与管芯垫204上标号为33"的第三焊盘连接、倒装芯片 200上标号为34的第一焊盘通过焊料凸块与管芯垫204上标号为34"的第三 焊盘连接、倒装芯片200上标号为35的第一焊盘通过焊料凸块与管芯垫204 上标号为35"的第三焊盘连接以及倒装芯片200上标号为36的第一焊盘通过 焊料凸块与管芯垫204上标号为36"的第三焊盘连接。
将引线框架202的引脚标为51、 52、 53、 54、 55、 56、 57、 58、 59、 60、 61、 62、 63、 64、 65、 66;通过引线218将管芯垫204上标号为21"的第三 焊盘与标号为51的引脚进行电连接、通过引线218将管芯垫204上标号为22" 的第三焊盘与标号为52的引脚进行电连接、通过引线218将管芯垫204上标 号为23"的第三悍盘与标号为53的引脚进行电连接、通过引线218将管芯垫 204上标号为24"的第三焊盘与标号为54的引脚进行电连接、通过引线218 将管芯垫2()4上标号为25"的第三焊盘与标号为55的引脚进行电连接、通过 引线218将管芯垫204上标号为26"的第三焊盘与标号为56的引脚进行电连 接、通过引线218将管芯垫204上标号为27"的第三焊盘与标号为57的引脚 进行电连接、通过引线218将管芯垫204上标号为28"的第三焊盘与标号为 58的引脚进行电连接、通过引线218将管芯垫204上标号为29"的第三焊盘 与标号为59的引脚进行电连接、通过引线28将管芯垫204上标号为30"的 第三焊盘与标号为60的引脚进行电连接、通过引线218将管芯垫204上标号 为31"的第三焊盘与标号为61的引脚进行电连接、通过引线218将管芯垫 204上标号为32"的第三焊盘与标号为62的引脚进行电连接、通过引线218 将管芯垫204上标号为33"的第三悍盘与标号为63的引脚进行电连接、通过 引线218将管芯垫204上标号为34"的第三焊盘与标号为64的引脚进行电连 接、通过引线218将管芯垫204上标号为35"的第三焊盘与标号为65的引脚 进行电连接、通过引线218将管芯垫204上标号为36"的第三焊盘与标号为 66的引脚进行电连接。
图7是本发明引线框架的引脚与正装芯片焊盘连接示意图。如图7所示， 通过键合线216将正装芯片210上标号为21，的第二焊盘与标号为51的引脚 进行电连接、通过键合线216将正装芯片210上标号为22，的第二焊盘与标 号为52的引脚进行电连接、通过《t合线216将正装芯片210上标号为23，的 第二焊盘与标号为53的引脚进行电连接、通过键合线216将正装芯片210上 标号为24，的第二焊盘与标号为54的引脚进行电连接、通过键合线216将正 装芯片210上标号为25，的第二焊盘与标号为55的引脚进行电连接、通过键 合线216将正装芯片210上标号为26'的第二焊盘与标号为56的引脚进行电 连接、通过键合线216将正装芯片210上标号为27，的第二焊盘与标号为57 的引脚进行电连接、通过键合线216将正装芯片210上标号为28，的第二焊 盘与标号为58的引脚进行电连接、通过键合线216将正装芯片210上标号为 29，的第二焊盘与标号为59的引脚进行电连接、通过键合线216将正装芯片 210上标号为30，的第二焊盘与标号为60的引脚进行电连接、通过键合线216 将正装芯片210上标号为31，的第二焊盘与标号为61的引脚进行电连接、通 过键合线216将正装芯片210上标号为32'的第二焊盘与标号为62的引脚进 行电连接、通过键合线216将正装芯片210上标号为33，的第二焊盘与标号 为63的引脚进行电连接、通过键合线216将正装芯片210上标号为34，的第 二焊盘与标号为64的引脚进行电连接、通过键合线216将正装芯片210上标 号为35'的第二焊盘与标号为65的引脚进行电连接、通过键合线216将正装 芯片210上标号为36，的第二焊盘与标号为66的引脚进行电连接。
本发明虽然以较佳实施例公开如上，任何本领域技术人员在不脱离本发 明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围 应当以本发明权利要求所界定的范围为准。
权利要求
1.一种堆叠式多芯片半导体封装结构，包括至少一个倒装芯片、至少一个正装芯片和引线框架，倒装芯片与引线框架电连接，正装芯片与引线框架电连接，其特征在于，倒装芯片装配在引线框架上，正装芯片粘合于倒装芯片上。
2. 根据权利要求1所述的堆叠式多芯片半导体封装结构，其特征在于倒装 芯片通过焊料凸块装配在引线框架上，正装芯片通过薄膜绝缘隔离层粘合于 倒装芯片上。
3. 根据权利要求2所述的堆叠式多芯片半导体封装结构，其特征在于所述 引线框架为单层结构，包括与焊料凸块配合的管芯垫和位于管芯垫两侧的引 脚，管芯垫通过连接线与引脚进行电连接。
4. 根据权利要求3所述的堆叠式多芯片半导体封装结构，其特征在于所述 焊料凸块的材料是锡铅合金、锡银合金或锡银铜合金。
5. 根据权利要求2所述的堆叠式多芯片半导体封装结构，其特征在于所述 薄膜绝缘隔离层的材料是有机化合物。
6. 根据权利要求5所述的堆叠式多芯片半导体封装结构，其特征在于所述 有机化合物为环氧树脂或聚酰亚胺。
7. 根据权利要求1所述的堆叠式多芯片半导体封装结构，其特征在于正装 芯片通过键合线与引线框架的引脚进行电连接。
8. 根据权利要求7所述的堆叠式多芯片半导体封装结构，其特征在于所述 键合线的材料是金、铜、铝或铜铝合金。
9. 一种堆叠式多芯片半导体封装方法，首先提供至少一个倒装芯片、至少 一个正装芯片和引线框架，还包括下列步骤将倒装芯片装配在引线框架上实现电连接； 将正装芯片粘合于倒装芯片上； 将引线框架和正装芯片电连接； 将倒装芯片、正装芯片和引线框架封装成型。
10. 根据权利要求9所述的堆叠式多芯片半导体封装方法，其特征在于通 过焊料凸块将倒装芯片装配在引线框架上实现电连接，通过薄膜绝缘隔离层 将正装芯片粘合于倒装芯片上。
11. 根据权利要求IO所述的堆叠式多芯片半导体封装方法，其特征在于所 述引线框架为单层结构，包括与焊料凸块配合的管芯垫和位于管芯垫两侧的 引脚，管芯垫通过连接线与引脚进行电连接。
12. 根据权利要求11所述的堆叠式多芯片半导体封装方法，其特征在于所 述焊料凸块的材料是锡铅合金、锡银合金或锡银铜合金。
13. 根据权利要求IO所述的堆叠式多芯片半导体封装方法，其特征在于所 述薄膜绝缘隔离层的材料是有机化合物。
14. 根据权利要求13所述的堆叠式多芯片半导体封装方法，其特征在于所 述有机化合物为环氧树脂或聚酰亚胺。
15. 根据权利要求9所述的堆叠式多芯片半导体封装方法，其特征在于通 过键合线将正装芯片与引线框架的引脚进行电连接。
16. 根据权利要求15所述的堆叠式多芯片半导体封装方法，其特征在于所 述键合线的材料是金、铜、铝或铜铝合金。
全文摘要
一种堆叠式多芯片半导体封装结构，包括至少一个倒装芯片、至少一个正装芯片和引线框架，倒装芯片与引线框架电连接，正装芯片与引线框架电连接，倒装芯片装配在引线框架上，正装芯片粘合于倒装芯片上。使用上述堆叠式多芯片半导体封装结构，混合使用金属线键合和倒装芯片键合的连接技术，提高了半导体封装的灵活性，满足各种应用上的需求，另外由于采用了倒装芯片键合的连接技术，使金属键合线连线的次数减少，封装系统的电性能增强。
文档编号H01L25/00GK101183673SQ20061011829
公开日2008年5月21日 申请日期2006年11月13日 优先权日2006年11月13日
发明者王津洲 申请人:中芯国际集成电路制造(上海)有限公司