专利名称：接垫的静电放电保护装置与其方法及结构的制作方法
技术领域：
本发明有关一种静电放电保护装置及其方法，且特别是有关一种接垫的静电 放电保护装置及其方法。
背景技术：
静电放电(Electrostatic Discharge, ESD)是一种静电累积，于不同物体之 间静电荷转移的一种现象。静电放电发生的时间极短，仅为毫微秒(ns)等级。在 静电放电事件下会产生很高的电流，电流的大小通常会高到数安培左右。如此一 来，静电放电时所产生的电流一旦经过半导体集成电路，通常会使其损坏。因此， 在半导体集成电路中，电源线间的静电放电保护装置，必须在产生高压静电时， 提供可以放电的路径，使半导体集成电路不会损坏。
请参考图1A，其为传统的骤回(snapback)组件的示意图。骤回组件100例如 为N型金属氧化物半导体晶体管(NMOS)，其漏极与接垫IO电性连接，而其栅极与 源极连接在一起并耦接至一参考电位，例如接地。骤回组件100与静电放电事件 有关的两因素为触发电压(triggering voltage)与维持电压(holding voltage)。 一般而言，触发电压与维持电压越低，则静电放电的性能表现越好。
请参考图1B，其为骤回组件100的电流-电压特性曲线图。当高压A输入时， 骤回组件10开始进行充电，直到骤回组件10的电压位准充电至触发电压C后骤 回到维持电压D。但是，在正常高压操作下，若骤回组件10偶然地被触发，由于 其维持电压D低于正常的输入高压电压，将会造成骤回电压10被损毁。因此，一 种能在正常高压的操作电压下具有较高的触发电压与维持电压，而在ESD事件下 具有较低的触发电压与维持电压的ESD保护装置乃业界所努力的方向之一。
请参考美国专利第6,965,504号的图3所示，其揭示一种传统的静电放电保 护装置的电路图。此静电放电保护装置利用额外的P型护环与N型护环分别设置
于调节电路与骤回组件的外部，并利用护环控制电路来控制P型护环与N型护环， 使得P型护环与N型护环于正常操作模式下收集过多的正负电电荷，静电放电保
护装置因而有较高的触发电压与维持电压。而于静电放电模式下，P型护环与N
型护环不收集过多的正负电电荷，静电放电保护装置因而有较低的触发电压与维 持电压。
然而，于静电放电保护电路中额外增加护环与控制电路的设计，将会增加制 作时电路的面积，并进而增加成本。因此，如何设计出一种静电放电保护装置能 在正常操作时具有较高的触发电压与维持电压，而在静电放电时具有较低的触发 电压与维持电压，且不必增加大量的电路面积，这是亟待解决的问题。
发明内容
有鉴于此，本发明的目的就是提供一种高压接垫的静电放电保护装置及 其方法，其在正常操作模式下具有较高的触发电压及维持电压，而在静电放 电模式下具有较低的触发电压及维持电压，且不会增加额外的电路面积。
根据本发明的目的，提出一种接垫的静电放电保护装置包括调节电路、 骤回组件与控制电路。调节电路包括耦接至接垫的硅控整流器，此硅控整流 器包括一第一二极管。骤回组件在不使用第二二极管的情况下，耦接至第一
二极管的N极，在使用第二二极管的情况下，耦接至第二二极管的N极。控 制电路耦接至第一二极管的N极，于正常操作模式下，控制电路是用以提供 第一电压至该第一二极管的N极，以使第一二极管的N极收集多个带电载子， 并使得硅控整流器不被导通，于静电放电模式下，控制电路不提供第一电压 至第一二极管的N极，以使第一二极管的N极不收集带电载子。
根据本发明的目的，还提出一种接垫的静电放电保护方法。首先，利用 控制电路来控制调节电路，调节电路包括硅控整流器，硅控整流器耦接至接 垫，硅控整流器至少包括第一二极管。 一骤回组件在不使用第二二极管的情 况下，耦接至第一二极管的N极，在使用第二二极管的情况下，耦接至第二 二极管的N极，控制电路耦接至第一二极管的N极。接着，于正常操作模式 下，利用控制电路提供第一电压至该第一二极管的N极，以使第一二极管的 N极收集多个带电载子，并使得硅控整流器不被导通。之后，于静电放电模式
下，利用控制电路不提供第一电压至第一二极管的N极，以使第一二极管不 收集带电载子，并使得硅控整流器导通以使接垫上的静电电荷经由硅控整流 器放电。
根据本发明的目的，还提供一种接垫的静电放电保护结构包括P型基材、
N型阱区、第二 N型掺杂区、第三N型掺杂区与第一栅极区。N型阱区设置 于P型基材中，且N型阱区包括第一P型掺杂区与第一N型掺杂区，其中， 第一 P型掺杂区是与接垫电性相接，而第一 N型掺杂区与控制电路电性相接， 且第一 N型掺杂区与第一 P型掺杂区形成一第一二极管。第二 N型掺杂区与 第一N型掺杂区耦接。第一栅极区、第二N型掺杂区与第三N型掺杂区形成 骤回组件。其中，于正常操作模式下，控制电路是用以提供第一电压至第一N 型掺杂区，以使第一 N型掺杂区收集多个带电载子，于静电放电模式下，控 制电路不提供第一电压第一 N型掺杂区，以使第一 N型掺杂区不收集带电载 子，接垫上的静电电荷将经由N型阱区及P型基材放电。
为让本发明的上述目的、特征、和优点能更明显易懂，下文特举一较佳 实施例，并配合附图进行详细说明如下
图1A为传统的静电放电保护装置示意图。
图1B为骤回组件的电流-电压特性曲线图。
图2A是依照本发明一较佳实施例的静电放电保护装置的电路图。
图2B是依照本发明较佳实施例的静电放电保护装置的结构剖面图。
图3是图2A的静电放电保护装置的第一例的电路图。
图4A是图2A的静电放电保护装置的第二例的电路图。
图4B是图4A的静电放电保护装置的结构剖面图。
图5A是图2A的静电放电保护装置的第三例的电路图。
图5B是图5A的静电放电保护装置的结构剖面图。
图6A是图2A的静电放电保护装置的第四例的电路图。
图6B是图6A静电放电保护装置的结构剖面图。
具体实施例方式
请参照图2A，其是依照本发明一较佳实施例的静电放电保护装置的电路 图。静电放电保护装置200包括调节电路210、骤回组件220及控制电路230。 调节电路210包括硅控整流器212。硅控整流器212耦接至接垫20，硅控整 流器212包括第一二极管216。骤回组件220可选择搭配二极管电路214。在 使用二极管电路214的情况下，耦接至二极管电路214的N极(如图2A所示)， 在不使用二极管电路214的情况下，耦接至第一二极管216的N极(图未示)。 控制电路230耦接至第一二极管216的N极。于正常操作模式下，控制电路230 是用以提供第一电压Vl(例如为高电压)至第一二极管216的N极，以使第一 二极管216的N极收集多个带电载子(例如是带负电的电子)，并使得硅控整 流器212不被导通；而于静电放电模式下，控制电路230不提供第一电压VI 至第一二极管216的N极，以使第一二极管216的N极不收集带电载子，并 使得硅控整流器212导通以使接垫20上的静电电荷经由硅控整流器212放电。
更详细的说，于正常操作模式下，第一二极管216接收控制电路230所 输出的第一电压V1，以使第一二极管216的N极收集带电载子，静电放电保 护装置200因而具有较高的触发电压及维持电压。此外，于静电放电模式下， 第一二极管216的N极不接收控制电路230所输出的第一电压VI，以控制第 一二极管216不收集带电载子，进而加速骤回组件220的触发，因而使得静 电放电保护装置200具有较低的触发电压与维持电压。
较佳地，骤回组件为N型金属氧化物半导体晶体管(画OS)，硅控整流器212 还包括NPN双载子接面晶体管(BJT)22与PNP双载子接面晶体管24。 NPN双载 子接面晶体管22具有第一集电极Cl、第一发射极El与第一基极Bl， PNP双 载子接面晶体管24具有第二集电极C2、第二发射极E2与第二基极B2。第一 二极管216的P极作为第二发射极E2，第一二极管216的N极与第二基极B2 电性连接，在使用二极管电路214的情况下，第一集电极Cl耦接至二极管电 路214的P极(如图2A所示)，在不使用二极管电路214的情况下，第一集电 极C1耦接耦接至骤回组件220 (图未示)。其耦接至骤回组件220，第二发射 极E2耦接至接垫20，第二基极B2耦接至第一集电极Cl，第二集电极C2耦 接至第一基极B1。于静电放电模式下，当接垫20上的静电电荷的电压大于骤回组件220与第一二极管216所对应的触发电压时，骤回组件220被触发， 且NPN双载子接面晶体管22与PNP双载子接面晶体管24被导通，以使接垫20 上的静电电荷经由NPN双载子接面晶体管与PNP双载子接面晶体管放电。
此外，调节电路210亦可还包括有一二极管电路214， 二极管电路214至 少包括一第二二极管316。骤回组件220通过二极管电路214耦接至第一二极 管216的N极。当调节电路210包括有二极管电路214时，上述的触发电压 将会增加，其增加的量与二极管电路214所包含的第二二极管316的个数有 关。如此，于静电放电模式下，当接垫20上的静电电荷的电压大于骤回组件 220、第一二极管216、及二极管电路214所对应的触发电压时，骤回组件220 将被触发。
请参考图2B，其是依照本发明较佳实施例的静电放电保护装置的结构剖 面图。静电放电保护装置200的结构包括P型基材302与N型阱区304。 N型 阱区304设置于P型基材302中，且N型阱区304包括第一 P型掺杂区306 与第一 N型掺杂区308。第一 P型掺杂区306与接垫20电性相接，第一 N型 掺杂区308与控制电路230电性相接，且第一 N型掺杂区308与第一 P型掺 杂区306形成第一二极管216。此外，此结构还包括第二 N型掺杂区310、第 三N型掺杂区312与第一栅极区314。第二 N型掺杂区310通过至少一第二二 极管316耦接至第一 N型掺杂区308，第一栅极区314、第二 N型掺杂区310 —以及第三N型掺杂区312形成骤回组件220。其中，于正常操作模式下，控制 电路230是用以提供一第一电压VI至第一 N型掺杂区308，以使第一 N型掺 杂区308收集多个带电载子。于静电放电模式下，控制电路230不提供第一 电压VI第一 N型掺杂区308，以使第一 N型掺杂区308不收集这些带电载子， 接垫20上的静电电荷将经由N型阱区304及P型基材302放电。
更进一步来说，于正常操作模式下，由于P型基板302中的电子是由具 有第一电压VI的第一二极管216的第一 N型掺杂区308所接收，故P型基板 302中将不具有使NPN双载子接面晶体管22与PNP双载子接面晶体管24导通 所必需的电子，所以NPN双载子接面晶体管22与PNP双载子接面晶体管24 是难以导通而使静电放电保护装置200具有较高的触发电压及维持电压。如 此，当接垫20接收到高电压的工作电压以正常操作时，静电放电保护装置200
具有高的触发电压与维持电压而不易导通，可避免骤回组件220被损毁。
而于静电放电模式下，当接垫20上的静电电荷的电压大于骤回组件220、 第一二极管216与二极管电路214所对应的触发电压时，骤回组件220被触 发，电流将从接垫20经由PNP双载子接面晶体管24、第一二极管216与二极 管电路214流向骤回组件220。此时，流经PNP双载子接面晶体管24的基极 的电流将会触发NPN双载子接面晶体管22，而使得NPN双载子接面晶体管22 导通并有电流流过。NPN双载子接面晶体管22导通之后将使流过PNP双载子 接面晶体管24的电流增加。NPN双载子接面晶体管22与PNP双载子接面晶体 管24之间的电流正回授效应将使得硅控整流器212导通，以快速地将接垫20 上的静电荷经由P型基材302排除，以达到静电防护的目的。如此，当静电 于接垫20上产生时，静电放电保护装置200具有低的触发电压与维持电压而 可快速地导通以排除静电电荷，可达到良好的静电防护的效果。
二极管电路214的二极管个数将会影响静电放电保护装置200的触发电 压与维持电压，其关系如下
Vtc —Vtn + n X Vd; Vhc —Vhn + n X Vd。
其中，Vtc为静电放电保护电路200的触发电压，Vtn为骤回组件220的 触发电压，(n-l)为二极管电路214中第二二极管的数目，二极管电路214中 第二二极管的数目加上第一二极管后，共有n个二极管。而Vd为第一二极管 及第二二极管的导通压降。Vhc为静电放电保护电路200的维持电压，Vhn为 骤回组件220的维持电压。由上述的公式可知，二极管电路214中二极管的 数目(n-l)越大，则静电放电保护电路200的触发电压Vtc与维持电压Vhc越 高，反之则越小。骤回组件220接收经过二极管电路214降压的输入电压， 降压后的输入电压会对骤回组件220进行充电，当骤回组件220充电至触发 电压Vtn时，会迅速骤回至维持电压Vhn。
以下将举数个实现静电放电保护电路200的例子以更清楚说明之。
第一例
图3是图2A的静电放电保护装置的第一例的电路图。控制单元230包括
电压提供单元232。电压提供单元232用以提供第一电压VI (例如是高电压Vcc) 至调节电路210。正常操作模式下，电压提供单元232提供第一电压VI，而 于静电放电模式下，电压提供单元232不提供任何电压。
第二例
请参考图4A，其是图2A的静电放电保护装置的第二例的电路图。请同时 参考图4B，其是图4A的静电放电保护装置的结构剖面图。静电放电保护装置 200的控制电路230包括开关电路234，开关电路234耦接于第一二极管216 的N极与接垫20之间。于一般操作模式下，开关电路234为导通的状态，于 静电放电模式下，开关电路234为关闭的状态。开关电路234包括N型金属 氧化物半导体晶体管Ml、电阻32与电容34。电阻32与电容34电性连接， 且电阻32的另一端耦接至接垫20，电容34的另一端耦接至接地电压。N型 金属氧化物半导体晶体管Ml具有栅极、漏极与源极，其栅极耦接至电容34 与电阻32间的节点，源极耦接至第一二极管216的N极，漏极耦接至接垫20。 于正常操作模式下，接垫20上的电压将对电容34充电，以使N型金属氧化 物半导体晶体管Ml导通，使得接垫20上的电压将作为第一电压VI提供给第 一二极管216的N极；于静电放电模式下，电容34的跨压几乎为零，使得N 型金属氧化物半导体晶体管Ml关闭，使得控制电路230不提供第一电压VI 至第一二极管216的N极。接垫20上瞬间产生的高压静电荷将来不及对电容 34充电，而使得N型金属氧化物半导体晶体管M1仍维持关闭，高压静电荷经 经由硅控整流器212排除。
第三例
请参考图5A，其是图2A的静电放电保护装置的第三例的电路图。请同时 参考图5B，其是图5A的静电放电保护装置的结构剖面图。开关电路236包括 P型金属氧化物半导体晶体管M2、电容36与电阻38。电阻38与电容36电性 连接，且电阻38的另一端耦接至接地电压，电容36的另一端耦接接垫20。 P 型金属氧化物半导体晶体管M2具有栅极、漏极与源极，其栅极耦接至电容36 与电阻38间的节点，漏极耦接至第一二极管216的N极，源极耦接至接垫20。
于正常操作模式下，接垫20上的电压将对电容36充电，使P型金属氧化物
半导体晶体管M2的栅极的电压为低电压而导通，使得接垫20上的电压将作 为第一电压V1提供给第一二极管216的N极；于静电放电模式下，当接垫20 突然有高压静电产生时，此高压将耦合至电容36的另一端，而使得P型金属 氧化物半导体晶体管M2的栅极的电压升高，而使得P型金属氧化物半导体晶 体管M2关闭，使得控制电路230不提供第一电压VI至第一二极管216的N 极。此时，高压静电荷经经由硅控整流器212排除。
第四例
请参考图6A，其是图2A的静电放电保护装置的第四例的电路图。请同时 参考图6B，其是图6A的静电放电保护装置的结构剖面图。控制电路230包括 开关电路238，开关电路238包括P型金属氧化物半导体晶体管M3与N型金 属氧化物半导体晶体管N4。其中，N型金属氧化物半导体晶体管M4具有第一 栅极、第一漏极与第一源极，P型金属氧化物半导体晶体管M3具有第二栅极、 第二漏极与第二源极。第一栅极耦接至电压源Vcc，第一源极耦接至接地电压， 第一漏极耦接至第二栅极。第二源极耦接至第一二极管216的N极，而第二 漏极耦接至接垫20。
如图6B所示，与图4B不同之处为，静电放电保护装置200的结构还包 括P型阱区318。 P型阱区318设置于N型阱区304中，第二 N型掺杂区310 与第三N型掺杂区312形成于P型阱区318中，且N型阱区304还包括第二 P 型掺杂区320、第三P型掺杂区322、第二栅极区324与第三栅极区326。第 二栅极区324是位于第一 P型掺杂区306与第二 P型掺杂区320之间，第三 栅极区326是位于第二 P型掺杂区320与第三P型掺杂区322之间。第二 P 型掺杂区320、第一 P型掺杂区306以及第二栅极区324形成P型金属氧化物 半导体晶体管，且第二P型掺杂区320、第三P型掺杂区322以及第三栅极区 326形成另一 P型金属氧化物半导体晶体管，此二 P型金属氧化物半导体晶体 管相互并连以获得图6A中的P型金属氧化物半导体晶体管M3。此种结构的P 型金属氧化物半导体晶体管M3为弱拉型(soft-pulled)P型金属氧化物半导体 晶体管。P型金属氧化物半导体晶体管M3的部分结构是与第一二极管216共
享，可达到省面积的效果。
于此例中，借助n型金属氧化物半导体晶体管m3的源极栅极间的寄生 电容c，与n型金属氧化物半导体晶体管m4导通时的等效电阻，故可使开关 电路238的操作方式接近于图5a的开关电路236。于正常操作模式下，n型 金属氧化物半导体晶体管m4导通，而使得p型金属氧化物半导体晶体管m3 亦导通；于静电放电模式下，p型金属氧化物半导体晶体管m3关闭。其余的 电路操作方式与上述图5a的静电放电保护装置类似，故在此不再赘述。
本发明上述实施例所揭示的静电放电保护装置，是利用第一二极管的n 极于正常操作模式下收集带电载子，使得硅控整流器不易被导通；而于静电 放电模式下，第一二极管的n极不收集带电载子，以加速硅控整流器的导通。 本发明实施例的静电放电保护装置利用第一二极管的n极来收集过多的带电 载子，以得到理想的触发电压与维持电压之外，进而达到良好的静电放电保 护的目的。此外，静电放电保护装置省略了以往的护环的设计，更可以有效 的减少集成电路的面积。
综上所述，虽然本发明已以一较佳实施例揭示如上，然而其并非用以限 定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神 和范围内，当可作各种等同的更动与润饰。因此，本发明的保护范围当视后 附的本申请权利要求范围所界定的为准。
权利要求
1.一种接垫的静电放电保护装置，包括一调节电路，包括一硅控整流器，其耦接至该接垫，该硅控整流器包括一第一二极管；一骤回组件，其耦接至该第一二极管的N极；以及一控制电路，其耦接至该第一二极管的N极，于一正常操作模式下，该控制电路是用以提供一第一电压至该第一二极管的N极，以使该第一二极管的N极收集复数个带电载子，并使得该硅控整流器不被导通，于一静电放电模式下，该控制电路不提供该第一电压至该第一二极管的N极，以使该第一二极管的N极不收集该些带电载子，并使得该硅控整流器导通以使该接垫上的静电电荷经由该硅控整流器放电。
2. 如权利要求1所述的接垫的静电放电保护装置，其特征在于，该骤回 组件为一 N型金属氧化物半导体晶体管，该硅控整流器还包括一 NPN双载子 接面晶体管与一 PNP双载子接面晶体管，该NPN双载子接面晶体管具有一第 一集电极、 一第一发射极与一第一基极，该PNP双载子接面晶体管具有一第 二集电极、 一第二发射极与一第二基极，该第一二极管的P极作为该第二发 射极，该第一二极管的N极与第二基极电性连接，该第一集电极耦接至该骤 回组件，该第二发射极耦接至该接垫，该第二基极耦接至该第一集电极，该 第二集电极耦接至该第一基极，于该静电放电模式下，当该接垫上的静电电 荷的电压大于该骤回组件及该第一二极管所对应的触发电压时，该骤回组件 被触发，且该NPN双载子接面晶体管与该PNP双载子接面晶体管被导通，以 使该接垫上的静电电荷经由该NPN双载子接面晶体管与该PNP双载子接面晶 体管放电。
3. 如权利要求1所述的接垫的静电放电保护装置，其特征在于，该控制 电路包括一电压提供单元，用以提供该第一电压。
4. 如权利要求1所述的接垫的静电放电保护装置，其特征在于，该控制 电路包括一开关电路，该开关电路耦接于该第一二极管的N极与该接垫之间， 于该一般操作模式下，该开关电路为导通的状态，于该静电放电模式下，该开关电路为关闭的状态。
5. 如权利要求4所述的接垫的静电放电保护装置，其特征在于，该开关 电路包括一电阻、 一电容与一 N型金属氧化物半导体晶体管，该电阻与该电 容电性连接，且该电阻的另一端耦接至该接垫，该电容的另一端耦接一接地 电压，而该N型金属氧化物半导体晶体管具有一栅极、 一第一源极/漏极与一 第二源极/漏极，该栅极耦接至该电容与该电阻间的一节点，该第二源极/漏极 耦接至该第一二极管的N极，该第一源极/漏极耦接至该接垫。
6. 如权利要求4所述的接垫的静电放电保护装置，其特征在于，该开关 电路包括一电容、 一电阻与一 P型金属氧化物半导体晶体管，该电阻与该电 容电性相接，且该电阻的另一端耦接至一接地电压，该电容的另一端耦接至 该接垫，而该P型金属氧化物半导体晶体管具有一栅极、 一第一源极/漏极与 一第二源极/漏极，该栅极耦接至该电容与该电阻之间的一节点，该第一源极/ 漏极耦接至该第一二极管的N极，该第二源极/漏极耦接至该接垫。
7. 如权利要求4所述的接垫的静电放电保护装置，其特征在于，该开关 电路包括一 P型金属氧化物半导体晶体管与一 N型金属氧化物半导体晶体管， 该N型金属氧化物半导体晶体管具有一第一栅极、 一第一漏极/源极与一第二 漏极/源极，该P型金属氧化物半导体晶体管具有一第二栅极、 一第三漏极/源 极与一第四漏极/源极，该第一栅极耦接至一电压提供单元，该第二漏极/源极 耦接至一接地电压，该第一漏极/源极耦接至该第二栅极，该第四漏极/源极耦 接至该第一二极管的N极，而该第三漏极/源极耦接至该接垫。
8. 如权利要求1所述的接垫的静电放电保护装置，其特征在于，该调节 电路还包括一二极管电路，该二极管电路包括至少一第二二极管，该骤回组 件通过该二极管电路耦接至该第一二极管的N极。
9. 如权利要求8所述的接垫的静电放电保护装置，其特征在于至少一第 二二极管的个数决定静电放电保护装置的触发电压与维持电压。
10. 如权利要求9所述的接垫的静电放电保护装置，其特征在于静电放电 保护装置的触发电压为该骤回组件的触发电压加上该第一二极管与该第二二 极管的个数和乘上二极管的导通压降，静电放电保护装置的维持电压为该骤 回组件的维持电压加上该第一二极管与该第二二极管的个数和乘上二极管的导通压降。
全文摘要
一种接垫的静电放电保护装置包括调节电路、骤回组件与控制电路。调节电路包括耦接至接垫的硅控整流器。硅控整流器包括第一二极管。骤回组件在不使用第二二极管的情况下，耦接至第一二极管的N极，在使用第二二极管的情况下，耦接至第二二极管的N极。控制电路耦接至第一二极管的N极，于正常操作模式下，控制电路是用以提供第一电压至该第一二极管的N极，以使第一二极管的N极收集多个带电载子，并使得硅控整流器不被导通，于静电放电模式下，控制电路不提供第一电压至第一二极管的N极，以使第一二极管的N极不收集带电载子。
文档编号H01L27/02GK101174622SQ200610143679
公开日2008年5月7日 申请日期2006年11月2日 优先权日2006年11月2日
发明者赖纯祥 申请人:旺宏电子股份有限公司