专利名称：在电子器件中形成sti区的方法
技术领域：
本发明涉及一种半导体工艺，尤其是集成电路(IC)制造，更具体 地涉及形成浅沟隔离(STI)区的步骤。本发明的方法导致表现出改善的 寄生边缘电流泄漏和窄宽度效应(narrowwidth effect)的半导体器件。
背景技术：
在CM0S工艺中，形成浅沟隔离(STI)区以提供半导体衬底上的不 同器件之间的电隔离。这种类型隔离的优点是可以实现较高的封装密度。 然而，STI的缺点是晶体管可以由氧化物减薄引起的边缘泄漏、沟道区 上栅极控制的二维效应、以及该边缘区域的掺杂剂损耗。另外，在这些 半导体器件的宽度按比例縮小时，边缘泄漏导致半导体器件的阈值电压 Vt的较大减小。存在几种方式用于改善边缘泄漏及其相关联的窄宽度效应。其示例 是增加边缘处的氧化物厚度或者STI沟槽侧壁的注入。第一个选项通常 导致封装密度的减小，而后一个选项具有以下缺点在STI间隙填充的 常规高温步骤期间，注入的掺杂剂在较大面积上扩散。US6，562，697描述了一种用于在集成电路中形成有源区的方法。将 刻蚀停止层形成于衬底的顶部上，并且将凹槽形成为通过刻蚀停止层进 入衬底。所述方法包括刻蚀停止层的回蚀。随后，使用该已回蚀的刻蚀 停止层作为注入掩模执行注入以形成有源区。在US6, 562， 697中描述的方法的缺点是通过进行刻蚀停止层的回 蚀，不但刻蚀了该层的侧边，而且减小了该层的厚度。这引入了刻蚀停 止层厚度的附加变化，这对于总的隔离结构具有消极的影响。湿法刻蚀 始终是应该从侧边刻蚀掉的刻蚀停止层的量和所述层的剩余厚度之间的 相互制约。太薄的氮化物层可能除了对于隔离结构的消极影响之外，对
于隔离结构的边缘处的附加注入还不是良好的阻挡层。此外，所述方法还表现出以下缺点刻蚀停止层的回蚀暗示着回蚀 距离非常难以控制，并且因此注入区域的最终位置难以控制。此外，由 于晶片内部刻蚀速率的变化，所获得的尺寸依赖于刻蚀的刻蚀速率和持 续时间。这可能由于晶片内刻蚀速率的变化导致晶片上不同位置处的刻 蚀停止层的较大厚度变化。发明内容本发明的目的是提出了一种用于在电子器件中形成隔离区的方法， 以及所产生的器件。该方法产生了具有改善特性的器件。 以上目的是通过根据本发明的方法实现的。本发明方法的优点是可以产生表现出改善的窄宽度效应和边缘泄 漏的器件。本发明的具体和优选方面将在所附独立权利要求和从属权利要求 中阐述。可以适当地将从属权利要求的特征与独立权利要求的特征、并 且与其他从属权利要求的特征结合，并不仅象权利要求中明确阐述的那样。本发明提出了一种在电子器件的制造工艺中形成隔离区的方法。所 述方法包括在衬底的顶部上形成已构图的掩模层和第一层，所述已构图的掩模 层具有侧壁；在已构图的掩模层的侧壁处形成隔板；使用已构图的掩模层和隔板作为掩模，在衬底中形成沟槽； 通过填充沟槽形成浅沟隔离区；使用至少已构图的掩模层作为掩模，执行第一离子注入；以及 去除己构图的掩模层。所述方法还可以包括在执行第一离子注入之前，至少部分地，即 部分地或完全地去除所述隔板。所去除的隔板材料的量是(对于某些注 入参数而言)控制将有多少注入离子到达衬底、并且他们将到达衬底的 什么位置的参数之一。在本发明的一个实施例中，可以在执行第一离子
注入之前，完全地去除所述隔板。通过根据本发明方法形成的诸如集成电路之类的半导体器件表现 出受抑制的窄宽度效应和边缘电流泄漏，而没有影响较大的宽度效应。 此外，根据本发明的方法对于在边缘处执行附加注入的那部分区域的临 界尺寸(CD)具有较好的控制。隔板的使用使得能够实现比当使用回蚀 掩模层时(如同现有技术中公知方法的情况)更好的受控区域。随着技 术特征尺寸越来越按比例缩小，这变得更加重要。所述隔板可以通过沉积第一层并且回蚀所述层以形成隔板来形成。例如，第一层可以是TEOS (原硅酸四乙酯)或HT0 (高温氧化)氧化物。 重要的是可以将用于形成第一层的材料相对于己构图的掩模层和衬底选 择性地进行刻蚀。可以通过刻蚀工艺来执行部分地去除隔板。在根据本发明的一个实施例中，衬底位于平面中，可以沿与衬底平 面大致垂直的方向执行第一离子注入。在另一个实施例中，可以沿与衬 底平面大致垂直的方向成角度ct的方向执行第一离子注入。角度oc典型 地在0至45。的范围。如果在注入之前没有去除隔板，需要在相对于与 衬底平面大致垂直的方向成非零度角上执行所述注入。可以通过采用 le'2至le'4cnf3之间的剂量、10至50keV之间的能量注入离子来执行第一离子注入。根据本发明，所述方法还可以包括第二注入步骤。 根据结合附图的以下详细描述，本发明的这些和其他特性、特征和 优点将是显而易见的，所述附图作为示例示出了本发明的原理。仅作为 示例给出该描述，而不是限制本发明的范围。以下引用的图指附图。
图1至图11示出了在根据本发明方法的实施例的集成电路中的隔 离结构的工艺中的连续步骤。在不同的图中，相同的附图标记指的是相同或类似的元件。
具体实施方式
本发明将相对于具体实施例、并且参考特定附图进行描述，但是本 发明不局限于此，而是仅由所附权利要求限制。不应该将权利要求中的 参考符号解释为限制本发明的范围。所述附图仅是示意性的，而非限制性的。在图中为了说明性的目的，将一些元件的尺寸进行放大，没有按 比例绘制。其中在该说明书和权利要求中使用的术语"包括"不排除其 他元件和步骤。其中当使用表示单个元件的冠词时，包括多个此种元件， 除非另有说明。此外，在描述和权利要求中使用的术语第一、第二、第三等用于在 类似的元件之间进行区分，而不必用于描述先后次序或时间次序。应该 理解的是如此使用的术语在合适的情况下是可交换的，并且这里描述的 本发明实施例能够按照除了这里所述或所示的顺序之外的顺序进行操作。此外，在描述和权利要求中使用的术语顶部、底部、上面、下面等 用于描述性目的，并且不必要用于描述相对位置。应该理解的是这样使 用的术语在合适的情况下是可交换的，并且这里描述的本发明实施例能 够按照不同于这里所述或所示的取向进行操作。本发明提出了一种用于在诸如集成电路之类的电子器件中形成隔 离区的方法。在以下描述中，将讨论根据本发明方法的连续步骤。参考图l，在第一步骤中，提供衬底41。在本发明实施例中，术语 "衬底"可以包括任意下面的材料或可以使用的材料，或者在其上可以 形成器件、电路或外延层的任何材料。在其他替换实施例中，该"衬底" 可以包括诸如掺杂硅、砷化镓(GaAs)、砷磷化镓(GaAsP)、磷化铟(InP)、 锗(Ge)、或硅锗(SiGe)衬底的半导体衬底。例如，"衬底"可以包括 除了半导体衬底部分之外的、诸如Si02或S:UN4层之类的绝缘层。因此, 术语"衬底"也包括玻璃上硅、蓝宝石上硅衬底。因此，术语"衬底" 用于一般地定义位于感兴趣的层或部分下方的多层要素。同样，"衬底" 可以是其上形成层的任意其他基底，例如玻璃或金属层。在衬底41的顶部上生长了诸如氧化层42之类的第一绝缘层。优选 地，这是通过热氧化实现的。然而，根据本发明还可以使用用于形成氧 化层的其他合适方式。典型地，第一氧化层42
模层43可以包括氮化物，但是在其他实施例中，掩模层43可以包括其 他合适的材料，假若其性能使得其作为用于抛光步骤(例如CMP (化学 机械抛光))的停止层，使得其对于第三绝缘层48的刻蚀(例如，湿法 氧化物刻蚀)具有抗蚀性，并且其对于各向异性衬底的刻蚀(例如产生 沟槽(如下所述)的干法Si刻蚀)具有抗蚀性。然而在另外的描述中，将掩模层43称作氮化物层43。应该理解的 是这只是为了易于解释，并且不是为了限制。氮化物层43可以具有100 至200nm之间的厚度。支撑第一氧化物层42和氮化物层43的衬底41 如图1所示。在接下来的步骤中，对氮化物层43进行刻蚀以形成已构图的氮化 物层44 (图2)。例如，这可以通过本领域普通技术人员公知的光刻来实 现。例如，光刻工艺包括以下连续步骤。首先，例如通过旋涂将光致抗 蚀剂涂敷到衬底41上的氧化物层42顶部上的氮化物层43的顶部上。例 如，光致抗蚀剂层可以具有几个微米的厚度、并且可以是由可以用作光 致抗蚀剂的任意合适的聚合物(例如聚乙烯肉桂酸酯、或基于热塑性酚 醛树脂(novolak)的聚合物)构成。随后，施加掩模以将图案对齐到衬 底41上。然后通过UV光经过掩模照射所述光致抗蚀剂层。在照射之后， 对光致抗蚀剂显影，依赖于所使用光致抗蚀剂的类型，引起光致抗蚀剂 的已照射部分(正抗蚀剂)或未照射部分(负抗蚀剂)的去除。然后使 用己显影的光致抗蚀剂层作为掩模对氮化物层43构图，其后典型地通过 使用有机溶剂去除光致抗蚀剂层的剩余部分。结果如图2所示。在已构图的氮化物层44a的顶部上沉积第二绝缘层45 (参见图3)。 例如，第二绝缘层45可以是氧化层45，例如TEOS或HTO氧化物层。重 要的是可以相对于已构图的氮化物层44和衬底41选择性地刻蚀形成第 二层45的材料。在另外的描述中，第二层45也称为第二氧化物层45。 然而，这并非限制本发明，因为只将其用来易于解释。第二氧化物层45 可以具有20至80nm之间的厚度。在随后的步骤中，对第二氧化物层45 各向异性地进行回蚀以形成氧化物隔板46 (参见图4)。氧化物隔板46 的尺寸将由第二氧化层45的厚度来确定，氧化物隔板46从该第二氧化 层45形成。例如，可以通过使用终点检测很好地控制隔板刻蚀。按照那 种方式，可以补偿刻蚀速率的变化。与本发明的方法相对比，利用湿法 刻蚀(如现有技术方法所公知的情况下)获得的尺寸依赖于刻蚀的刻蚀 速率和持续时间。这将导致由于晶片内的刻蚀速率变化引起的较大变化、 或者由于图案密度差别引起的刻蚀速率差。接下来，在衬底41中没有被已构图的氮化物层44或隔板46覆盖 的位置处刻蚀沟槽47，例如在该示例中是氧化物隔板。刻蚀工艺可以是 任意合适的刻蚀工艺，所述刻蚀工艺对形成隔板46的材料(例如氧化 物)、以及对形成掩模层43的材料(即，在该示例中是氮化物)是选择 性的。该步骤如图5所示。在下一个步骤中，将衬底41中的沟槽47用第三绝缘层48填充。 优选地，这可以通过使用衬里氧化、随后进行氧化物填充来实现。该氧 化物填充是通过沉积第三氧化物层48来执行的，所述第三氧化物层48 具有这样的厚度，使得其覆盖到目前为止在工艺中获得的整个结构。这 如图6所示。由于HDP氧化物沉积期间沉积和溅射的结合，第三氧化物 层48顶部上的峰是典型的HDP (高密度等离子体)氧化物。然而，如果 将其他方法用于沉积第三氧化物层48，第三氧化物层48表面的顶部可 以具有不同的形状。所述第三氧化物层48应该具有良好的间隙填充能 力。此后，通常执行高温致密化作用。可以在1000至120(TC的温度执 行衬里氧化和致密化。然后，对第三氧化物层48进行平面化。例如，这 是通过对于本领域普通技术人员公知的诸如化学机械抛光(CMP)之类的 抛光工艺来实现的。平面化之后的结构如图7所示。因为在氧化物和氮 化物之间存在一定的CMP工艺选择性，抛光之后第三氧化物层48的水平 面和已构图的氮化物层44的水平面可能有些差别，如可以从图7中所看 到的。在可选择的另外步骤中，执行湿法氧化。那样，将氧化物隔板46 至少部分地(即，部分地或完全地)去除，并且将第三氧化物层48部分 地去除(如图8所示)，从而形成浅沟隔离(STI〉区49。接下来，执行如图9所示的第一注入步骤。使用至少已构图的氮化 物层44作为掩模执行第一离子注入。这意味着只将离子注入到衬底41 没有由已构图的氮化物层44覆盖的那部分上，而不会注入到被其他离子
阻挡层覆盖的那部分上，导致形成注入区51。调节注入的能量以避免注入物质穿透氮化物(典型地为100至200nm厚)进入沟道区。然而，所 述能量应该足够高以使注入物质能够穿透绝缘材料(例如，氧化物层， 如果在衬底41的顶部上存在)。例如，在将要提供注入区51的位置处仍 然存在的绝缘材料的厚度可以为0至60nm的范围。另外，在前一个步骤 期间已经选择性地去除的隔板材料的量也是确定注入到衬底中的材料 (即离子)的量和位置的参数之一。根据本发明可以使用的典型能量范 围在10至50keV之间。根据本发明的方法可以使用范围在1^至le"cirf3 的典型注入剂量。在图9给出的示例中，沿大致与衬底41平面垂直的方向执行离子 注入，如通过箭头50所示。然而在根据本发明的其他实施例中，也可以 执行倾斜注入，即注入方向可以与衬底41的平面大致垂直的方向成oc 角，如图IO所示。对于角度oc的典型值可以是O至45°之间。通过使 用该倾斜注入，甚至可以更精确地控制注入区51的延伸。可以认为这是 一种精细的调节方法。如果需要，可以利用不同的掩模、不同的角度、 不同的注入能量和注入物质来重复注入，以在相同衬底上优化不同类型 的器件。在下一个步骤中，例如利用湿法刻蚀去除已构图的氮化物层44。为 此步骤，可以使用对于本领域普通技术人员公知的任意合适的刻蚀工艺， 假若其对于氧化物是选择性的，并且因此不会刻蚀氧化物层42和填充沟 槽47的氧化物49。图ll示出了具有根据本发明方法形成得到的浅沟隔 离(STI)区49的衬底41，所述STI区49包括边缘处的附加注入区51。在进一步的步骤中，可以在注入区51和在第一离子注入时遮蔽的 区域中执行第二注入操作。基本上，总是要求该步骤确定阈值电压。通 常该第二注入步骤包括采用典型地范围在le"至5e'3cnf3的剂量、范围从 10keV最高到1. 5MeV的能量进行的多次注入。注入角度典型地可以是0 度到IO度之间。在该步骤之后，去除已构图的掩模44，如图11所示。绝缘层42、 49 (例如氧化物层)的最终厚度(尤其在去除掩模44的界面处)可能依 赖于将隔板46回蚀到什么程度而变化(即，部分去除隔板46时回蚀到
层42以上的水平面、或者完全去除隔板46时回蚀到层42以下的水平面； 或者甚至至少部分地去除隔板46下面的绝缘层)。在其边缘处形成具有附加注入区51的STI区49之后，可以如本领 域普通技术人员所公知地执行集成电路的进一步处理，即诸如晶体管之 类的电子器件可以形成于如图11所示结构的顶部上。根据本发明的方法，当在形成STI区49之后执行离子注入，并且 因此在要求高温的工艺步骤之后，可以利用与本领域普通技术人员公知 的标准阱注入相同的热预算来执行附加注入，从而避免太多的扩散。根据本发明方法形成的诸如集成电路之类的半导体器件表现出抑 制的窄宽度效应和边缘电流泄漏，而没有影响较大的宽度。对于窄宽度 器件，抑制泄漏电流一个或两个量级依赖于注入离子的剂量是可实现的。 同样依赖于注入离子的剂量，可以完全地抑制窄宽度减小。另外，与现 有技术方法相比，根据本发明的方法具有在边缘处执行附加离子注入的 区域中CD的更好控制。通过使用隔板46，可以实现比当使用回蚀掩模 层时(如US 6， 562， 697的情况)好得多的受控区域。随着技术特征尺寸 越来越按比例缩小，这变得更加重要。隔板46的尺寸可以由第二氧化物 层45的厚度来控制，而可以使用端点检测来执行隔板46的刻蚀。应该理解的是，尽管这里已经针对根据本发明的器件讨论了优选实 施例、具体结构和配置以及材料，在不脱离本发明范围和精神的情况下 可以作出形式和细节上的各种改变和修改。
权利要求
1.一种在电子器件的制造工艺中形成隔离区(49)的方法，所述方法包括在衬底(41)的顶部上形成已构图的掩模层(44)和第一层(45)，所述已构图的掩模层(44)具有侧壁；在已构图的掩模层(44)的侧壁处形成隔板(46)；使用所述已构图的掩模层(44)和所述隔板(46)作为掩模，在所述衬底(41)中形成沟槽(47)；通过填充所述沟槽(47)形成浅沟隔离区(49)；至少使用所述已构图的掩模层(44)作为掩模，执行第一离子注入；以及去除所述已构图的掩模层(44)。
2. 根据权利要求1所述的方法，还包括在执行第一离子注入之前， 至少部分地去除所述隔板(46)。
3. 根据权利要求1所述的方法，其中，隔板(46)是通过以下步骤形成沉积第一层(45);以及回蚀所述第一层(45)以形成隔板(46)。
4. 根据权利要求3所述的方法，其中，沉积所述第一层(45)是通过 形成TE0S氧化物层来执行的。
5. 根据权利要求1所述的方法，其中，衬底(41)位于平面中，沿与 衬底(41)的平面大致垂直的方向执行第一离子注入。
6. 根据权利要求1所述的方法，其中，衬底(41)位于平面中，沿与 衬底(41)的平面大致垂直的方向成角度oc的方向执行第一离子注入。
7. 根据权利要求1所述的方法，其中，通过采用le"至le14cm—3之间 的剂量、10至50keV之间的能量注入离子来执行所述第一离子注入。
8. 根据权利要求1所述的方法，还包括执行第二注入步骤。
9. 根据权利要求1所述的方法，其中，通过执行刻蚀工艺来部分地去除所述隔板(46)。
全文摘要
本发明涉及一种制造集成电路的方法，具体地涉及形成浅沟隔离(STI)区的步骤。根据本发明的方法导致具有减小窄宽度效应和边缘泄漏的电子器件和集成电路。这是通过在形成STI区之后、在STI区的边缘附近执行附加粒子注入步骤来实现的。
文档编号H01L21/70GK101164158SQ200680004437
公开日2008年4月16日 申请日期2006年2月1日 优先权日2005年2月11日
发明者乔安·D·博特, 纪尧姆·迪布瓦 申请人:Nxp股份有限公司