专利名称：制造倒t形沟道晶体管的方法
技术领域：
本发明涉及集成电路，并且尤其涉及一种制造倒T形沟道晶体管 的方法。
背景技术：
对于增加MOS晶体管的密度和电特性的制造来讲，FinFET的 使用是极具吸引力的。鳍片(fin)立在衬底上来起到沟道的作用，从 而晶体管的主要部分是垂直的而不是横向的.除在衬底表面之上的结 构中以外，沟道方向是横向的.然而，困难之一是调节晶体管的电流 驱动的能力，尤其是增加电流驱动的能力。在横向的晶体管中，通过 改变沟道宽度容易调节电流驱动. 一种增加沟道宽度的方式是增加鳍 片高度，但是这通常不切实际，因为通常选择鳍片高度为最大的实用 高度，并且使用可改变鳍片高度的方法也存在困难。通常增加电流驱 动的已接受方式是使用多于一个鳍片。因此，只有增加鳍片高度才可 以方便地获得沟道宽度的增加，而沟道宽度的增加需要用于每个附加 鳍片的附加空间.期望鳍片之间的空间较小，然而有多小是受到光刻 的间距限制的限制.
因此，需要一种提供更有可制造性的FinFET的技术，其具有可 调节的电流驱动，并且优选地不需要增加鳍片高度.
对本领域的技术人员来讲，根据以下结合附图对其优选实施例的 详细描述，本发明前述的和进一步的以及更为具体的目的和优点将是 显而易见的
困l是在根据本发明实施例的工艺阶段的半导体器件的截面视图2是在图1所示的工艺阶段之后的工艺阶段的图1的半导体器件 的截面视图3是在图2所示的工艺阶段之后的工艺阶段的半导体的截面视
图4是在图3所示的工艺阶段之后的工艺阶段的半导体的截面视
图5是在图4所示的工艺阶段之后的工艺阶段的半导体器件的截 面视图6是在图5所示的工艺阶段之后的工艺阶段半导体器件的截面
视图7是图6的半导体器件的顶视图8是在根据本发明可替换实施例的工艺阶段的半导体器件结构
的截面视图9是在随后的工艺阶段的图8的半导体器件结构的截面视图； 图10是在随后的工艺阶段的图9的半导体器件结构的截面视图； 图11是在随后的工艺阶段的图10的半导体器件结构的截面视图； 图12是在随后的工艺阶段的图11的半导体器件结构的截面视图； 图13是在随后的工艺阶段的半导体器件结构的截面视图； 图14是6晶体管SRAM单元的电路图，在制造中图8-13的工艺是 有用的；以及
图15是图14的6晶体管SRAM单元的一部分的顶视图，在制造中， 图8-13的工艺是有用的.
具体实施例方式
一方面，利用沟道的横向延伸部来制造FinFET，从而增加 FinFET的电流驱动.横向延伸部沿着衬底的表面与FinFET的鳍片 相邻地延伸.置于鳍片上的栅极也置于横向延伸部上.通过侧壁间隔 件来限定横向延伸部.通过除了留下錄片之外还在村底上留下半导体材料底板(floor)的蚀刻来形成鳍片。在鳍片的两侧上形成侧壁间隔件 以在对半导体材料底板的蚀刻中起到掩模的作用，从而留下横向延伸 部.该横向延伸部在侧壁间隔件宽度的范围内是可选择的，使用传统 的侧壁形成技术，该宽度从50至1000埃是容易调节的.因此，该横 向延伸部带来增加的电流驱动，该增加的电流驱动是可选择的，但不 限于对应于鳍片高度的增加.通过参考附图和以下说明更好地理解这 一点。
在图1中所示的是半导体器件结构10，其具有衬底12、在衬底 12上的横向半导体层14、鳍片16和置于鳍片16上的硬掩模18.衬 底12提供对晶体管的物理支撑.衬底12优选地是氧化硅，但也可以 是另外的绝缘材料或材料的合成物.衬底12的顶部是电绝缘体.通 过利用硬掩模18作为掩模的蚀刻来形成鳍片16.硬掩模18优选地是 氮化硅，但可以是作为对半导体材料的有效蚀刻掩模的另外的材料或 材料组合.对于这种情况，光致抗蚀剂可能不够，这是因为对于光致 抗蚀剂来讲需要相对较大的厚度.在本示例中，半导体材料优选地是 硅，但是也可以诸如硅锗或砷化镓之类的其它材料.横向半导体层14 被回蚀刻而留下期望的厚度.所选择的厚度是基于各种已知标准的设 计选择，该已知标准通常类似于在SOI衬底中选择半导体厚度的标 准.可以认为衬底12的表面为水平表面，从而鳍片16起到垂直有源 区的作用.类似地，橫向半导体层起到水平有源区的作用.
图2中示出的是在横向半导体层20、硬掩模18和鳍片20上形 成村层20并在鳍片16周围形成侧壁间隔件22之后的半导体器件结 构IO.从图2显而易见，在衬层20之后形成側壁间隔件22.衬层20 优选地是氧化硅，其被热生长，但也可以被沉积.侧壁间隔件22优 选地是氮化硅，但也可以是可起到蚀刻掩模作用的其它材料.因为其 将被去除，所以不必是绝缘体.
困3中所示的是在使用侧壁间隔件22作为掩模来独刻横向半导 体层之后的半导体器件10.诸如氣等离子体之类的各向异性蚀刻是优 选的.该蚀刻暴露剩余的横向半导体层14的側部.图4中所示的是在横向半导体层14的侧部上生长氧化物层24 之后的半导体器件10.目的是在随后的侧壁间隔件去除工艺期间保护 橫向半导体层14.
图5中所示的是在去除侧壁间隔件22、氧化物层24、衬层20 和硬掩模18之后的半导体器件10。所有这些被去除的结构元件 (feature)可选择为具有相对于硅的选择蚀刻能力.该蚀刻优选地是湿 法蚀刻，因为不需要各向异性蚀刻.也可以使用各向同性或各向异性 的干法蚀刻.
图6中所示的是在形成栅电介质26和在栅电介质26上形成栅极 28之后的半导体器件10.优选地通过氧化硅的高温生长来形成栅电 介质26，该高温生长是形成栅电介质的常用方法.也可以使用诸如高 k电介质如氧化铪之类的其它栅电介质.这种高k电介质被沉积而非 被生长.以用于finFET的传统方式来形成半导体器件10的源和漏。
图7中所示的是图6的半导体器件10的立体视图，图7示出了 在栅极28的一侧上的源/漏区30，其具有传统的升高部分，但在该示 例中还包括横向半导体层14的一部分。类似地，在栅极28的另一侧 上的源/漏区32具有传统的升高部分，而且也包括横向半导体层14 的一部分.这示出了横向半导体层14的水平有源区外观(aspect)是针 对源、漏和沟道的.在图7中没有单独示出的栅电介质26覆盖源/漏 30和32、横向半导体层14和維片16.
因此，图6和7示出了具有用于沟道的鳍片和作为沟道的横向部 分的晶体管.可以通过调节侧壁间隔件22的宽度来调节横向部分. 在蚀刻后保留的横向半导体层14的宽度越大，形成的晶体管的电流 驱动能力越大.因此，形成的晶体管具有比仅为单維片器件更大的增 益，而不需要由于添加附加的雄片需要的衬底12上的所有区域.此 外，增益和随之产生的电流驱动在任何可获得的侧壁间隔件宽度内是 可选择的.实际上，可以选择任何增益，因为仍然可以添加附加的鳍 片，其中仅某个鳍片或某些鳍片具有拥有所选宽度的横向半导体层.
图8中所示的是半导体器件50,其具有衬底52;横向半导体层54;鳍片56;鳍片58;鳍片60;在鳍片56上的硬掩模62;在鳍片 58上的硬掩模64;在鳍片60上的硬掩模66;在鳍片56、 58和60上 的衬层68;横向半导体层54;硬掩模62、 64和66;鳍片56周围的 侧壁间隔件70;鳍片58周围的侧壁间隔件72以及鳍片60周围的侧 壁间隔件74.图8的半导体器件50的优选材料和选择与针对半导体 器件10所描述的相同.因此在该处理中这一点，实际上存在与图2 所示的相同的三个器件.
图9中所示的是在类似于从图2到图3的转变的、使用侧壁间隔 件70、 72和74作为掩模来执行蚀刻后的半导体器件结构50,这形成 三种器件结构，其中的每种具有横向半导体层54的分离部分.尽管 该蚀刻将该三种器件结构分开，但是可以用光致抗蚀剂掩模来阻止在 未被示出的其它位置中对横向半导体层54的蚀刻.例如，横向半导 体层54接触源/漏区的区域可以是接触另一晶体管的源/漏区的区域， 在该区域中，可以应用光致抗蚀剂掩模来维持该接触.为确保在接合 的源/漏之间的有效电接触，随后进行硅化处理是有效的，
图10中所示的是在形成掩模76和掩模78之后的半导体器件结 构IO.掩模76形成在鳍片56以及其下的横向半导体层54之上，使 得在鳍片56的两侧上的侧壁间隔件70被覆盖.掩模78是从鳍片60 到鳍片60的一侧，该鳍片60的一侧在覆盖侧上的横向半导体层54 和侧壁间隔件74上延伸.于是，暴露鳍片60的另一侧上的侧壁间隔 件74.在鳍片58上没有掩模，从而暴露侧壁间隔件72.鳍片60优 选地是大约200埃，从而可以重复地获得对其的对准.
图11中所示的是在去除侧壁间隔件72和侧壁间隔件74的在鳍 片60的侧面80上的部分之后的半导体器件结构40.在侧壁间隔件 72被去除的情况下，然后去除衬层68，并且然后通过蚀刻来去除原 来在侧壁间隔件72下的横向半导体层54.类似地，去除原来在侧壁 间隔件的与侧面80相邻的部分下的衬层68，并且去除原来在侧壁间 隔件的与侧面80相邻的部分下的横向半导体层54,在对衬层68和横 向半导体层54的蚀刻期间保持掩模76和80，因为在图11中未示出的其它位置中可以存在其它掩模，其进行保护以免于对横向半导体层
54的部分的蚀刻.
图12中所示的是在去除侧壁间隔件70、剩余的侧壁间隔件74 和衬层68之后的半导体器件结构50.于是，暴露鳍片56、 58和60 以及剩余的横向半导体层54。
图13中所示的是在生长出栅电介质84、 86和88并形成栅极90 和92之后的半导体器件结构50.这形成了晶体管94、 96和98.晶 体管94使用鳍片56作为垂直有源区，而连接到鳍片56的横向半导 体层54形成了类似于图6和7的半导体器件10的倒T形沟道晶体管. 栅电介质84覆盖晶体管94的半导体结构.栅电介质86覆盖鳍片58. 栅电介质88覆盖晶体管98的半导体结构.晶体管96具有通过与晶 体管94和96的形成集成的工艺而制造的传统FinFET的所得结构. 晶体管94和96共享相同的用作用于这两个晶体管的栅极的栅极层 卯.晶体管98具有晶体管94的水平有源区的一半的水平有源区.这 是用作SRAM单元的特别方便的组合.
图14中所示的是使用利用如晶体管94、 96和98的晶体管制造 的晶体管的SRAM单元100的电路图.SRAM单元100包括N沟道 晶体管102、 104、 110和112以及P沟道晶体管106和108,该电路 配置是传统的.晶体管102和104是下拉晶体管，晶体管106和108 是上拉晶体管，而晶体管110和112是传输(pass)晶体管.晶体管102 和106被耦合在一起作为一个存储节点，晶体管104和108被耦合在 一起作为另 一个存储节点.共享存储节点的每对晶体管形成反相器. 其中维持位(bit)的SRAM单元100的存储部分包括在锁相配置中 交叉耦合的两个反相器.传输晶体管110和112都被连接到字线111, 并且当使能字线111时，将位线114和116连接到SRAM单元100 的存储部分.使得晶体管110和112如同图13的晶体管98.使得晶 体管106和108如同晶体管96.使得晶体管102和104如同晶体管 94,
图15中所示的是示出如在图14的电路困所示连接的晶体管102、 106和110的SRAM单元100的部分120的顶示图.部分120 包括鳍片122、 124和130.鳍片122和130相平行。鳍片124的一端 连接到鳍片122,另一端连接到鳍片130的存在接触区128的端部. 在本示例中，用于鳍片的接触区与鳍片具有相同的高度，但更宽，类 似于图13的栅电极92的栅电极138在接触区134和鳍片124与鳍片 122相接的位置之间在鳍片122上方经过。该栅电极被连接到字线 111，字线111在部分120上的互连层中的金属线中延伸，所以其未 在图15中示出。在栅电极138在鳍片122上方经过的位置处，横向 半导体层142从鳍片122的底部处的鳍片122开始横向延伸，横向半 导体层142类似于与图13中的与鳍片60相邻的横向半导体层54.因 此，鳍片122、栅电极138和横向半导体层142被用来形成如同晶体 管98的晶体管110,使用接触区134来与位线114接触，如图14所 示.位线114在部分120上的互连层中作为金属线延伸，所以位线114 未在图15中示出.
分别类似于实现晶体管94和96的类型来构建晶体管102和106. 在鳍片124以下的区域中的鳍片122具有在两侧上的横向半导体层 142.另一方面，鳍片130不具有与其相邻的横向半导体层142.类似 于图13的栅电极卯的栅电极140在鳍片130和122上方经过.因为 栅电极140在鳍片124和接触区136之间的位置中的鳍片122上方经 过，所以其在鳍片122的两側上的横向半导体层142的上方经过.栅 电极140在接触区128和接触区132之间的鳍片130上方经过.在鳍 片122和鳍片122两侧上的横向半导体层142上方经过的栅电极140 导致形成如同图13中的晶体管94的晶体管结构.在不具有横向半导 体层的鳍片130上方经过的栅电极140导致形成如同图13中的晶体 管96的晶体管结构.接触区136被用来接触地电位.接触132被用 来接触正电源VDD.接触128被用来接触晶体管104和108的栅极. 鳍片124提供在晶体管102和106的漏极之间的接触.因此，部分120 有效地提供用于图14的晶体管102、 106和110的电路连接.此外可 以扩展这种布局以利用部分120的对称表示来形成SRAM布局.部分120是图13中所示的三种晶体管类型的一种使用，从而避 免不得不使用附加的鳍片来实现附加的电流驱动.在部分120的示例 中，通过在鳍片的仅仅一侧上添加横向半导体层，相对于只有单鳍片 的情况，增加了N沟道传输晶体管106和108的电流驱动.通常认为 下拉晶体管102和104具有比传输晶体管更大的电流驱动是令人满意 的.如果传输晶体管与下拉晶体管相比需要有甚至更小的电流驱动， 那么可以去除横向半导体层.类似地，如果P沟道上拉晶体管需要更 大的电流驱动，那么可以在P沟道鳍片的一侧或者甚至两侧上添加横 向半导体层.因此，图13的三种晶体管类型在调节三种晶体管类型 (上拉、下拉和传输)的电流驱动时提供了灵活性，其弥补了 SRAM 单元来实现那些电流驱动的期望比率.图13的三种晶体管类型的灵 活性可以緩解平行放置鳍片的需要，但是即使电流驱动要求高到需要 多个鳍片，也可以结合需要多个鳍片的晶体管来使用图13的三种晶 体管类型，从而减少需要添加的鳍片的数量和/或提供更接近理想比率 的电流驱动比率。
对于本领域的技术人员来讲，容易对为了说明目的而在此选择的 实施例做出各种改变和修改.例如，为SRAM显示了特定的益处，但 是其它电路类型也可是有益的.在这种修改和改变不脱离本发明精神 的程度上，旨在使这些包括在仅通过所附权利要求的^S平解释而评估 的其范围内.
权利要求
1.一种用于创建倒T形场效应晶体管的方法，包括在衬底上创建水平有源区和垂直有源区；在所述垂直有源区的第一侧和所述垂直有源区的第二侧上形成侧壁间隔件；去除所述水平有源区的未被所述侧壁间隔件覆盖的部分；去除所述侧壁间隔件；在所述水平有源区的至少第一部分和所述垂直有源区的至少第一部分上形成栅电介质；在所述栅电介质上形成栅电极；以及在所述水平有源区的至少第二部分和所述垂直有源区的至少第二部分上形成源区和漏区。
2. 如权利要求l所述的方法，还包括在所述水平有源区和所述垂 直有源区上形成衬层，
3. 如权利要求2所述的方法，其中所述衬层用作用于形成所迷侧 壁间隔件的蚀刻停止层.
4. 如权利要求2所述的方法，其中所述衬层包括氧化硅。
5. 如权利要求l所迷的方法，其中所述侧壁间隔件包括氮化硅或 氧化硅中的一种.
6. 如权利要求l所述的方法，还包括在去除所述水平有源区的 未被所述侧壁间隔件覆盖的部分之后，氧化所述水平有源区的任何暴 露部分.
7. 如权利要求l所述的方法，其中所述侧壁间隔件具有基部，所 述基部在所述垂直有源区的每一侧上的宽度基本上相等.
8. 如权利要求l所述的方法，其中去除所述侧壁间隔件包括使用 湿法蚀刻工艺。
9. 如权利要求8所述的方法，其中使用磷酸进行所述湿法蚀刻工 艺的部分.
10. 如权利要求l所述的方法，其中所述侧壁间隔件的基部宽度 在10埃至1000埃的范围内.
11. 如权利要求l所述的方法，其中所述水平有源区的高度小于 所述垂直有源区的宽度。
12. —种用于在村底上创建水平有源区和垂直有源区的方法，包括在所述村底上创建水平有源区和垂直有源区； 在所述垂直有源区的第一侧和所述垂直有源区的第二侧上形成 侧壁间隔件；使用掩模掩蔽所述水平有源区的 一部分、所述垂直有源区的 一部 分和所述侧壁间隔件的一部分；去除所述侧壁间隔件的未被所述掩模覆盖的部分；以及 去除所述水平有源区的未被所述侧壁间隔件或所述掩模覆盖的部分.
13. 如权利要求12所述的方法，还包括在所述水平有源区和所述 垂直有源区上形成衬层.
14. 如权利要求13所述的方法，其中所述衬层用作用于形成所述 侧壁间隔件的蚀刻停止层.
15. 如权利要求13所述的方法，其中所述村层包括氧化硅。
16. 如权利要求12所述的方法，其中所述侧壁间隔件包括氮化硅 或氧化硅中的一种.
17. —种用于创建场效应晶体管的L形沟道的方法，包括 在衬底上创建水平有源区和垂直有源区；在所述垂直有源区的第一侧和所述垂直有源区的笫二侧上形成 側壁间隔件；从所述垂直有源区的所述第一侧或所述垂直有源区的所述第二 侧之一去除所述侧壁间隔件；去除所述水平有源区的未被所述侧壁间隔件覆盖的部分； 去除所述侧壁间隔件；在所述水平有源区的至少笫一部分和所述垂直有源区的至少第一部分上形成栅电介质；在所述栅电介质上形成栅电极；以及在所述水平有源区的至少第二部分和所述垂直有源区的至少第 二部分上形成源区和漏区.
18. 如权利要求17所述的方法，还包括在所述水平有源区和所述 垂直有源区上形成衬层.
19. 如权利要求18所述的方法，其中所述衬层用作用于形成所述 侧壁间隔件的蚀刻停止层。
20. 如权利要求18所述的方法，其中所述衬层包括氧化硅，并且 所述侧壁间隔件包括氮化硅或氧化硅中的一种，
21. 如权利要求17所述的方法，还包括在去除所述水平有源区 的未被所述侧壁间隔件覆盖的部分之后，氧化所述水平有源区的任何 暴露部分.
全文摘要
提供了一种用于创建倒T形场效应晶体管(10)的方法。该方法包括在衬底(12)上创建水平有源区(14)和垂直有源区(16)。该方法还包括在垂直有源区的第一侧和垂直有源区(16)的第二侧上形成侧壁间隔件(22)。该方法还包括去除水平有源区(14)的未被侧壁间隔件(22)覆盖的部分。该方法还包括去除侧壁间隔件(22)。该方法还包括在水平有源区(14)的至少第一部分和垂直有源区(16)的至少第一部分上形成栅电介质(26)。该方法还包括在栅电介质(26)上形成栅电极(28)。该方法还包括在水平有源区的至少第二部分和垂直有源区(16)的至少第二部分上形成源区(30)和漏区(32)。
文档编号H01L21/335GK101297406SQ200680039732
公开日2008年10月29日 申请日期2006年10月11日 优先权日2005年10月25日
发明者L.·马修, R·R·莫拉 申请人:飞思卡尔半导体公司