专利名称：具有存储层的背栅半导体器件的制作方法
技术领域：
本发明一般涉及半导体器件，更具体地涉及一种具有存储层的背 栅半导体器件及其形成方法。
背景技术：
传统的单栅极和双栅极完全耗尽型绝缘半导体晶体管(FDSOI) 有与减轻短沟道效应和减小无用寄生电容相关的优点。然而，当被用 作非易失性存储器时，这些晶体管需要编程，例如热载流子注射(HCI) 编程。由于碰撞电离，HCI编程导致空穴的产生。然而，由于在这些 FDSOI器件中的本体(body)的浮动本质，碰撞电离产生的空穴会在 这些FDSOI器件的本体中蓄积。蓄积的空穴又会产生足够的电位进 而产生问题，例如FDSOI器件的突发击穿(snap-back)。
因此，需要改进的完全耗尽型半导体器件及其形成方法。
通过参照附图，可以更好地理解本发明，并且使得本发明的许多 目的、特征、及优点对本领域技术人员来说显而易见。
图1是键合在一起形成合成晶片(resultant wafer )的两个晶片 的一个实施方式的侧^f见图。
图2表示键合晶片的一个实施方式的侧视图。
图3表示晶片制造过程中的一个阶段的一个实施方式的部分剖 面侧^L图。
图4表示晶片制造过程中的另一阶段的一个实施方式的部分剖 面侧视图。
图5表示晶片制造过程中的另一阶段的一个实施方式的部分剖面侧视图。
图6表示晶片制造过程中的另一阶段的一个实施方式的部分剖 面侧视图。
图7表示晶片制造过程中的另一阶段的一个实施方式的部分剖 面侧视图。
图8表示晶片制造过程中的另一阶段的一个实施方式的部分剖 面侧视图。
图9表示晶片制造过程中的另一阶段的一个实施方式的部分剖 面侧^L图。
图IO表示晶片制造过程中的另一阶段的一个实施方式的部分剖 面侧视图。
图11表示晶片制造过程中的另一阶段的一个实施方式的部分剖 面侧视图。
图12表示晶片制造过程中的另一阶段的一个实施方式的部分剖 面侧视图。
图13表示晶片制造过程中的另一阶段的一个实施方式的部分剖 面侧视图。
图14表示晶片制造过程中的另一阶段的一个实施方式的部分剖 面侧视图。
图15表示晶片制造过程中的另一阶段的一个实施方式的部分剖 面侧3见图。
熟练技术人员理解附图中的元件是为了简单和清楚而被例示的， 未必是按比例画出的。例如，附图中的某些元件的尺寸相对于其他元 件被夸大，以有助于更好地理解本发明的实施方式。
具体实施例方式
以下详细描述用来实施本发明的实施方式。该描述意在示例性地 说明本发明，不应理解为是限制性的。
提供一背栅非易失性存储器(NVM)，其沟道能够用于接触以克服与SOI (绝缘体上半导体)衬底中的与VNM有关的电荷蓄积的 典型问题。有一衬底支撑该栅极。在所述栅极上形成存储层，该存储 层可以是包封在绝缘层里的纳米晶体，也可以是另一种类型，例如氮 化物。在所述存储层上形成沟道。在所述沟道上形成可以很方便地接 触的传导区。这为在编程时产生的少数载流子提供了逃逸通道，由此 可以避免在沟道里或其附近产生电荷蓄积。这可以通过下述方法来实 现，该方法包括键合两个晶片，切除一个晶片的大部分，在切除后 形成传导区，并且从所述沟道侧向外延生长源极/漏极，同时用侧壁 隔离部分把传导区与这种生长相分离。
图l展示了晶片101和103的侧视图，所述晶片101和103键合 在一起以形成结合晶片(图2中的201)，例如，从它可以形成非易 失性存储器。晶片101包括栅极材料层109、存储层107和半导体衬 底105。例如，衬底105由单晶硅形成，但在其他实施方式中，也可 以由其他类型的半导体材料例如碳化硅、硅锗、锗、III-V族半导体 材料、II-VI族半导体材料以及包含多层不同半导体材料的它们的组 合形成。在一些实施方式中，衬底105的半导体材料可以被应变处理。 存储层107可以是薄膜存储层，也可以是堆叠层，可以由任何合适的
材料例如氮化物或纳米晶体形成。可以使用纳米晶体，例如金属纳米 晶体、半导体(例如，硅、锗、砷化镓)纳米晶体、或其组合。存储
层107可以通过化学汽相沉积法、溅射法或其他合适的沉积法形成。
仍参照图1，例如，层109包括掺杂多晶硅，但也可以由其他材 料例如，非晶态硅、鵠、硅化鴒、锗、非晶态锗、钛、氮化钛、硅化 钛、氮化硅钛、钽、硅化钽、氮化硅钽、其他硅化物材料、其他金属 或包含多层不同半导体材料的它们的组合形成。在层109上可以形成 (例如，生长或沉积)绝缘体111。 一个实施方式中，绝缘体lll包 括氧化硅，但也可以包括其他材料例如，PSG、 FSG、氮化硅、和/ 或包括高热导电介质材料的其他类型的电介质。
晶片103可以包括衬底105 (例如，珪)，在该衬底105上形成 有绝缘体113。 一个实施方式中，绝缘体113的材料与绝缘体111的材料相同。例如，晶片103包括位于绝缘体113中间的金属层(未示 出)。该金属层可以在由结合晶片201形成的模拟器件中被用于降低 噪音。
晶片101被反转以便沿图l所示的方向被键合到晶片103上。一 个实施方式中，用键合材料把绝缘体111键合到绝缘体113上。其他 实施方式中，可以用其他键合技术把晶片101键合到晶片103上。例 如， 一个实施方式中，可以通过静电键合然后经过热键合或压力鍵合 把晶片101键合到晶片103上。
一些实施方式中，晶片101不包括绝缘体111，其中层109键合 到绝缘体113上。其他实施方式中，晶片103不包括绝缘体113，其 中绝缘体111键合到衬底115上。
晶片101可以包括应力层106,该应力层106通过向村底105注 入掺杂剂(例如H+)形成。 一些实施方式中，在存储层107形成之 前注入掺杂剂，而其他实施方式中，可在其他时间包括层109形成之 前存储层107形成之后，或绝缘体101形成之前层109形成之后，或 绝缘体lll形成之后，注入掺杂剂。其他实施方式中，用于形成应力 层106的掺杂剂可以在晶片103鍵合到晶片101上后注入。
图2示出了晶片103和101键合在一起后的结合晶片201的侧视 图。图2中的侧视图还示出了除去例如切除衬底105的顶部后的晶片 201。例如，在应力层106处通过分开衬底105来执行切除。层203 是衬底105切除后留下的部分。通过切除形成所述层的优点是允许从 相对纯净的晶体结构形成沟道区，该晶体结构面向在电介质上生长或 沉积的半导体层。
图3示出了晶片201的部分剖面侧视图。绝缘体113和衬底115 未在图3 (或随后的附图)中示出。在切除衬底105以形成层203之 后，在层203上方形成氧化层303。层303可以比层203厚。接着， 如图4所示，在氧化层303的中部被构图并被蚀刻掉后，可以在氧化 层303的上方沉积用来形成传导区401的多晶砝层。因此，多晶硅层 直接沉积在晶体管沟道上。该多晶硅层可以被原位掺杂或注入掺杂。可以根据被制造的器件的类型使用合适的摻杂材料。传导区401可以 用作阱接触区。如果需要，可以执行合适的预清洁以除去任何界面氧 化层。传导区401可以除去少数载流子，例如来自从晶片201形成的 晶体管的沟道区203的空穴。
接着，如图5所示，形成传导区401的多晶硅层可以通过例如化 学机械抛光被平整化。而且，形成传导区401的多晶硅层的顶部的一 部分可以被蚀刻，在传导区401的顶部形成氮化物覆盖层(nitride cap ) 501。 一个实施方式中，氮化物覆盖层501应该至少和层203 —样厚， 使得氮化物覆盖层501在参照图7描述的注入过程中可以用作注入掩 模。这将保证层401的掺杂在注入过程中不会改变。现在参照图6， 在切除氧化层303后可以形成衬里601，例如氧化物衬里。
接着，如图7所示，执行两次注入701。首先，在部分707/709 中执行无定形化注入。例如，锗被用于执行无定形化注入。其次，在 部分703/705执行源极/漏极注入以形成源极/漏极扩展区。合适的 n型或p型掺杂剂可以用作这一步骤的一部分。传导区401下面的区 域(203)可以用作沟道区。现在参照图8 ,可以在传导区401 (由衬 里601打底的)的侧壁部分上形成间隔部分801。间隔部分801可以 由多层介电材料形成。在随后的处理中，间隔部分801可以保护部分 703/705的特定部分。接着，部分703/705的暴露部分可以被蚀刻掉。
接着，如图9所示，可以形成第二间隔部分卯l以保护部分 703/705的侧壁。而且，由无定形化部分注入形成的部分707/709可以 被蚀刻掉。现在参照图10，可以在晶片201上沉积氧化物层1001。 接着，如图11所示，氧化物层1001的被选择部分被蚀刻掉。氧化物 层1001的被选择部分的蚀刻也可能导致衬里601的部分蚀刻。图12 示出了在沟道区(包括部分203)的暴露的侧壁上外延生长结构1201 和1203后的晶片201的部分剖面侧视图。
现在参照图13,可以沉积非晶态硅层1301/1303。非晶态硅层 1301/1303可以被化学机械抛光和背蚀刻。接着，如图14所示，可 以在晶片201的被选择部分的顶部形成光刻胶层1401,可以进行源极/漏极注入1403而形成掺杂的源极区/漏极区1405和1411。接着， 如图15所示，可以在剥去氮化物覆盖层501后形成珪化物1501、 1503 和1505。可以在传导区401的上方形成栅极硅化物1503。例如，可 以用硅化物注入(例如，钴或镍)然后经过热处理形成硅化物。作为 替代方式，可以通过在晶片的上方沉积金属层并使该金属与下面的材 料反应来形成硅化物。
例如，在晶片201上形成的半导体器件可以用作非易失性存储 器。该非易失性存储器可以包括由半导体器件形成的单元，其可以采 用热栽流子注射等技术被编程。例如，采用HCI，通过向栅极109施 加正偏压，向漏极区1411施加正电压，把源极区1405接地，向传导 区401施加负电压或把传导区401接地，可以在存储层107中每单元 存储1比特。由于碰撞电离，HCI编程可能导致少数热载流子例如 空穴的产生。传导区401可为空穴提供逃逸通道，从而避免空穴在沟 道区203蓄积。
在前面的说明书中，通过参照具体实施方式
描述了本发明，但本 领域技术人员会明白可以在不偏离所附权利要求限定的本发明范围 的情况下作出各种修改和变化。因此，说明书和附图被视为示例性的 而不是限制性的，并且所有的这些修改都应包括在本发明的范围内。
以上对于具体实施例，描述了其好处、其他优点以及解决问题的 方案，但是可能会使任何好处、优点或方案发生或变得更显著的这些 好处、优点、解决问题的方案以及任何元件都不能理解成某个或所有 权利要求的关键的、需要的或必要的技术特征或要素。如在此使用的 术语"包含"、"含有"或其任何其他变型意在覆盖非排除性的包含，所 以包含一系列要素的工艺、方法、制品或装置不仅包括这些要素而且 还可以包括其他虽未明确列出但对于所述工艺、方法、制品或装置是 固有的要素。
权利要求
1、一种制造半导体器件的方法，包括以下步骤提供第一晶片；提供具有第一侧面和第二侧面的第二晶片，该第二晶片包括半导体结构、存储层、和栅极材料层，所述存储层位于所述半导体结构和所述栅极材料层之间，所述存储层比半导体结构更接近第二晶片的第一侧面把所述第二晶片的第一侧面和所述第一晶片键合；键合后，除去所述半导体结构的第一部分，留下一层半导体结构；以及形成具有沟道区的晶体管，其中至少该沟道区的一部分从所述一层半导体结构形成。
2、 权利要求l的方法，其特征在于形成所述晶体管的步骤还 包括形成邻接所述沟道区的传导区以用作阱接触区。
3、 权利要求2的方法，其中形成所述传导区的步骤包括 在所述沟道区上形成牺牲层； 对所述牺牲层构图以形成到所述沟道区的开口； 沉积掺杂半导体材料以填充所述开口； 除去所述开口四周的所述掺杂半导体材料；以及除去所述牺牲层以留下所述传导区。
4、 权利要求3的方法，其中，形成所述晶体管的步骤还包括外 延生长邻接所述沟道区的半导体区，以用作所述晶体管的源极/漏 极。
5、 权利要求4的方法，其中，形成所述晶体管的步骤还包括把 所述栅极材料的邻接所述沟道区的区域转变成非晶态区域，并蚀刻该 非晶态区域以留下所述晶体管的栅极。
6、 权利要求5的方法，其中所述使栅极材料区域转变的步骤还 包括向所述栅极材料的邻接所述沟道区的区域注入。
7、 一种半导体器件结构，包含 衬底；所述衬底上方的栅极； 所述栅极上方的存储层； 所述存储层上方的沟道区； 侧向邻接所述沟道区的源极区/漏极区；以及 所述沟道区上方且与所述沟道区直接接触并覆盖所述沟道区的 传导区。
8、 权利要求7的半导体器件，其中所述存储层包含纳米晶体。
9、 权利要求7的半导体体器件，还包括侧向邻接所述传导区的 侧壁间隔部分。
10、 权利要求7的半导体器件，其中所述传导区包含用于阱接触 区的装置。
11、 权利要求7的半导体器件，其中所述传导区包含多晶硅且所 述沟道区包含单晶硅。
12、 权利要求7的半导体器件，还包括所述栅极以及所述源极/ 漏极上的硅化物层。
13、 权利要求7的半导体器件，其中源极区/漏极区包含邻接所 述沟道的单晶区和邻接该单晶区的多晶硅区。
14、 一种非易失性存储器，包含 衬底；所述衬底上的控制栅极； 所述控制栅极上的存储层； 所述存储层上的单晶沟道区；以及从所述沟道区向上延伸的传导区，用于从所述沟道除去少数载流子。
15、 权利要求14的非易失性存储器，其特征在于所述传导区是 多晶的。
16、 权利要求14的非易失性存储器，其中所述控制栅极包含多晶硅。
17、 权利要求14的非易失性存储器，其中所述存储层包含纳米晶体。
18、 权利要求14的非易失性存储器，还包括 所述沟道的第一侧面上的漏极；以及所述沟道的第二侧面上的源极，其中所述源极和漏极是单晶态的 且邻接所述沟道。
19、 权利要求14的非易失性存储器，还包括 源极的一部分上的第一硅化物层，漏极的一部分上的第二硅化物层，以及传导区的一部分上的第三硅化物层。
20、 权利要求14的非易失性存储器，还包括邻接所述传导区的 侧面的侧壁间隔部分。
全文摘要
提供第一晶片(103)和提供具有第一侧面和第二侧面的第二晶片(101)，其中第二晶片包括半导体衬底(105)、存储层(107)和栅极材料层(105)；存储层(107)位于半导体结构(105)和栅极材料层(105)之间；存储层(107)比半导体结构(105)更接近第二晶片(101)的第一侧面。所述方法还包括把第二晶片(101)的第一侧面和第一晶片(103)键合。所述方法还包括键合后，除去所述半导体结构(105)的第一部分，留下一层半导体结构(105)。所述方法还包括形成具有沟道区(203)的晶体管，其中至少该沟道区(203)的一部分从所述一层半导体结构形成。
文档编号H01L21/30GK101416281SQ200680046879
公开日2009年4月22日 申请日期2006年11月8日 优先权日2005年12月14日
发明者C·T·斯威夫特, G·L·辛达洛里, M·A·萨德, T·B·道 申请人:飞思卡尔半导体公司