制造半导体器件的方法

专利名称：制造半导体器件的方法
技术领域：
本发明涉及一种制造半导体器件的方法，特别涉及一种对在半导 体衬底上形成的结构进行蚀刻的技术。
背景技术：
在半导体器件的制造过程中，存在这样一种情况，其中仅对在半 导体衬底上形成的多个结构的一部分选择性进行蚀刻。 一个示例性情 况是形成栅电极的情况。这种情况下，以恒定间隔形成多个栅电极， 并随后蚀刻掉一部分栅电极，或者去除每个栅电极的一部分。为了改 善栅电极的加工精度，以恒定间隔一次性形成栅电极的工艺是有效的。
另一个实例是为栅电极采用FUSI (全硅化物)结构的情况，如在 日本特开专利申请(JP-P2006-100431A和JP-P2006-140320A)中所公 开的。当釆用FUSI结构时，对于NMOS晶体管和PMOS晶体管，是 以不同工艺进行栅电极的硅化的。进行蚀刻，以暴露出NMOS晶体管 的栅电极，同时用光抗蚀剂层覆盖PMOS晶体管区域，之后(在移除 该光抗蚀剂层之后)硅化NMOS晶体管的栅电极。相似地，进行蚀刻， 以暴露出PMOS晶体管的栅电极，同时用光抗蚀剂层覆盖NMOS晶体 管区域，并且之后(在移除该光抗蚀剂层之后)硅化PMOS晶体管的 栅电极。
在仅仅对在半导体衬底上形成的多个结构中的一部分进行蚀刻的 一种方法中，以如下方式形成光抗蚀剂层，其中在开口中仅暴露出要 被蚀刻的结构，并随后通过蚀刻去除所暴露的部分(例如，见日本特 开专利申请 (JP-P-2005-51249A 、 JP-P2002-319573A 以及 JP-P2002-359352A))。
当采用这种方法时，存在这样的情形，其中保护用于支撑所要蚀 刻结构的基底(基底结构)变得很重要。如果在光刻工艺中考虑到对 准误差，则光抗蚀剂层的开口必须比所要蚀刻的结构形成得更宽，并 且在光抗蚀剂层的开口中也部分地暴露出基底。当在暴露出基底结构 的状态下进行蚀刻时，可能会损伤基底结构。例如，当蚀刻多个栅电 极时，如果半导体衬底恰好被部分暴露出来，则可能损伤半导体衬底。
更具体来讲，日本特开专利申请(JP-P2002-184860A)公开了一 种当去除在栅电极上形成的SiN保护膜时，使用涂覆膜保护半导体衬底的技术。图1A至1D是示出在日本特开专利申请(JP-P2002-184860A) 中公开的半导体器件制造方法的截面图。
首先，如图1A中所示，在半导体衬底110上形成栅电极111。每个栅电极lll都由多晶硅膜112、 WSi膜113和保护膜114形成。保护膜114由氮化硅膜(SiN)形成。
随后，如图1B中所示出的，通过旋涂形成有机材料的涂覆膜401。 抗反射膜可被用作涂覆膜401。形成涂覆膜401以覆盖半导体衬底110 的其中未形成栅电极111的部分区域。应当注意，涂覆膜401不是在 栅电极111的上表面上形成的。
随后，如图1C中所示，形成光抗蚀剂层402以选择性暴露出其保 护膜114将被去除的栅电极111。随后，在涂覆膜401与光抗蚀剂层 402的蚀刻速率与氮化硅膜的蚀刻速率相比显著低的条件下进行蚀刻。
而且，如图1D中所示，通过灰化去除涂覆膜401和光抗蚀剂层 402。通过该工艺，可选择性地去除栅电极111的保护膜114，并且可 以获得期望的栅电极结构。
然而，本发明人已经发现，在日本特开专利申请
(JP-P2001-184860A)中公开的技术不能抑制由于衬底上的图案(配置) 以及图案尺寸的变化而导致的不均匀性。如图2A中所示，当通过旋涂 形成涂覆膜401时，栅电极111的上表面在其中栅电极111的配置密 度高的区域(图2A的区域A)中和其中栅电极111大的区域(图2A 的区域B)中，覆盖有涂覆膜401。如果存在在其上表面上形成有涂覆 膜401的保护膜114和在其上表面上未形成涂覆膜401的保护膜114， 则蚀刻保护膜114变得困难。例如，假设图2A中位于区域A至C中 的栅电极111的保护膜114被去除。在区域A中，由于栅电极lll的 密度高，因此栅电极111的上表面被涂覆膜401覆盖；而在区域B中， 由于栅电极111的大面积，因此栅电极111的上表面被涂覆膜401覆 盖。另一方面，在区域C中，涂覆膜401没有覆盖栅电极111的上表 面。而且，为了去除位于区域A至区域C中的栅电极111的保护膜114， 在区域A至区域C中的抗蚀剂402中提供开口 。
在这种情况下，当在保护膜114对于涂覆膜401的蚀刻选择性高 的条件下(即，在保护膜114的蚀刻速率高，且涂覆膜401的蚀刻速 率低的条件下)进行蚀刻时，如图2B中所示，但是在区域A或者区域 B中的栅电极111的保护膜114都未被去除，因为它们都被覆盖有涂覆 膜401，同时，在区域C中可以去除栅电极111的保护膜114。
另一方面，当在保护膜114对于涂覆膜401的蚀刻选择性低的条 件下进行蚀刻时，如图2C中所示，在区域C中蚀刻涂覆膜401,并暴 露出半导体衬底110。可能会损伤半导体衬底110。特别是，当区域A
(或B)和区域C之间的涂覆膜401的上表面高度的差值AH1大时， 难以确保在不损伤区域C中的半导体衬底110的情况下，蚀刻位于区 域A (或B)中的栅电极111的保护膜114。
日本特开专利申请(JP-P2002-184860A)公开了，在其中相邻栅 电极111以高配置密度布置的位置中，以及在其中栅电极111的宽度
大的位置中，可能在保护膜114上形成涂覆膜401。作为这一问题的对 策，蚀刻选择性受到控制，以作为解决方案。然而，实际上难以通过 控制蚀刻选择性，来选择性地从目标栅电极lll上去除保护膜114。

发明内容
在本发明的第一方面中， 一种制造半导体器件的方法，包括在 半导体衬底上形成多个结构；在半导体衬底的整个表面上形成涂覆膜 以覆盖该多个结构；形成光抗蚀剂层以使该多个结构中的目标结构的 上方具有开口部分；通过使用抗蚀剂作掩模同时保持半导体衬底处于 被涂覆膜覆盖的状态，蚀刻开口侧的涂覆膜以暴露出一部分目标结构； 蚀刻目标部分以去除至少一部分目标结构，同时保留涂覆膜；和去除 光抗蚀剂层和涂覆膜。
根据本发明，即使存在配置密度和结构尺寸的变化，也可以选择 性蚀刻目标结构，同时保护用于支撑所要蚀刻的目标结构的基底(基 底结构)。


结合附图根据特定实施例的以下描述，本发明的上述和其他目的、 优点和特征将更加明显，附图中-
图1A至1D是示出制造半导体器件常规方法的截面图2A至2C是示出常规方法的问题的截面图3A至3H是示出本发明第一实施例半导体器件制造方法的截面图4A是说明当通过使用光抗蚀剂层作为掩模蚀刻有机抗反射膜和多晶硅膜时半导体衬底状态的截面图4B和4C是示出使用硬掩模的工艺实例的截面图4D是示出使用叠置硬掩膜层的另一工艺实例的截面图5A至5C是示出在根据本发明第一实施例的半导体器件制造方法中的优点的截面图6A至6F是示出根据本发明第二实施例半导体器件制造方法的 截面图7A至7M是示出根据本发明第三实施例半导体器件制造方法的 截面图8A至8L是示出根据本发明第四实施例半导体器件制造方法的 截面图。
具体实施例方式
以下，将参考附图详细描述根据本发明实施例的半导体器件制造 方法。
图3A至3H是示出根据本发明第一实施例的半导体器件制造方法 的截面图。在第一实施例中，进行其中形成多个栅电极、并且进一步 选择性去除其一部分的处理。
具体来讲，如图3A中所示，在已经用栅电极绝缘膜ll覆盖的硅 衬底10上形成多晶硅膜12和有机抗反射膜13。光抗蚀剂层14是通过 光刻技术形成在有机抗反射膜13上的。该有机抗反射膜13主要由碳 构成。
随后，如图3B中所示，有机抗反射膜13和多晶硅膜12是通过使 用光抗蚀剂层14作为掩模来蚀刻的，并且在栅电极绝缘膜11上形成 栅电极15。之后，如图3C中所示，通过灰化和化学处理如SPM清洗， 去除光抗蚀剂层14和有机抗反射膜13。
在去除了光抗蚀剂层14和有机抗反射膜13之后，硅衬底10的整 个表面用有机抗反射膜16覆盖，如图3D中所示。通常，通过使用旋 涂方法形成有机抗反射膜16。选择用于旋涂的溶液浓度，使得可以不 暴露出栅电极15的上表面，并且硅衬底10的整个表面都覆盖有有机
抗反射膜16。
随后，如图3E中所示，通过光刻技术形成光抗蚀剂层17。形成 光抗蚀剂层17以覆盖在后工艺中将不被蚀刻的栅电极15;在应当在后 工艺中被蚀刻的栅电极15上方提供开口。
随后，如图3F中所示，通过使用光抗蚀剂层17作为掩模来蚀刻 有机抗反射膜16。进行该蚀刻，直到暴露出要被蚀刻的栅电极15的上 部部分，并且将有机抗反射膜16保留在栅电极绝缘膜11上。在有机 抗反射膜16的有机材料的蚀刻速率高于栅电极15多晶硅的蚀刻速率 的条件下，进行有机抗反射膜16的蚀刻。优选地，在蚀刻有机抗反射 膜16中使用02和Cl2的混合气体作为蚀刻气体。02用作主要蚀刻有机 抗反射膜16的蚀刻剂。Cl2具有去除在栅电极15表面上形成的自然氧 化膜的功能。为了增加有机抗反射膜16对于栅电极15的蚀刻选择性， 理想的是蚀刻气体中02的比率较高，同时，Cl2气体的使用对于减少残 余物是有效的。
随后，如图3G中所示，仅选择性去除已通过之前蚀刻暴露出的栅 电极15。进行该蚀刻，以使得有机抗反射膜16可以保留在栅电极绝缘 膜11上，并且栅电极15被覆盖有光抗蚀剂层17，有机抗反射膜16不 被蚀刻。栅电极15的蚀刻是在多晶硅膜的栅电极15的蚀刻速率变得 高于有机抗反射膜16的有机材料的蚀刻速率的条件下进行的。对于栅 电极15的蚀刻气体，优选使用含有HBr的气体。HBr用作蚀刻多晶硅 的蚀刻剂，并且使用纯的HBr作为蚀刻剂气体能够将栅电极15对于抗 蚀剂17的蚀刻选择性增加至多于或等于10。
优选的是，在蚀刻栅电极15时使用的蚀刻气体中添加少量的氧气。 通过将02气体少量地添加至蚀刻气体中，可以增加栅电极15对于栅 电极绝缘膜11的蚀刻选择性，并从而有效保护硅衬底10。然而，从保 留有机抗发射膜16和保护硅衬底10的角度来看，不希望包含在蚀刻气体中的02气体过高。栅电极15的蚀刻气体中02气体的比率被控制 到与有机抗反射膜16的蚀刻气体中02的比率比较起来较低。
而且，为了调整选择性和不均匀性，还可以将惰性气体(如He 气体和Ar气体)、含氯的气体、以及含氟的气体(如碳氟化合物和SF6) 中的至少一种添加到在蚀刻栅电极15中使用的蚀刻气体中。
随后，如图3H中所示，去除有机抗反射膜16和光抗蚀剂层17。 去除有机抗反射膜16和光抗蚀剂层17是通过灰化、SPM清洗、臭氧 化或其组合来进行的。通过上述步骤，完成形成栅电极15的工艺。有 机抗反射膜16和光抗蚀剂层17可通过灰化、SPM清洗或者臭氧化容 易地去除。因此，根据上述工艺，可以形成栅电极15，同时减少蚀刻 残余物。
本实施例的半导体器件制造方法的一个优点是，即使栅电极15的 配置密度和尺寸存在变化，但是仍可以选择性蚀刻所需栅电极15,同 时保护硅衬底IO。例如，假设一种其中位于图5A中区域A至C中的 栅电极15被蚀刻的情况。应当注意，在区域A中，栅电极15的配置 密度高；在区域B中，栅电极15的面积大；和在区域C中，栅电极 15的面积小。在本实施例的半导体器件的制造方法中，由于在硅衬底 10整个表面上方覆盖了有机抗反射膜16，因此在区域A和B中有机抗 反射膜16的上表面高度和区域C中有机抗反射膜16的上表面高度之 间的差值厶H2小，如图5A中所示。因此，即使栅电极15的配置密度 和和尺寸存在变化，如图5B中所示，仍能够确保在保持由有机抗反射 膜16覆盖栅电极11的状态下，暴露出作为蚀刻目标的栅电极15的上 部部分。因此，如图5C中所示，即使栅电极15的配置密度和尺寸存 在变化，也能选择性蚀刻目标栅电极15同时保护硅衬底10。
本实施例的半导体器件制造方法的另一优点在于，与日本特开专 利申请(JP-P2002-184860A)中公开的技术不同，在用于形成光抗蚀剂层17的光刻工艺中很难出现反射问题。如图1C中所示，通过日本特开专利申请(JP-P2002-184860A)中公开的技术，仅部分覆盖用作抗反射膜的涂覆膜401。如果在仅部分覆盖的状态下进行曝光，则可能通过反射形成不希望形状的光抗蚀剂层402。这是由于OPC(光学近似校正) 通常是在完全没有反射的前提下进行的。另一方面，在本实施例的半导体器件的制造方法中，由于在硅衬底10的整个表面上方覆盖了有机抗反射膜16，因此在用于形成光抗蚀剂层17的图案的光刻工艺中很难出现反射问题。因此，能够根据光刻工艺形成具有期望形状的光抗蚀剂层17。
而且，本实施例中，从保护硅衬底10的角度来看，还可以使用其他有机膜，例如聚酰亚胺膜，来代替有机抗反射膜16。在这种情况下， 抗反射膜可以进一步形成在所涉及的有机膜上。然而，为了避免光刻工艺中的反射的问题，优选使用有机抗反射膜16来保护硅衬底10。
而且，在本实施例的半导体器件制造方法中，还可以使用由介电材料制成的硬掩模。其中使用硬掩模的最典型情况是其中抗蚀剂掩模没有显示出充分阻抗的情况。例如，如图4A中所示，假设有机抗反射 膜13和多晶硅膜12是通过使用光抗蚀剂层14作为掩模(图4A中最 上面的部分)来蚀刻的。当光抗蚀剂层14的厚度薄时，或者当光抗蚀剂层14和所要蚀刻的膜13 (即，有机抗反射膜13和多晶硅膜12)之间的蚀刻选择性不够时，光抗蚀剂层14和有机抗反射膜13在蚀刻期间变薄(如4A中的第二和第三部分)。由于这个原因，将栅电极15 形成为具有磨圆肩部的梯形(图4A中最下面的部分)，这是不希望的。 以下，将说明使用硬掩模来形成具有期望形状的栅电极的工艺。
图4B和4C是示出使用硬掩模的工艺实例的截面图。在一个实例中，第一硬掩膜层14A形成于多晶膜12上(图4B中最上面的部分)。 由于第一硬掩膜层14A最终被用作形成栅电极15的图案的掩模，因此其由能确保对于多晶硅膜12的高蚀刻选择性的材料形成，例如氧化硅
和氮化硅。而且，有机抗反射膜13和光抗蚀剂层14形成于第一硬掩
模14A上。
随后，通过使用光抗蚀剂层14作为掩模来蚀刻有机抗反射膜13， 且进一步地，使用光抗蚀剂层14和有机抗反射膜13作为掩模来蚀刻 第一硬掩膜层14A (图4B中的第二部分)。而且，通过使用第一硬掩 膜层14A (如果保留了的话，还有光抗蚀剂层14和有机抗反射膜13) 作为掩模来蚀刻多晶硅膜12，以形成栅电极15。如图4C中所示，随 后，如果保留了的话就去除有机抗反射膜13和光抗蚀剂层14 (图4C 中的最上面部分)。
可以保留在栅电极15上形成的第一硬掩膜层14A，以用作保护膜。 例如，当形成栅电极15之后在扩散层上外延生长选择性SiGe层时， SiGe层不在保留在栅电极15上的第一硬掩膜层14上生长。即，第一 硬掩膜层14能用作抑制SiGe层生长的保护膜。以下，将描述其中将 第一硬掩膜层14A保留在栅电极15上的情况下的工艺。
随后，进行去除多个所形成的栅电极15中的一部分的工艺。这一 工艺通常被称为修整蚀刻(trim etching)工艺。更具体来讲，在硅衬底 10的整个表面上覆盖有有机抗反射膜16之后，形成光抗蚀剂层17。 在形成光抗蚀剂层17之后，通过使用光抗蚀剂层17作为掩模部分来 部分地蚀刻有机抗反射膜16 (图4C中的第二部分)，以使暴露出在栅 电极15的上方形成的第一硬掩膜层14A。该蚀刻是在更重视均匀性的 条件下进行的。
在暴露出第一硬掩膜层14A之后，蚀刻所暴露出的第一硬掩膜层 14A，同时确保对于有机抗反射膜16的蚀刻选择性多于或等于1。当 第一硬掩膜层14A由氧化硅形成时，蚀刻气体由CF气体(碳氟化合物 气体，如CF4、 QFs和C5F8) 、 CHF气体(氢氟化碳气体，如CHF3 和CH2F》、惰性气体(如Ar和He) 、 02气体、和CO气体的组合组成。蚀刻选择性是通过调整蚀刻气体的组分来调整的。另一方面，当第一硬掩膜层14A由氮化硅形成时，蚀刻气体由CHF气体(氢氟化碳 气体，如CHF3和CHzF2)、惰性气体(如Ar和He)、以及02气体的 组合组成。蚀刻选择性是通过调整蚀刻气体的组分来调整的。
在通过蚀刻第一硬掩膜层14A暴露出栅电极15之后，蚀刻所暴露 出的栅电极15，同时确保其对于有机抗反射膜16的蚀刻选择性。如上 所述，优选使用含有HBr的气体来用于栅电极15的蚀刻气体。优选将 很小量的氧气添加到在蚀刻栅电极15中使用的蚀刻气体中。而且，为 了调整蚀刻选择性和均匀性，还可以为在蚀刻栅电极15中使用的蚀刻 气体添加惰性气体如Ar和He、含氯气体如Cl2、以及含氟气体如SF6 和碳氟化合物中的至少一种。
如图4D中所示，还可以使用两层的叠置硬掩模。更具体来讲，第 一硬掩膜层14A形成于多晶硅14上，和第二硬掩膜层14B形成于第一 硬掩膜层14A上。如上所述，硬掩膜层14A由能确保对于多晶硅12 的蚀刻选择性的材料形成，例如是氧化硅或氮化硅。由于在蚀刻第一 硬掩膜层14A时将第二硬掩膜层14B用作掩模，因此使用能确保对于 第一硬掩膜层14A的蚀刻选择性的材料，例如硅(多晶硅或非晶硅)。
随后，通过使用光抗蚀剂层14作为掩模来蚀刻有机抗反射膜13, 且进一步地，通过使用光抗蚀剂层14和有机抗反射膜13作为掩模来 蚀刻第二硬掩膜层14B (图4D的第二区域)。而且，通过使用第二硬 掩膜层14B(如果保留着的话，还有光抗蚀剂层14和有机抗反射膜13) 作为掩模来蚀刻第一硬掩膜层14A。随后，通过使用第一硬掩膜层14A 作为掩模来蚀刻多晶硅膜12，以形成栅电极15。在蚀刻第一硬掩膜层 14A期间去除光抗蚀剂层14和有机抗反射膜13,并进一步地，当蚀刻 多晶硅膜12时去除第二硬掩膜层14B。如上所述，可以控制第一硬掩 膜层14A，使得其即使在形成栅电极15的图案之后仍然保留。此后， 以与使用单层硬掩模(第一硬掩膜层14A)的情况相同的方式，去除
多个栅电极15中的一部分。
图6A至6F是示出根据本发明第二实施例的半导体器件制造方法 的截面图。在该第二实施例中，在FUSI工艺中对一部分栅电极的多晶 硅进行选择性硅化的工艺。
在第二实施例中，如图6A中所示，在覆盖有栅电极绝缘膜11的 硅衬底IO上形成多晶硅电极18、保护氮化物膜19和侧壁20。保护氮 化物膜19由氮化硅形成，并起到覆盖和保护多晶硅电极18的作用。 在本实施例半导体器件的制造方法中，如稍后将详细描述的，选择性 去除在多个所形成的多晶硅电极18之中的一部分上形成的保护氮化物 膜19，并且硅化该部分多晶硅电极18。
更具体来讲，首先，如图6B中所示，硅衬底10的整个表面上被 覆盖了有机抗反射膜16，且进一步地，通过光刻技术在其上形成图案 化的抗反射层17。通常，通过使用旋涂形成有机抗反射膜16。选择用 于旋涂的溶液浓度，以使硅衬底IO的整个表面可以都覆盖有有机抗反 射膜16，而没有暴露出保护氮化物膜19。形成光抗蚀剂层17以覆盖 在后续工艺中不被去除的保护氮化物膜19的上部部分，并且在后续工 艺中将被去除的保护氮化物膜19没有被覆盖光抗蚀剂层17。
随后，如图6C中所示，通过使用光抗蚀剂层17作为掩模来蚀刻 有机抗反射膜16。进行该蚀刻，直到暴露出将被去除的保护氮化物膜 19，而在蚀刻之后将有机抗反射膜16保留在栅电极绝缘膜11上。在 有机抗反射膜16的有机材料的蚀刻速率高于保护氮化物膜19的蚀刻 速率的条件下，进行有机抗反射膜16的蚀刻。优选地，在蚀刻有机抗 反射膜16中将02和Cl2的混合气体用作蚀刻气体。02用作主要蚀刻有 机抗反射膜16的蚀刻剂。
随后，如图6D中所示，仅选择性蚀刻己通过之前的蚀刻暴露出的 保护氮化物膜19。覆盖有光抗蚀剂层17和有机反射保护膜16的该保 护氮化物膜19没有被蚀刻。在保护氮化物膜19的蚀刻速率高于有机 抗反射膜16的有机材料的蚀刻速率的条件下，进行保护氮化物膜19 的蚀刻。
优选地，在蚀刻保护氮化物膜19时，使用含有一个或多个氢原子 的碳氟化合物(即具有组分公式CxHyFj勺氢氟化碳)来作为蚀刻气体 的材料。更具体地，作为保护氮化物膜19的蚀刻气体的材料，使用 CHF3、 CH2F2或CHJ。通过使用碳氟化合物作为蚀刻气体的材料，能 完全去除保护氮化物膜19，同时留下多晶硅电极18和有机抗反射膜 16。通过将02气体添加到保护氮化物膜19的蚀刻气体中，能够调整 蚀刻选择性。然而，从通过有机抗反射膜16来保护硅衬底10的角度 来看，不希望在蚀剤气体中包括的02气体浓度过高。用于保护氮化物 膜19的蚀刻气体中的02气体的比率被控制到与有机抗反射膜16的蚀 刻气体中的02气体的比率比较起来较低。
随后，如图6E中所示，有机抗反射膜16和光抗蚀剂层17被去除。 通过灰化、SPM清洗、臭氧化或者其组合进行有机抗反射膜16和光抗 蚀剂层17的去除。可以容易地执行去除，因此，根据如上所述的工艺， 能够减少蚀刻残余物。在去除了有机抗反射膜16和光抗蚀剂层17之 后，仅暴露出将被硅化的多晶硅电极18。不被硅化的多晶硅电极18仍 保留覆盖有保护氮化物膜19。
随后，如图6F中所示，未覆盖有保护氮化物膜19的多晶硅电极 1S被硅化，以形成硅化栅电极22。通常，多晶硅电极18的硅化是通 过淀积镍膜和之后的退火来进行的。通过上述工序，完成了选择性硅 化目标多晶硅电极18的工艺。
在本实施例的半导体器件的制造方法中，在硅衬底10的整个表面都覆盖有有机抗反射膜16之后，部分蚀刻该有机抗反射膜16，以仅选择性暴露出将被蚀刻的保护氮化物膜19。根据像这样的工艺，即使多 晶硅电极18的配置密度和尺寸存在变化，仍可以选择性蚀刻保护氮化 物膜19的目标部分，同时保护硅衬底10。而且，由于有机抗反射膜 16覆盖了硅衬底IO的整个表面，因此可形成具有期望形状的光抗蚀剂 层17,而不会导致用于形成光抗蚀剂层17的图案的光刻工艺中的反射 问题。
图7A至7M是示出本发明第三实施例中的半导体器件制造方法的 截面图。在该第三实施例中，当硅衬底10的整个表面都覆盖有由氮化 硅制成的停止氮化物膜21时，如图7A中所示，进行其中分离地硅化 NMOS区域中的多晶硅电极18和PMOS区域中的多晶硅电极18的工 艺。在进行硅化之后，将多晶硅电极18用作MOS晶体管的栅电极。 如本领域技术人员容易理解的那样，多晶硅电极18的NMOS区域和 PMOS区域被分离地进行硅化的原因是控制由硅化形成的栅电极的工 作函数。
停止氮化物膜21具有三个功能。第一个功能是在形成多晶硅电极 18的图案期间保护硅衬底10。第二个功能是在形成自对准触点的情况 下作为蚀刻停止层的功能。第三个功能是通过将适当应力施加到硅衬 底IO来增加载流子迁移率，从而改善MOS晶体管的性能。
根据本发明人的研究，为了实现这三个功能，栅电极的整个表面 需要覆盖有氮化硅膜。另一方面，为了硅化多晶硅电极18，需要去除 在多晶硅电极18上形成的保护氮化物膜19和停止氮化物膜21两者。 由于这些原因，在本实施例中，在临时去除了一部分停止氮化物膜19 之后，进行用氮化硅膜再次覆盖硅衬底IO整个表面的工艺。
更具体地，首先，进行在NMOS区域中硅化多晶硅电极18的工艺。更详细来讲，首先，用有机抗反射膜16覆盖硅衬底10的整个表 面，并通过光刻技术形成光抗蚀剂层17的图案，如图7B中所示。形 成光抗蚀剂层17以覆盖PMOS区域。通常，通过旋涂形成有机抗反射 膜16。选择用于旋涂的溶液浓度以不暴露出停止氮化物膜21，且硅衬 底10的整个表面覆盖有有机抗反射膜16。
随后，如图7C中所示，使用光抗蚀剂层17作为掩模来蚀刻有机 抗反射膜16。进行该蚀刻，直到在NMOS区域中暴露出一部分停止氮 化物膜21,而在栅电极绝缘膜11上保留有机抗反射膜16。在有机抗 反射膜16的有机材料的蚀刻速率变得显著高于氮化硅膜的蚀刻速率的
条件下，进行有机抗反射膜16的蚀刻。优选地，将02和Cl2的混合气
体用作在蚀刻有机抗反射膜16时使用的蚀刻气体。
随后，如图7D中所示，对于NMOS区域，选择性蚀刻覆盖保护 氮化物膜19的一部分停止氮化物膜21、以及保护氮化物膜19。在PMOS 区域中，不蚀刻停止氮化物膜21和保护氮化物膜19。进行蚀刻，直到 完全去除NMOS区域中的保护氮化物膜19。在氮化硅膜的蚀刻速率变 得显著高于有机抗反射膜16的有机材料的蚀刻速率的条件下，进行停 止氮化物膜21和保护氮化物膜19的蚀刻。
优选地，与第二实施例中相同，在蚀刻停止氮化物膜21和保护氮 化物膜19两者时，将包括一个或多个氢原子的氟碳化合物如CHF3、 CH2F2、和CH3F用作蚀刻气体的材料。使用碳氟化合物用于蚀刻气体 使得能够完全去除在多晶硅电极18上形成的保护氮化物膜19，同时留 下多晶硅电极18和有机反射保护膜16。能通过将02气体添加到停止 氮化物膜21和保护氮化物膜19的蚀刻气体中，来调整蚀刻选择性。 然而，从保留有机抗反射膜16以保护硅衬底10的角度来看，不希望 在蚀刻气体中包括的02气体的比率过高。停止氮化物膜21和保护氮 化物膜19的蚀刻气体中的02的比率被控制到与有机抗反射膜16的蚀 刻气体中02气体的比率比较起来较低。
随后，如图7E中所示，有机抗反射膜16和光抗蚀剂层17被去除。 通过灰化、SPM、清洗、臭氧化或者其组合进行有机抗反射膜16和光 抗蚀剂层17的去除。该去除是容易的，因此根据上述工艺，能减少蚀 刻残余物。在去除了有机抗反射膜16和光抗蚀剂层17之后，仅暴露 出位于NMOS区域中的多晶硅电极18。位于PMOS区域中的多晶硅电 极18覆盖有停止氮化物膜21和保护氮化物膜19。
随后，如图7F中所示，在NMOS区域中的多晶硅电极18被硅化， 以形成硅化物栅电极22。通常，硅化多晶硅电极18是通过淀积镍膜和 随后的退火来进行的。通过上述工序，完成了在NMOS区域中选择性 硅化多晶硅电极18的工艺。
随后，如图7G中所示，硅衬底IO的整个表面覆盖有停止氮化物 膜23。优选的是，形成停止氮化物膜23以使其厚度可以仅仅在NMOS 区域中多晶硅电极上方很大。为了形成像这样的停止氮化物膜23，优 选的是在形成厚度很厚的氮化硅膜之后，蚀刻NMOS区域中的除了多 晶硅电极18上方部分之外的部分。
随后，进行硅化PMOS区域中的多晶硅电极18的工艺。具体来讲， 如图7H中所示，首先，硅衬底10的整个表面都覆盖有有机抗反射膜 24，并且进一步地，通过光刻技术形成并随后图案化光抗蚀剂层25。 该光抗蚀剂层25被形成用于覆盖NMOS区域。通常，通过使用旋涂来 形成有机抗反射膜24。选择用于旋涂的溶液浓度，使得可以不暴露出 停止氮化物膜23的上部部分，并且硅衬底10的整个表面都覆盖有有 机抗反射膜24。
随后，如图7I中所示，使用光抗蚀剂层25作为掩模来蚀刻有机 抗反射膜16。进行该蚀刻，直到在PMOS区域中暴露出停止氮化物膜 23的上部部分，并在栅电极绝缘膜11上留下有机抗反射膜24。在有
机抗反射膜24的有机材料的蚀刻速率变得显著高于氮化硅膜的蚀刻速
率的条件下，进行有机抗反射膜16的蚀刻。优选地，在蚀刻有机抗反 射膜24时使用02和02的混合气体作为蚀刻气体。
随后，如图7J中所示，选择性蚀刻位于PMOS区域中的停止氮化 物23和21、以及保护氮化物膜19。在NMOS区域中形成的停止氮化 物膜21和23没有被蚀刻。进行蚀刻，直到完全去除在PMOS区域中 的保护氮化物膜19。在氮化硅膜的蚀刻速率变得显著高于有机反射保 护膜24的有机材料的蚀刻速率的条件下，进行停止氮化物膜21和23 以及保护氮化物膜19的蚀刻。
随后，如图7K中所示，去除有机抗反射膜24和光抗蚀剂层25。 通过灰化、SPM清洗、臭氧化或者其组合进行有机抗反射膜24和光抗 蚀剂层25的去除。在去除了有机抗反射膜24和光抗蚀剂层25之后， 暴露出位于PMOS区域中的多晶硅电极18。位于NMOS区域中的硅化 物栅电极22已经覆盖有停止氮化物膜23。
随后，如图7L中所示，硅化PMOS区域中的多晶硅电极18，以 形成硅化物栅电极22。通常，通过淀积镍膜和随后的退火，来进行多 晶硅电极18的硅化。通过上述工艺，完成了在PMOS区域中的多晶硅 电极18的选择性硅化的工艺。
随后，如图7M中所示，形成对PMOS区域中的硅化物栅电极22 进行覆盖的停止氮化物膜26。形成停止氮化物膜21、 23和26，以使 得硅衬底IO的整个表面都将覆盖有氮化硅膜。这一工艺对于将适当应 力施加到硅衬底IO并由此增加载流子的迁移率是有效的。通过上述工 艺，完成了多晶硅电极18的硅化。
应当注意，在本实施例的半导体器件的制造方法中，多晶硅电极 的硅化是通过在NMOS区域和PMOS区域中的分离开的工艺进行的。这是为了可以在NMOS区域和PMOS区域中单独控制MOS晶体管的 阈值。例如，通过以分离开的处理对NMOS区域和PMOS区域进行硅 化，可是使得用于硅化多晶硅电极的镍膜的膜厚度不同。通过单独调 整镍膜的厚度，可单独调整硅化物栅电极的组分，并由此能在NMOS 区域和PMOS区域中单独控制MOS晶体管的阈值。而且，在暴露出多 晶硅电极的情况下(例如，恰在镍膜之前)或者在暴露出硅化物栅极 的情况下(例如，恰在硅化之后)，通过在分别适合于NMOS区域和 PMOS区域的条件下注入杂质，可在NMOS区域和PMOS区域中单独 控制MOS晶体管的阈值。
如上所述，在本实施例的半导体器件的制造方法中，在形成有机 抗反射膜16和24以覆盖硅衬底10的整个表面之后，有机抗反射膜16 和24被部分地蚀刻，并且选择性暴露出所要蚀刻的部分停止氮化物膜 21和23。根据这种工艺，即使存在多晶硅电极18配置密度和尺寸的变化，仍可以选择性地蚀刻停止氮化物膜21和23以及位于其下方的 保护氮化物膜19的目标部分，同时保护硅衬底10.此外，由于有机反射保护膜16和24覆盖了硅衬底10的整个表面，因此能将光抗蚀剂层 17和25形成为期望形状，而不会导致用于形成光抗蚀剂层17和25的 图案的光刻工艺中的反射问题。
图8A至8L是示出本发明第四实施例中的半导体器件制造方法的 截面图。在第四实施例中半导体器件的制造方法与第三实施例半导体器件的制造方法基本相同。差别在于，如图8A中所示，在栅电极绝缘 膜11上形成两层多晶硅电极18A和18B，并在其间形成保护氮化物膜 19。在第四实施例中，在多晶硅电极18A和18B中仅氮化多晶硅电极 18A。也就是说，在硅化多晶硅电极18A之前去除多晶硅电极18B。采 用这种工艺的原因是为了控制在通过硅化形成的硅化物栅电极中包含 的硅以及金属元素(例如镍)的组分比率。通过控制硅和金属元素的组分比率，可控制硅化物栅电极的工作函数。
更具体来讲，首先，在NMOS区域中去除多晶硅电极18B和保护 氮化物膜19。随后，进行硅化多晶硅电极18A的工艺。详细来说，如 图8B中所示，硅衬底IO的整个表面都覆盖有有机反射保护膜16，并 且进一步地，通过光刻技术形成光抗蚀剂层17。该光抗蚀剂层17被形 成用于覆盖PMOS区域。通常，通过使用旋涂形成有机抗反射膜16。 选择用于旋涂的溶液浓度，以使得可以不暴露出停止氮化物膜21，并 且硅衬底10的整个表面都覆盖有有机抗反射膜16。
随后，如图8C中所示，通过使用光抗蚀剂层17作为掩模蚀刻有 机抗反射膜16。进行该蚀刻，直到在NMOS区域中暴露出停止氮化物 膜21的一部分，这使得有机抗反射膜16保留在栅电极绝缘膜11上。 在有机抗反射膜16的有机材料的蚀刻速率变得高于氮化硅膜的蚀刻速 率的条件下，进行有机抗反射膜16的蚀刻。优选地，在蚀刻有机抗反 射膜16时，将02和Cl2的混合气体用作蚀刻气体。
随后，如图8D中所示，仅在NMOS区域中，通过蚀刻去除覆盖 多晶硅电极18B的一部分停止氮化物膜21，并进一步蚀刻多晶硅电极 18B。在PMOS区域中，停止氮化物膜21和多晶硅电极18B没有被蚀 刻。进行蚀刻，直到完全去除NMOS区域中的多晶硅电极18B。在氮 化硅膜的蚀刻速率变得高于有机抗反射膜16的有机材料的蚀刻速率和 多晶硅电极18B的蚀刻速率的条件下，进行停止氮化物膜21的蚀刻。 另一方面，在多晶硅的蚀刻速率变得显著高于有机抗反射膜16的有机 材料的蚀刻速率和氮化硅膜的蚀刻速率的条件下，进行多晶硅电极18B 的蚀刻。
优选地，与第二实施例中的情况相似，在蚀刻停止氮化物膜21时， 将含有一个或多个氢原子的碳氟化合物如CHF3、 CH2F2和CH2F用作蚀刻气体材料。通过使用碳氟化合物作为蚀刻气体，能去除在多晶硅 电极18B上形成的停止氮化物膜21，同时保留多晶硅电极18B和有机抗反射膜16。
另一方面，优选地，在蚀刻多晶硅电极18B时，使用含有HBr的 气体作为蚀刻气体。HBr用作蚀刻多晶硅的蚀刻剂，并且纯HBr被用 作蚀刻气体能够将栅电极15对于光抗蚀剂层17的蚀刻选择性增加至 多于或等于10。
随后，如图8E中所示，通过蚀刻去除位于NMOS区域中的保护 氮化物膜19，并进一步地去除有机抗反射膜16和光抗蚀剂层17。优 选地，与停止氮化物膜21相似，将含一个或多个氢原子的碳氟化合物 如CHF3、CH2F2或CH2F用作蚀刻保护氮化物膜19时的蚀刻气体材料。 通过灰化、SPM清洗、臭氧化或其组合，进行有机抗反射膜16和光抗 蚀剂层17的去除。可容易地去除有机抗反射膜16和光抗蚀剂层17， 并因此，.根据上述工艺，可以减少蚀刻残余物。在去除有机抗反射膜 16和光抗蚀剂层17之后，仅暴露出位于NMOS区域中的多晶硅电极 18A。位于PMOS区域中的该多晶硅电极18A覆盖有保护氮化物膜19、 多晶硅电极18B和停止氮化物膜21。
通过将02气体添加到停止氮化物膜21、多晶硅电极18B和保护 氮化物膜19的蚀刻气体中，能调整蚀刻选择性。然而，从通过保留有 机抗反射膜16来保护硅衬底10角度来看，不希望在停止氮化物膜21 和多晶硅电极18B的蚀刻气体中包括的02气体比率过高。停止氮化物 膜21、多晶硅电极18B和保护氮化物膜19的蚀刻气体中的02气体比 率被控制到与有机抗反射膜16的蚀刻气体中的02气体比率比较起来 较低。
随后，如图8F中所示，硅化NMOS区域中的多晶硅电极18A, 以形成硅化物栅电极22。通常，通过淀积镍膜和随后的退火，来进行 多晶硅电极18A的硅化。通过上述工序，完成NMOS区域中的多晶硅 电极18A的选择性硅化的工艺。
随后，如图8G中所示，硅衬底10的整个表面都覆盖有停止氮化 物膜23。优选的是，形成停止氮化物膜23，以仅在NMOS区域中的多 晶硅电极18上方具有大的厚度。为了形成像这样的停止氮化物膜23， 优选的是，形成厚度很厚的氮化硅膜，并随后回蚀刻在NMOS区域中 多晶硅电极18上方部分之外的部分。
随后，进行PMOS区域中多晶硅电极18A的硅化工艺。具体来讲， 首先，如图8H中所示，硅衬底10的整个表面都覆盖有有机抗反射膜 24，并进一步通过光刻技术形成光抗蚀剂层25。光抗蚀剂层25被形成 用于覆盖MOS区域。通常，通过使用旋涂来形成有机抗反射膜24。选 择用于旋涂的溶液浓度，使得可以不暴露出停止氮化物膜23的上部部 分，并使硅衬底10的整个表面都覆盖有有机抗反射膜16。
随后，如图81中所示，通过使用光抗蚀剂层25作为掩模来蚀刻 有机抗反射膜24。进行该蚀刻，直到在PMOS区域中暴露出停止氮化 物膜23的一部分，并且留下有机抗反射膜24。在有机抗反射膜24的 有机材料的蚀刻速率变得高于氮化硅膜的蚀刻速率的条件下进行有机 抗反射膜24的蚀刻。优选地，在蚀刻有机抗反射膜24时，将02和Cl2 的混合气体用作蚀刻气体。
随后，如图8J中所示，仅对于PMOS区域，通过蚀刻去除覆盖多 晶硅电极18B的一部分停止氮化物膜21和23,并进一步地蚀刻多晶硅 电极18B。在NMOS区域中的停止氮化物膜21和23没有被蚀刻。进 行蚀刻，直到完全去除PMOS区域中的多晶硅电极18B。在氮化硅膜 的蚀刻速率变得显著高于有机抗反射膜24的有机材料的蚀刻速率和多 晶硅电极18B的蚀刻速率的条件下，进行停止氮化物膜21和23的蚀 刻。另一方面，在多晶硅的蚀刻速率变得显著高于有机抗反射膜24的 有机材料的蚀刻速率和氮化硅膜的蚀刻速率的条件下，进行多晶硅电 极18B的蚀刻。
随后，如图8K中所示，通过蚀刻去除位于PMOS区域中的保护 氮化物膜19，并进一步地去除有机抗反射膜24和光抗蚀剂层25。与 停止氮化物膜21的蚀刻相似，优选地，将包括一个或多个氢原子的碳 氟化合物如CHF3、CH2F2和CH3F用于蚀刻保护氮化物膜19时的气体。 通过灰化、SPM清洗、臭氧化或其组合进行有机抗反射膜24和光抗蚀 剂层25的去除。可容易地去除有机抗反射膜24和光抗蚀剂层25，并 因此根据上述工艺，可以减少蚀刻残余物。在去除了有机抗反射膜24 和光抗蚀剂层25之后，仅暴露出位于PMOS区域中的多晶硅电极18A。 位于NMOS区域中的硅化物栅电极22覆盖有停止氮化物膜23。
随后，如图8L中所示，PMOS区域中的多晶硅电极18A被硅化， 以形成硅化物栅电极22。通常，通过淀积镍膜和随后的退火，进行多 晶硅电极18A的硅化。通过上述工序，完成了对PMOS区域中多晶硅 电极18A进行选择性硅化的工艺。
随后，形成用于对PMOS区域中的硅化物栅电极22进行覆盖的停 止氮化物膜，并且完成硅化多晶硅电极18A的工艺。
如上所述，在本实施例的半导体器件的制造方法中，在有机抗反 射膜16覆盖了硅衬底10的整个表面之后，有机抗反射膜16被部分地 蚀刻，并选择性暴露出将被蚀刻的一部分停止氮化物膜21。根据像这 样的工艺，即使存在多晶硅电极18A和18B配置密度和尺寸的变化， 也可以选择性蚀刻停止硅化物膜21和多晶硅电极18B及其下方的保护 氮化物膜19的目标部分，同时保护硅衬底IO。而且，由于有机抗反射 膜16覆盖硅衬底10的整个表面，因此其不会引起在形成光抗蚀剂层 17的图案的光刻工艺中的反射问题，从而可以将光抗蚀剂层17形成为 期望形状。
应当注意，尽管已经详细描述了根据本发明的半导体器件制造方法的实施例，但是本发明不限于上述实施例。例如，在本发明中，还 可以放置由除了多晶硅和氮化硅之外的材料如氧化硅(Si02)、氧氮化硅(SiON)和氧碳化硅(SiOC)形成的结构。这种情况下，对本领域 技术人员很明显的是，蚀刻气体可根据处理对象的结构而适当变化。
而且，尽管上述实施例中，使用有机抗反射膜来保护半导体衬底， 但是也可使用除了有机抗反射膜之外的材料。如果涂覆膜是由在使用 特定气体(如氧气)作为蚀刻气体时对Si、 Si02、 SiN等的结构显示出 非常高的蚀刻选择性的材料制成，则可以使用该涂覆膜来保护半导体 衬底。
尽管上面已经结合其几个实施例描述了本发明，但是本领域技术 人员应当理解，这些实施例仅用于示出本发明，且不应当依赖于这些 实施例以限制含义解释所附属的权利要求。
权利要求
1.一种制造半导体器件的方法，包括在半导体衬底上形成多个结构；在半导体衬底整个表面上形成涂覆膜，以覆盖所述多个结构；形成光抗蚀剂层以在所述多个结构的目标结构上方具有开口部分；通过使用光抗蚀剂层作为掩模同时保持衬底处于覆盖有涂覆膜的状态，来蚀刻开口侧上的涂覆膜，以暴露出目标结构的一部分；蚀刻作为目标结构至少一部分的目标部分，同时保留涂覆膜；和去除光抗蚀剂层和涂覆膜。
2. 如权利要求l的方法，其中涂覆膜主要由碳构成。
3. 如权利要求2的方法，其中所述的蚀刻涂覆膜是在主要由碳构 成的涂覆膜的蚀刻速率高于目标部分的蚀刻速率的条件下进行的，和所述的蚀刻目标结构是在目标部分的蚀刻速率髙于主要由碳构成 的涂覆膜的蚀刻速率的条件下进行的。
4. 如权利要求2的方法，其中主要由碳构成的涂覆膜是有机抗反 射膜。
5. 如权利要求2至4中任一项的方法，其中所述去除包括 通过灰化、SPM清洗、臭氧化或其组合来去除光抗蚀剂层和涂覆膜。
6. 如权利要求2至4中任一项的方法，其中主要由碳构成的涂覆 膜是使用旋涂形成的。
7. 如权利要求2至4中任一项的方法，其中多个结构含有由多晶硅形成的多个栅电极，和目标结构是多个栅电极中的一部分。
8. 如权利要求2至4中任一项的方法，其中目标结构包括多晶硅 电极，和被形成以覆盖多晶硅电极的保护氮化物膜，和所述的蚀刻目标部分包括 蚀刻作为目标部分的保护氮化物膜。
9. 如权利要求8的方法，其中目标结构包括多晶硅电极、被形成以覆盖多晶硅电极的保护氮化物膜、被形成以覆盖多晶硅电极和保护 氮化物膜的侧面的侧壁、以及由氮化硅构成并用于覆盖保护氮化物膜和侧壁的停止氮化物膜；以及 所述的蚀刻目标部分包括蚀刻作为目标部分的停止氮化物膜和保护氮化物膜的一部分。
10. 如权利要求9的方法，进一步包括对多晶硅电极进行硅化。
全文摘要
在半导体器件的制造方法中，在半导体衬底上形成多个结构，和在衬底的整个表面上方形成涂覆膜以覆盖该多个结构。形成光抗蚀剂层，以在该多个结构中目标结构的上方具有开口部分，和通过使用光抗蚀剂层作为掩模同时保持衬底处于覆盖有涂覆膜的状态，蚀刻开口侧的涂覆膜以暴露出一部分目标结构。而且，蚀刻作为目标结构的至少一部分的目标部分同时留下涂覆膜，并且去除光抗蚀剂层和涂覆膜。
文档编号H01L21/00GK101207008SQ200710160099
公开日2008年6月25日 申请日期2007年12月24日 优先权日2006年12月22日
发明者盛一正成, 藤田雅人 申请人:恩益禧电子股份有限公司