专利名称：主动元件阵列基板制造方法及其结构的制作方法
技术领域：
本发明涉及一种应用在液晶显示装置中的主动元件阵列基板制造方法及构。
背景技术：
一般广视角技术-横向电场切换(In-Plane-Switching, IPS)的像素电极 成膜蚀刻后，边缘会形成倾斜角如图l所示的像素电极层10,在配向膜涂布的 后会沿着源极导线(Source Line)方向进行磨擦配向，但是常常会因为电极 倾斜角与电极具有高度断差，造成配向膜涂布不均且毛刷磨擦配向接触不良， 进而产生配向异常的液晶漏光现象。
参阅图2a用以说明造成配向膜涂布不均的原因，其像素电极层28凸出于 保护膜24上表面，待配向膜26涂布时，像素电极层28面向涂布机的一侧(A 区)会因受力较大而形成一较薄的膜如图2b所示。现有解决液晶电视漏光问 题的方法是釆用高密度毛刷与慢速配向解决，但其成效并不好。另外一种由日 本公司日立所提出釆用厚的有机绝缘膜或感光压力膜取代保护层，使薄膜电晶 体阵列基板平坦化，但实际的结果仍旧无法完全避免像素电极层的高度断差与 倾斜角所造成配向异常的液晶漏光现象。
发明内容
为了解决上述问题，本发明目的之一是提供一种主动元件阵列基板制造方 法。藉由多透过率型态掩模以设计不同光透过率的图案，将像素电极层入于保 护层中，可减少掩模制程以降低制造成本，并配合去除光阻(lift off)制程 更可缩短掩模制程以增加产能。
本发明目的之一是提供一种主动元件阵列基板。在一薄膜电晶体阵列基板 中将像素电极层置于保护层中，使配向膜涂布时与磨擦配向的表面平坦化，避免液晶漏光现象发生。
为了达到上述目的，本发明一实施例的主动元件阵列基板制造方法，包括
提供一基板；形成多个栅极配线于基板上；形成一栅绝缘层于基板上并且覆盖 栅极配线；形成一保护层于栅绝缘层上；形成一第一光阻层于保护层上并以一 多透过率掩模上的掩模图案蚀刻第一光阻层及其下方的保护层以形成至少一 凹槽；形成一像素电极层于凹槽内；移除第一光阻层；以及形成一配向膜层于 保护层上，且覆盖像素电极层。
为了达到上述目的，本发明一实施例的主动矩阵基板制造方法，包括提 供一基板；形成多个栅极配线于基板上；形成一栅绝缘层于基板上并覆盖栅极 配线；形成一保护层于栅绝缘层上；形成一第一光阻层于保护层上并以一多透 过率掩模上的掩模图案蚀刻第一光阻层及其下方的保护层以形成至少一凹槽； 移除第一光阻层；形成像素电极层于保护层上及凹槽内；铺设一第二光阻层在 所要保留的区域并将部分的像素电极层去除；移除第二光阻层；以及形成一配 向膜层于保护层上，且覆盖导电膜。
再者，本发明一实施例的主动元件阵列基板，包括 一基板；多个栅极配 线设置于基板上； 一栅绝缘层设于基板上并且覆盖栅极配线； 一保护层设于栅 绝缘层上且具有至少一凹槽； 一像素电极层设置于凹槽内；以及一配向膜层配 置于保护层上，且覆盖像素电极层。
图1所示为现有广视角技术的像素电极层结构图。
图2a及图2b为现有造成配向膜涂布不均的示意图。
图3所示为根据本发明 一 实施例的主动元件阵列基板的像素结构剖面示意图。
图4所示为根据本发明一实施例的主动元件阵列基板制造方法流程图。 图5a至图5i所示为根据本发明一实施例的主动元件阵列基板的制造流程 示意图。
图6所示为根据本发明一实施例于像素内跳线结构示意图。 图7a至图7h所示为根据本发明一实施例的主动元件阵列基板的制造流程 示意图。
图8所示为根据本发明另一实施例的主动元件阵列基板制造方法流程图。图9a至图9f所示为根据本发明一实施例的主动元件阵列基板制造流程示意图。
主要元件符号说明
10、28、 38、 56、 56，、像素电极层
63、 63，、76、 76， 、 96、 96，
24保护膜
26、36配向膜
32、52、 72、 92栅绝缘层
34、53、 73、 93保护层
39、59、 789、 989凹槽
51、71、 91玻璃基板
54、57、 74、 77、 94光阻层
55、75、 95多透过率掩模
58、70光线
60、60，接触窗
61共同电极
62、79、 99源极电极
61，、78、 98栅极电极
A像素电极面向涂布才几的
侧
B、 C 保护层表面与导电膜所形
成的平坦面
S41—S49 依照本发明实施例的基板
结构制造方法的各步骤
S81—S87 依照本发明实施例的基板
结构制造方法的各步骤
具体实施例方式
图3所示为本发明一实施例为适用IPS上的主动元件阵列基板的像素结构 剖面示意图。于本实施例中，在一液晶显示器的基板上设有数个具有广视角技术-横向电场切换(IPS)的像素，且基板为一玻璃基板，并有数个栅极配线与 数个源极配线相交设置于玻璃基板上。每一像素内的玻璃基板(图中未示)上
有一层栅绝缘层(gate insulator, GI ) 32可保护栅极配线形成电性阻障，栅 绝缘层32上有一层保护层(passivation insulator) 34,保护层34内设有 凹槽39,像素电极层38设置于凹槽39内并与保护层34构成一平坦表面，可 以涂布一层均匀的配向膜36,以使注射的液晶分子整齐排列于所配向的方向； 其中，配向膜36的材质包含聚亚酰胺(polyimide， PI )液膜。
于一实施例中，保护层34为一氮化硅(SiNx)的材质并设有源极电极以 及汲极电极，此外，保护层34内具有一凹槽39深度约为IOOOA,可布设一含 铬(Cr)或铟锡氧化物(IT0)材质的像素电极层38作为像素之用。
图4所示为根据本发明一实施例使配向膜(PI)均匀涂布的主动元件阵列 基板制造方法。请同时参阅图5a。步骤S41提供一基板模组，基板模组最下层 为一玻璃基板51,玻璃基板51上形成一栅绝缘层52,并且覆盖玻璃基板51 上的栅极配线(图中未示)，栅绝缘层52上则设有一保护层53;步骤S42形 成一光阻层，其光阻层54配置于保护层53上；步骤S43光线58穿过一多透 过率掩模55上的掩模图案对光阻层54曝光、显影后移除部分的光阻层54并 图案化栅绝缘层52与保护层53,如图5b及5c所示。步骤S44蚀刻保护层5 3 形成一具有一深度的凹槽59如图5d所示；接着步骤S45将光阻层54剥离如 图5e所示；步骤S46以賊镀的方式将像素电极层56形成在保护层53上如图 5f所示；步骤S47形成另一光阻层57并经过曝光、显影与蚀刻后保留部分的 光阻层57如图5g所示；步骤S48将暴露出的像素电极层56去除并剥离光阻 层57，如图5h及图5i所示，凹槽59内的像素电极层56，与保护层53的上 表面高度同高，即像素电极层56，与保护层53构成一平坦的表面；以及最后 步骤S49,均匀涂布配向膜层于平坦的表面上。
根据上述，本发明特征之一是将导电膜溅镀在深度约为1000A的凹槽，即 形成一像素电极在保护层中，使得保护层与像素电极层接合的表面平坦，最后 涂布一配向膜层于该平面上后，使配向膜能均匀的形成在一平面上。其中，像 素电极层的材质包含铬(Cr)或铟锡氧化物的材质以作为像素电极，保护层的 材质包含氮化硅(SiNx )，以及配向膜层的材质包含聚亚酰胺(polyimide, PI) 液膜。
图6所示为根据本发明一实施例于像素内跳线结构示意图。平坦表面结构的接触窗60位于基板上每一像素内，其延着剖面线AA，的制造流程示意图如
图7a至图7h所示，像素内具有第一金属层及第二金属层，其中，第一金属层 为共同电极61及栅极电极61'，第二金属层为源极电极(数据线)62，且像 素电极层63与共同电极61有一接触窗60,像素电极层63'与源极电极62有 一接触窗60'。图7a为一基板模组，基板模组最下层为一玻璃基板71,玻璃 基板71上形成一栅绝缘层72，栅绝缘层72上形成一保护层73，保护层73上 形成一光阻层74，接着光线70穿过一多透过率的多透过率掩模75上的掩模图 案蚀刻光阻层74,以使栅极电极78及源极电极79露出，如图7b所示；于图 7c中，继续蚀刻光阻层74使保护层73露出；图7d所示为蚀刻保护层73形成 一具有一特定深度的凹槽789;图7e所示为将光阻剥离，接着溅镀像素电极层 76于保护层73表面上如图7f所示；图7g所示为将光阻层77涂布在所要保留 的区域，最后将其它部位的像素电极层去除及光阻剥离，如图7h所示的B区 域保护层73表面上与像素电极层76，形成一平坦面。
在上述的过程中，栅绝缘层72设有栅极电极78，在蚀刻光阻层74时同时 蚀刻栅绝缘层72使栅极电极78露出；以及，保护层73设有源极电极79,在 蚀刻光阻层74时同时蚀刻保护层73使源极电极79露出。
于一实施例中，多透过率掩模75可为一具有两种透过率以上的半色调掩 模(Half Tone Mask, HTM)、 一利用狭缝绕射现像造成不同透过率的灰色调 掩才莫(Gray Tone Mask, GTM),或多层堆迭式掩沖莫(Stacked Layers Mask, SLM) 所组成群组的其中之一。
图8所示为根据本发明另一实施例使配向膜(PI)均匀涂布的基板结构制 造方法。步骤S81提供一基板模组，如图9a所示，基板模组最下层为一玻璃 基板91，玻璃基板91上形成一栅绝缘层92,并且覆盖玻璃基板91上的栅极 配线(图中未示)，栅绝缘层92上形成一保护层93;步骤S82形成一光阻层 94于保护层93上；步骤S83以一多透过率的多透过率掩模95上的掩模图案蚀 刻光阻层94露出保护层93,如图9b及图9c所示；步骤S84蚀刻保护层93形 成一具有一特定深度的凹槽989如图9d所示；步骤S85，将像素电极层96溅 镀于表面上如图9e所示；步骤S86将光阻层剥离(lift off)并将其它部位 的像素电极层去除，如图9f所示的C区域内，保护层93表面上与像素电极层 96，形成一平坦表面；步骤S87最后即可均匀涂布配向膜层于平坦表面上。
另外，栅绝缘层92设有栅极电极98,在蚀刻光阻层94时同时蚀刻栅绝缘
8层92使栅极电极98露出；以及，保护层93设有源极电极99,在蚀刻光阻层 94时同时蚀刻保护层93使源极电极99露出。
于一实施例中，多透过率掩模95可为一具有两种透过率以上的半色调掩 模(HTM)、 一利用狭缝绕射现像造成不同透过率的灰色调掩模(GTM),或多 层堆迭式掩模(SLM)所组成群组的其中之一。
根据以上所述的方法，绝缘层设有栅极电极，在蚀刻光阻层的步骤中，同 时蚀刻栅绝缘层使栅极电极露出；以及，保护层设有源极电极以及汲极电极， 在蚀刻光阻层的步骤中，亦同时蚀刻栅绝缘层使栅极电极露出。
综合上述，本发明利用多透光率掩模可设计透过率不同的图案(pattern) 使保护层具有恰可容置像素电极层或共同电极的凹槽，并将像素电极层容置于 保护层中，以产生一平坦表面，进而避免产生配向异常区造成漏光现象。
以上所述的实施例仅是为说明本发明的技术思想及特点，其目的在使本领 域的技术人员能够了解本发明的内容并据以实施，当不能以的限定本发明的专 利范围，即大凡依本发明所揭示的精神所作的均等变化或修饰，仍应涵盖在本 发明的专利范围内。
权利要求
1. 一种主动元件阵列基板的制造方法，包括提供一基板；形成多个栅极配线于该基板上；形成一栅绝缘层于该基板上并且覆盖该些栅极配线；形成一保护层于该栅绝缘层上；形成一第一光阻层于该保护层上并以一多透过率掩模上的掩模图案蚀刻该第一光阻层及其下方的该保护层以形成至少一凹槽；形成一像素电极层于该凹槽内；移除该第一光阻层；以及形成一配向膜层于该保护层上，且覆盖该像素电极层。
2. 如权利要求1所述的主动元件阵列基板的制造方法，其特征在于，蚀刻 该第一光阻层更包括蚀刻该栅绝缘层使任一该栅极配线露出。
3. 如权利要求1所述的主动元件阵列基板的制造方法，其特征在于，该多 透过率掩模系选自一具有两种透过率以上的半色调掩模、 一利用狭缝绕射现像 造成不同透过率的灰色调掩模或多层堆迭式掩模所组成群组的其中之一。
4. 如权利要求1所述的主动元件阵列基板的制造方法，其特征在于，形成 该像素电极层于该凹槽内更包括移除该第一光阻层；形成该像素电极层于该保护层上及该凹槽内；铺设一第二光阻层在所要保留的区域并将部分的该像素电极层去除；及 移除该第二光阻层。
5. 如权利要求1所述的主动元件阵列基板的制造方法，其特征在于，该像 素电极层的材质包含铬或铟锡氧化物。
6.如权利要求1所述的主动元件阵列基板的制造方法，其特征在于，该配 向膜层的材质包含聚亚酰胺液膜。
7.—种主动元件阵列基板，包括 一基板；多个栅极配线，设置于该基板上；一栅绝缘层，设于该基板上并且覆盖该些栅极配线；一保护层，设于该栅绝缘层上，且具有至少一凹槽；一像素电极层，设置于该凹槽内；以及一配向膜层，配置于该保护层上，且覆盖该像素电极。
8.如权利要求7所述的主动元件阵列基板，其特征在于，该基板为一玻璃 基板。
9.如权利要求7所述的主动元件阵列基板，其特征在于，该像素电极层的 材质包含4各或铟锡氧化物。
10.如权利要求7所述的主动元件阵列基板，其特征在于，该配向膜层的 材质包含聚亚酰胺液膜。
全文摘要
一种主动元件阵列基板制造方法及其结构，其系利用多透过率型态掩模以设计不同光透过率的图案，将像素电极置入于保护层中，使其与配向膜进行摩擦配向的接触面平坦，藉由此结构可抑制配向膜配向不良所造成的异常漏光现象。
文档编号H01L21/84GK101425482SQ20071018502
公开日2009年5月6日 申请日期2007年10月31日 优先权日2007年10月31日
发明者任坚志, 刘梦骐 申请人:中华映管股份有限公司