专利名称：一种半导体晶片的导电结构及其制造方法
技术领域：
本发明涉及一种半导体晶片的技术领域，特别涉及一种半导体晶片的导电 结构及其制造方法。
背景技术：
目前随着集成电路(IC)的集成度越来越高，半导体芯片中的电路越来越复 杂，客户在测试和验证产品的时候，需要进行微探针测试(Micro-probing test)， 也就是直接将微探针点在电路中，用以检测电路性能，而目前的集成电路中， 由于线宽越来越小，在半导体用于集成电路的金属层上有一层涂层，也就是底 部抗反射涂层，通常由氮氧化硅(SiON)和氮化钛(TiN)做底部抗反射涂层，用以 改善黄光条件。在金属层蚀刻完成后，这一层SiON和TiN仍然存在，如果只是 采用现有方法，只跳过护层钝化(passivaticm)制程，则测试的微探针将无法点穿 残余的SiON和TiN而与下面的金属层接触，造成无法测试。
发明内容
本发明的目的是提供一种半导体晶片的导电结构及其制造方法，可以在半 导体晶片上制造集成电路，并且该集成电路制造方法方便，易于测试。
为达上述目的，本发明首先提供了一种半导体晶片的导电结构，包括-
半导体衬底，
半导体衬底中包括至少一层金属层，其中该金属层位于半导体衬底的上部， 该金属层的上部和下部覆盖有阻挡层，
通过蚀刻的方法将金属层上部的阻挡层以及在半导体衬底和金属层组成的 结构的上方涂覆的钝化层去除，仅在半导体衬底没有由金属层覆盖的部分剩余有钝化层。
作为优选，所述半导体衬底中包括至少两层金属层，其中第一金属层位于 半导体衬底的上部，第二金属层位于半导体衬底的中部，第一金属层与第二金 属层通过通孔相连接，上述通孔内填充有填料，用以使第一金属层与第二金属 层相导通，金属层和通孔的内壁和外部都覆盖有阻挡层，通过蚀刻的方法将金 属层上部和阻挡层和在半导体衬底和金属层组成的结构的上方涂覆的钝化层去 除，仅在半导体衬底没有由金属层覆盖的部分剩余有钝化层。
作为优选，上述阻挡层为氮化钛层。
作为优选，上述钝化层为氧氮化硅层或二氧化硅层或氧氮化硅和二氧化硅 共同组成的层。
本发明还提供了一种半导体晶片的导电结构的制造方法，包括-
步骤l，提供第一半导体衬底，在该第一半导体衬底上形成通孔，填充上述
通孔并在通孔的内壁和填充后的上表面沉积阻挡层；
步骤2，沉积至少一层金属层，蚀刻上述金属层，并使阻挡层在金属层表面 沉积；
步骤3，再沉积至少一层钝化层，而后对该晶片进行至少两次蚀刻，其中蚀 刻除去金属层表面的钝化层和阻挡层。
作为优选，上述步骤2中，沉积至少两层金属层，首先沉积第一金属层， 并对其进行蚀刻，沉积阻挡层在其表面，再沉积第二半导体衬底，在该第二半 导体衬底上形成通孔，填充上述通孔并在通孔的内壁和填充后的上表面都沉积 有阻挡层；而后，沉积第二金属层，蚀刻该第二金属层，并使阻挡层在第二金 属层表面沉积。
作为优选，上述阻挡层为氮化钛层。
作为优选，上述钝化层为氧氮化硅层或二氧化硅层或氧氮化硅和二氧化硅 混合组成的层。
本发明仅在普通的集成电路制程和结构的基础上，将第一层金属顶部的钝 化层和阻挡层都去除，使整个第一层金属暴露出来，易于直接对芯片中电路下析。并且，由于对晶片进行了两次蚀刻，因此利用 该方法既可以保证去除金属层上的钝化层，又不会在微探针测试时损坏到金属 层的侧壁。
下面结合附图，对本发明的具体实施方式
作进一步的详细说明。对于所属 技术领域的技术人员而言，从对本发明的详细说明中，本发明的上述和其他目 的、特征和优点将显而易见。
图1_图4为本发明一较佳实施例的导电结构的制造方法的示意图。
具体实施例方式
下面结合附图和具体实施例对本发明所述的一种半导体晶片的导电结构及 其制造方法作进一步的详细说明。
本发明一较佳实施例的制造半导体晶片的导电结构的方法为，首先提供第 一半导体衬底ll,在该第一半导体衬底11上形成通孔14,在包括通孔14的部 位的第一半导体衬底11的整个表面沉积阻挡层13,填充通孔14，其中可以采 用氮化钛(TiN)作为阻挡层的材料，用填料填充通孔，阻挡层的材料和填料可以 是任意合适的材料，不局限于上述；而后再在通孔14的部位在填料上沉积一层 阻挡层13，当然，沉积阻挡层的步骤不是必须的，也可以先在通孔14内沉积阻 挡层13，待通孔填充后再在第一半导体衬底11的整个表面沉积阻挡层13，只 要在需要的部位沉积即可，不限于本实施例所述的顺序和部位。
而后，在第一半导体衬底11的阻挡层13上沉积第一金属层16,并对其进 行蚀刻，使通孔12的上方具有部分第一金属层16，而后在第一金属层16的上 方沉积阻挡层13;
再沉积第二半导体衬底12，该第二层半导体衬底12的材料可以与上述第一 半导体衬底11相同或不同，在该第二半导体衬底12上形成通孔15，重复以上 步骤，填充上述通孔并沉积阻挡层；而后再在通孔15的部位在填料上沉积一层 阻挡层13，当然，沉积阻挡层的步骤不是必须的，也可以先在通孔15内沉积阻
6挡层13，待通孔填充后再在第二半导体衬底12的整个表面沉积阻挡层13，只 要在需要的部位沉积即可，不限于本实施例所述的顺序和部位。
而后，在第二半导体衬底12的整个阻挡层13上沉积第二金属层17，包括 填充有填料的通孔15的上方位置，而后蚀刻该第二金属层17，使通孔15的上 方具有金属层17的结构，在该实施例中通孔15为两个，因此蚀刻后的金属层 为两段，其当然也可以是任意多个金属层，而后沉积阻挡层13。
再在涂有阻挡层B的第二金属层17表面沉积第一钝化层18，形成的结构 如图1所示，其中第一钝化层18的材料为氮氧化硅(SiON),其当然也可以是任 意合适的材料。
如图2所示，在第一钝化层18再沉积第二钝化层19，其材料可以是氧化硅 (SK)2)，也可以是其他任何合适的材料。第二钝化层19覆盖模块的整个表面， 包括具有第一钝化层18的部分和暴露的半导体衬底12的上表面。本实施例中 由第一钝化层18和第二钝化层19共同组成钝化层，钝化层和阻挡层共同组成 了底部抗反射涂层，当然，也可以没有上述第二钝化层19，也就是仅有一层钝 化层，或者还可以有更多层，例如三层钝化层，还可以仅有一层金属层，或有 三层金属层，只要通过减少前述制造过程中的沉积金属层的顺序便可以达到， 仅取决于所需要的集成电路的结构，而本发明所述的方法只要对最上层金属层 进行处理即可。
再如图3所示，利用蚀刻机台对晶片进行整片蚀刻，蚀刻掉第二金属层17 的上表面的第一钝化层18和第二钝化层19，而对半导体衬底12的上表面上的 第二钝化层19没有完全蚀刻掉，仍然剩余有一部分，覆盖在半导体衬底12的 上表面，并且完全覆盖第二金属层17的侧壁，用以保护第二金属层17的侧壁 不会在蚀刻后产生。如果第一钝化层18和第二钝化层19的材料均为氧化物， 则可以用氧化物蚀刻机台蚀刻。蚀刻的装置和方法不限于本发明所述的，只要 能够根据钝化层的材料和结构进行蚀刻的装置和方法皆可以实现本发明所述的 方法。
再如图4所示，再次利用蚀刻机台进行蚀刻，蚀刻掉第二金属层17的上表 面的阻挡层13。如果阻挡层13的材料均为TiN，则可以用金属蚀刻机台蚀刻。
7蚀刻的装置和方法不限于本发明所述的，只要能够根据阻挡层的材料和结构迸 行蚀刻的装置和方法皆可以实现本发明所述的方法。最终得到的本发明一较佳
实施例的半导体晶片的导电结构便为图4所示的结构。由于没有了阻挡层和钝 化层组成的底部抗反射涂层，则会很容易地将测试用的微探针接触到金属表面， 从而进行测试和局部电路分析。
以上所述仅为本发明的较佳实施例，并非用来限定本发明的实施范围；如 果不脱离本发明的精神和范围，对本发明进行修改或者等同替换的，均应涵盖 在本发明的权利要求的保护范围当中。
权利要求
1. 一种半导体晶片的导电结构，其特征在于包括半导体衬底，半导体衬底中包括至少一层金属层，其中该金属层位于半导体衬底的上部，该金属层的上部和下部覆盖有阻挡层，通过蚀刻的方法将金属层上部的阻挡层以及在半导体衬底和金属层组成的结构的上方涂覆的钝化层去除，仅在半导体衬底没有由金属层覆盖的部分剩余有钝化层。
2. 根据权利要求l所述的半导体晶片的导电结构，其特征在于所述半导体衬底中包括至少两层金属层，其中第一金属层位于半导体衬底 的上部，第二金属层位于半导体衬底的中部，第一金属层与第二金属层通过通 孔相连接，上述通孔内填充有填料，用以使第一金属层与第二金属层相导通， 金属层和通孔的内壁和外部都覆盖有阻挡层，通过蚀刻的方法将金属层上部和 阻挡层和在半导体衬底和金属层组成的结构的上方涂覆的钝化层去除，仅在半 导体衬底没有由金属层覆盖的部分剩余有钝化层。
3. 根据权利要求1或2所述的半导体晶片的导电结构，其特征在于上述阻 挡层为氮化钛层。
4. 根据权利要求1或2所述的半导体晶片的导电结构，其特征在于上述钝化层为氧氮化硅层或二氧化硅层或氧氮化硅和二氧化硅共同组成的层。
5. —种半导体晶片的导电结构的制造方法，其特征在于包括-步骤l，提供第一半导体衬底，在该第一半导体衬底上形成通孔，填充上述通孔并在通孔的内壁和填充后的上表面沉积阻挡层；步骤2，沉积至少一层金属层，蚀刻上述金属层，并使阻挡层在金属层表面 沉积；步骤3，再沉积至少一层钝化层，而后对该晶片进行至少两次蚀刻，其中蚀 刻除去金属层表面的钝化层和阻挡层。
6. 根据权利要求5所述的半导体晶片的导电结构的制造方法，其特征在于 上述步骤2中，沉积至少两层金属层，首先沉积第一金属层，并对其进行蚀刻， 沉积阻挡层在其表面，再沉积第二半导体衬底，在该第二半导体衬底上形成通 孔，填充上述通孔并在通孔的内壁和填充后的上表面都沉积有阻挡层；而后， 沉积第二金属层，蚀刻该第二金属层，并使阻挡层在第二金属层表面沉积。
7. 根据权利要求5或6所述的半导体晶片的导电结构的制造方法，其特征 在于上述阻挡层为氮化钛层。
8. 根据权利要求5或6所述的半导体晶片的导电结构的制造方法，其特征 在于上述钝化层为氧氮化硅层或二氧化硅层或氧氮化硅和二氧化硅混合组成的 层。
全文摘要
本发明提供一种半导体晶片的导电结构及其制造方法，该导电结构包括半导体衬底，其包括至少一层金属层，其中该金属层位于半导体衬底的上部，该金属层的上部和下部覆盖有阻挡层，通过蚀刻的方法将金属层上部的阻挡层以及在半导体衬底和金属层组成的结构的上方涂覆的钝化层去除，仅在半导体衬底没有由金属层覆盖的部分剩余有钝化层。本发明仅在普通的集成电路制程和结构的基础上，将第一层金属顶部的钝化层和阻挡层都去除，使整个第一层金属暴露出来，易于直接对芯片中电路下探针，从而进行局部电路分析。并且，由于对晶片进行了两次蚀刻，因此利用该方法既可以保证去除金属层上的钝化层，又不会在微探针测试时损坏到金属层的侧壁。
文档编号H01L27/04GK101459174SQ20071019577
公开日2009年6月17日 申请日期2007年12月13日 优先权日2007年12月13日
发明者刚 仝, 金 匡, 张耀旭, 黄清俊 申请人:和舰科技(苏州)有限公司